JPWO2017188166A1 - レーザアニール方法及びレーザアニール装置 - Google Patents

レーザアニール方法及びレーザアニール装置 Download PDF

Info

Publication number
JPWO2017188166A1
JPWO2017188166A1 JP2018514573A JP2018514573A JPWO2017188166A1 JP WO2017188166 A1 JPWO2017188166 A1 JP WO2017188166A1 JP 2018514573 A JP2018514573 A JP 2018514573A JP 2018514573 A JP2018514573 A JP 2018514573A JP WO2017188166 A1 JPWO2017188166 A1 JP WO2017188166A1
Authority
JP
Japan
Prior art keywords
laser
silicon wafer
pulse
laser beam
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018514573A
Other languages
English (en)
Other versions
JP6910742B2 (ja
Inventor
若林　直木
直木 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Publication of JPWO2017188166A1 publication Critical patent/JPWO2017188166A1/ja
Application granted granted Critical
Publication of JP6910742B2 publication Critical patent/JP6910742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Abstract

活性化することによってドナーとして作用する複合欠陥を形成する元素が、一方の表面の表層部に注入されたシリコンウエハを準備する。６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを、シリコンウエハの元素が注入されている表面であるレーザ照射面に入射させて元素を活性化させる。元素を活性化させる際に、パルスレーザビームのパルス幅、及びパルスエネルギ密度を、レーザ照射面が溶融せず、表面から深さ４０μｍまでの少なくとも一部の領域の元素が活性化する条件でパルスレーザビームをシリコンウエハに入射させる。

Description

本発明は、結晶内部の格子欠陥と組み合わさってドナーとして作用する元素が注入されたシリコンウエハをアニールして、注入された元素を活性化させるレーザアニール方法、及びレーザアニール装置に関する。
シリコンウエハにプロトンを注入して格子欠陥を発生させ、その後アニールすることによって、ｎ型キャリア密度が上昇することが知られている。この場合、プロトンがドナーとして作用する。プロトンのドナー化は、プロトンと空孔との複合欠陥に起因すると考えられている。シリコンウエハに注入されたプロトンのドナー化は、プロトンの活性化ともいわれる。例えば、５００℃で３０分間、電気炉を用いてアニールを行うことにより、プロトンを活性化させることができる（特許文献１）。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の素子面とは反対側の表面に注入されたプロトンを、レーザアニールによって活性化させる技術が公知である（特許文献２）。特許文献２に開示された方法では、波長が８０８ｎｍのレーザ光と、波長５００ｎｍ程度のレーザ光とが、シリコンウエハに同時に照射される。波長８０８ｎｍのレーザ光の光源として半導体レーザが用いられ、波長５００ｎｍ程度のレーザ光の光源として、ＹＡＧ２ωレーザが用いられる。波長８０８ｎｍのレーザ光のシリコンウエハへの侵入長は、波長５００ｎｍのレーザ光のシリコンウエハへの侵入長より長い。侵入長の長いレーザ光で相対的に深い領域を加熱し、侵入長の短いレーザ光で相対的に浅い領域を加熱する。
特許文献２に記載された方法では、レーザアニールでは温度が上昇してから下降するまでの時間が１μｓと極めて短いため、プロトンを活性化させるためにシリコンが溶融状態かそれに近い状態であることが必要であるとされている。特許文献２に記載された方法では、シリコンウエハを、例えば約３０μｍ程度の深さまで溶融させてプロトンの活性化が行われる。侵入長が異なる２種類の波長のレーザ光を用いることにより、シリコンウエハを、より深い領域まで溶融させることができる。
プロトン注入時に、シリコンウエハの表面からプロトンの投影飛程Ｒｐに相当する深さまでのプロトンの通過領域が、シリコンウエハに元々ドープされているドーパントの初期ドナー濃度よりも極めて低くなることが知られている（特許文献３）。これは、プロトン照射により、キャリア移動度の低下や漏れ電流の原因となるような結晶状態が強く乱れた欠陥が発生するためと考えられている。このような欠陥は、ディスオーダーと呼ばれる。
加速エネルギを変えて３回のプロトン照射を行うとともに、３回のプロトン照射ごとに活性化のための炉アニールを行うことにより、ディスオーダーのないフィールドストップ層を形成することができる（特許文献３）。
特開２００９−９９７０５号公報 特開２００９−１７６８９２号公報 国際公開第２０１３／１４７２７５号
上述のように、プロトンによるｎ型キャリアの発生は複合欠陥に起因する。アニール温度が高すぎると、ドナーとして作用する複合欠陥が回復することで消滅してしまうため、プロトンの活性化を行うためのアニール温度の好適な範囲の上限値が存在する。電気炉を用いてアニールを行う場合に、アニール温度をこの上限値より高くすることができない。このため、イオン注入によってエンドオブレンジ領域に発生したエンドオブレンジ（ＥＯＲ）欠陥を、アニールによって消滅させることが困難である。ここで、エンドオブレンジ領域とは、注入されたドーパントの濃度がピークを示す位置（ピーク深さ）から、ドーパントが到達する最も深い位置（テール深さ）までの領域を意味する。ＥＯＲ欠陥が残留している領域においては、ｎ型キャリアの密度が、ｎ型シリコンウエハの初期のドナー濃度より低くなってしまう場合がある。
シリコンウエハの表層部を溶融させてプロトンを活性化させる方法（特許文献２に記載された方法）では、シリコンを溶融させるためにシリコンウエハ表面におけるエネルギ密度を高くしなければならない。一例として、シリコンウエハを深さ３０μｍまで溶融させる場合について考察する。シリコンのエンタルピーは１７８０Ｊ／ｇであるため、面積１ｃｍ２の領域を深さ３０μｍまで溶融させるために必要となる潜熱は１２．４Ｊ／ｃｍ２である。シリコンを溶融させるためだけに、１２．４Ｊ／ｃｍ２のエネルギ密度に相当するレーザエネルギが消費される。レーザアニールを行う際には、潜熱に相当するエネルギに加えて、シリコンウエハを融点まで加熱するためのエネルギも必要である。従って、シリコンウエハを深さ３０μｍまで溶融させるには、１２．４Ｊ／ｃｍ２よりも高いエネルギ密度が必要になる。
波長８０８ｎｍの半導体レーザを連続発振させる場合に、エネルギ密度を高くするためには、レーザ発振器の出力を高くするか、シリコンウエハ表面におけるビームスポットの移動速度を遅くしなければならない。波長５００ｎｍ程度のパルス発振するＹＡＧ２ωレーザのエネルギ密度を高くするためには、１パルスあたりのエネルギを高くするか、ビームスポットサイズを小さくしなければならない。いずれの場合も、レーザ発振器の高コスト化、またはスループットの低下を招く。
また、特許文献２に記載された方法では、侵入長の長いレーザ光を用いて相対的に深い領域の加熱が行われる。ところが、シリコンウエハへの光の侵入長は、シリコンウエハの温度に依存する。シリコンウエハの温度が上昇すると、エネルギバンドギャップが小さくなり、その結果光の侵入長が短くなる。レーザ光の入射によってシリコンウエハの温度が高くなると、侵入長が短くなってしまうため、レーザ光の入射が継続しているときの侵入長は、レーザ入射初期の侵入長よりも短くなる。
ＩＧＢＴの製造工程で、プロトンを炉アニールによって活性化させる時点で、シリコンウエハに既にＩＧＢＴの素子構造が形成されている。この素子構造には、例えばアルミニウム等が含まれている。従ってプロトンの活性化アニール中にアルミニウムとシリコンとがシリサイドを形成する温度以上まで加熱することはできない。特許文献３に開示された方法では、４２０℃、４００℃、及び３８０℃で３回の炉アニールが行われる。このような温度での炉アニールでディスオーダーを効率的に消滅させることは困難である。
本発明の目的は、ＥＯＲ欠陥を減少させることができ、かつシリコンウエハを溶融させる程度までのレーザ発振器の高出力化を必要としないレーザアニール方法を提供することである。本発明の他の目的は、プロトン等の注入後にディスオーダーを低減させることが可能なレーザアニール方法を提供することである。本発明のさらに他の目的は、これらのレーザアニール方法に適用可能なレーザアニール装置を提供することである。
本発明の一観点によると、
活性化することによってドナーとして作用する複合欠陥を形成する元素が、一方の表面の表層部に注入されたシリコンウエハを準備する工程と、
６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを、前記シリコンウエハの前記元素が注入されている表面であるレーザ照射面に入射させて前記元素を活性化させる工程と
を有し、
前記元素を活性化させる工程において、前記パルスレーザビームのパルス幅、及びパルスエネルギ密度を、前記レーザ照射面が溶融せず、表面から深さ４０μｍまでの少なくとも一部の領域の前記元素が活性化する条件で前記パルスレーザビームを前記シリコンウエハに入射させるレーザアニール方法が提供される。
本発明の他の観点によると、
６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを出力するレーザ光源と、
活性化することによってドナーとして作用する複合欠陥を形成する元素が、一方の表面の表層部に注入されたシリコンウエハを保持するステージと、
前記レーザ光源から出力されたパルスレーザビームを、前記ステージに保持されたシリコンウエハまで伝搬させる伝搬光学系と、
前記レーザ光源を制御する制御装置と
を有し、
前記伝搬光学系は、前記シリコンウエハの表面におけるパルスレーザビームのビーム断面を、幅が２００μｍ以上の一方向に長い形状に整形し、
前記制御装置は、前記レーザ光源から出力されるパルスレーザビームのパルス幅が７０μｓ以上１００μｓ以下、または１４０μｓ以上になり、前記シリコンウエハのレーザ照射面の最高到達温度が１４１４℃未満になる条件を満たすパワーになるように前記レーザ光源を制御するレーザアニール装置が提供される。
本発明のさらに他の観点によると、
厚さ方向の全域にドナーが添加されており、活性化することによってドナーとして作用する複合欠陥を形成する元素が一方の表面の表層部にさらに注入されたシリコンウエハを準備し、
６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを、前記シリコンウエハの前記元素が注入されている表面であるレーザ照射面に入射させて前記元素を活性化させるレーザアニール方法であって、
前記パルスレーザビームのパルス幅及びパルスエネルギ密度を、前記元素の注入時に前記元素が通過した領域である通過領域に発生したディスオーダー、及びエンドオブレンジ領域に発生したエンドオブレンジ欠陥の少なくとも一方を消滅させることにより、当該領域のキャリア密度を、少なくとも前記元素を注入する前の前記シリコンウエハの初期ドナー濃度まで回復させる条件に設定して前記パルスレーザビームを前記シリコンウエハに入射させるレーザアニール方法。
本発明のさらに他の観点によると、
６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを出力するレーザ光源と、
前記レーザ光源から出力されたパルスレーザビームをアニール対象のウエハまで伝搬させる伝搬光学系と、
アニール対象のウエハが、活性化することによってドナーとして作用する複合欠陥を形成する元素が一方の表面の表層部に注入され、前記元素を活性化させるための炉アニールを行った後のウエハであるときに適用されるパルスレーザビームの出力条件を規定する第１のレシピ、及びアニール対象のウエハが、前記元素が一方の表面の表層部に注入され、炉アニールが未実施のウエハであるときに適用されるパルスレーザビームの出力条件を規定する第２のレシピを記憶している記憶装置と、
前記レーザ光源を制御する制御装置と
を有し、
前記制御装置は、
前記第１のレシピ及び前記第２のレシピから、どちらのレシピを適用するかを選択し、
選択されたレシピに基づいて前記レーザ光源を制御するレーザアニール装置が提供される。
電気炉アニールではＥＯＲ欠陥を消滅させることが困難であるが、パルスレーザを用いたアニールにより、電気炉アニールを用いる場合と比べてＥＯＲ欠陥を大幅に減少させることが可能になる。さらに、シリコンウエハのレーザ照射面を溶融させない条件が適用されるため、表面を溶融させる場合に比べて出力の小さいレーザ発振器を用いることができる。
ディスオーダーを消滅させることにより、素子特性の改善を図ることができる。
図１Ａは、実施例によるレーザアニール方法を適用して製造されるＩＧＢＴの断面図であり、図１Ｂは、レーザアニールを行う段階のシリコンウエハの断面図である。 図２Ａは、シリコンの温度とバンドギャップとの関係を示すグラフであり、図２Ｂは、シリコンの温度と光侵入長との関係を示すグラフである。 図３は、表面の最高到達温度がシリコンの融点（１４１４℃）になる条件でレーザビームを入射させた場合の深さと最高到達温度との関係のシミュレーション結果を示すグラフである。 図４Ａは、アニール対象のシリコンウエハの断面図であり、図４Ｂは、レーザアニール後のシリコンウエハの断面図であり、図４Ｃは、レーザアニール後のシリコンウエハの厚さ方向に関するキャリア密度の分布を示すグラフである。 図５Ａは、他の実施例によるレーザアニール方法におけるプロトン注入後のシリコンウエハの断面図であり、図５Ｂは、炉アニール後のシリコンウエハの断面図であり、図５Ｃは、レーザアニール後のシリコンウエハの断面図である。 図６Ａは、評価実験に用いたシリコンウエハの断面図であり、図６Ｂは、レーザアニール後のシリコンウエハの断面図である。 図７は、レーザアニール後のシリコンウエハのキャリア密度の、深さ方向に関する分布の測定結果を示すグラフである。 図８は、上述の条件でレーザアニールを行った試料の深さ方向に関するキャリア密度分布の測定結果を示すグラフである。 図９は、シリコンウエハの表面の最高到達温度がほぼシリコンの融点に達する条件でレーザアニールを行う場合の、深さ方向に関する最高到達温度の分布のシミュレーション結果を示すグラフである。 図１０は、シリコンウエハの厚さと、パルス幅と、非照射面の最高到達温度との関係のシミュレーション結果を示す図表である。 図１１Ａ〜図１１Ｅは、ＩＧＢＴの製造方法を説明するためのシリコンウエハの断面図である。 図１２は、シリコンウエハ１０のレーザ照射面１０Ｂの表層部のキャリア密度分布の測定結果を示すグラフである。 図１３Ａ〜図１３Ｅは、ＩＧＢＴの他の製造方法を説明するためのシリコンウエハの断面図である。 図１４は、実施例によるレーザアニール装置の概略図である。 図１５は、シリコンウエハの厚さと、非照射面の最高到達温度が４００℃以下になる条件を満たすパルス幅の上限値との関係（第１の関係）を示すグラフである。 図１６Ａ及び図１６Ｂは、入射するパルスレーザビームのパルス幅と、シリコンウエハに注入されているプロトンが活性化する深さの範囲との関係（第２の関係）を示すグラフである。 図１７は、制御装置の機能ブロック図である。 図１８は、他の評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。 図１９は、さらに他の評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。 図２０は、さらに他の評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。 図２１は、さらに他の評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。
図１Ａ及び図１Ｂを参照して、実施例によるレーザアニール方法を適用して作製される半導体素子の例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の構造について簡単に説明する。
図１Ａは、実施例によるレーザアニール方法を適用して製造されるＩＧＢＴの断面図である。ｎ型のシリコンウエハ１０の一方の面（以下、「非照射面」という。）１０Ａにエミッタ、ゲート等の素子構造が形成されており、もう一方の面（以下、「レーザ照射面」という。）１０Ｂにコレクタが形成されている。
例えば、図１Ａに示すように、シリコンウエハ１０の非照射面１０Ａの表層部に、ｐ型のベース領域１１、ｎ型のエミッタ領域１２、ゲート電極１３、ゲート絶縁膜１４、及びエミッタ電極１５が配置される。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。エミッタ電極１５には、例えばアルミニウムが用いられる。
シリコンウエハ１０のレーザ照射面１０Ｂの表層部に、ｐ型のコレクタ層１７及び低密度のｎ型のバッファ層（フィールドストップ層）１６が形成されている。バッファ層１６は、コレクタ層１７よりも深い領域に配置される。コレクタ層１７は、ｐ型のドーパント、例えばホウ素（Ｂ）をイオン注入して活性化することにより形成される。ｎ型のバッファ層１６は、ｎ型のドーパント、例えばリン（Ｐ）及びプロトンを注入して活性化することにより形成される。バッファ層１６の相対的に浅い領域にリンが注入され、相対的に深い領域にプロトンが注入される。コレクタ電極１８が、コレクタ層１７の表面に形成される。
レーザ照射面１０Ｂからコレクタ層１７とバッファ層１６との界面までの深さは、例えば約０．２μｍから約０．５μｍまでの範囲内である。レーザ照射面１０Ｂからバッファ層１６の最も深い位置までの深さは、例えば５μｍから４０μｍまでの範囲内である。リンを５μｍより深い領域に注入することは困難である。このため、５μｍよりも深い領域は、主としてプロトンを活性化することによりｎ型領域にされる。
図１Ｂは、レーザアニールを行う段階のシリコンウエハ１０の断面図である。シリコンウエハ１０のレーザ照射面１０Ｂの表層部の第１の層１７ａにボロンが注入されている。第１の層１７ａより深い第２の層１６ａにリンが注入されており、それよりも深い第３の層１６ｂにプロトンが注入されている。この段階では、これらのドーパントは活性化していない。ボロンのドーズ量は、リンのドーズ量より多い。
［ＩＧＢＴの製造工程］
次に、ＩＧＢＴの製造工程について説明する。まず、シリコンウエハの非照射面１０Ａに、ベース領域１１、エミッタ領域１２、ゲート電極１３、ゲート絶縁膜１４、及びエミッタ電極１５（図１Ａ）を含む素子構造を形成する。非照射面１０Ａの素子構造は、公知の半導体プロセスにより形成される。
非照射面１０Ａに素子構造を形成した後、シリコンウエハ１０をレーザ照射面１０Ｂから研削することにより、シリコンウエハ１０を薄くする。一例として、シリコンウエハ１０の厚さを５０μｍ〜２００μｍの範囲内まで薄くする。薄くされたシリコンウエハ１０のレーザ照射面１０Ｂからボロン、リン、及びプロトンを注入することにより、第１の層１７ａ、第２の層１６ａ、及び第３の層１６ｂ（図１Ｂ）を形成する。これらのドーパントの注入には、例えばイオン注入法が適用される。
ドーパントの注入後、シリコンウエハ１０のレーザ照射面１０Ｂにレーザビームを入射させることによりレーザアニールを行う。このレーザアニールにより、ボロン、リン、及びプロトンが活性化され、ｐ型のコレクタ層１７及びｎ型のバッファ層１６（図１Ａ）が形成される。
［プロトン活性化のための好適な条件］
次に、第３の層１６ｂ（図１Ｂ）に注入されたプロトンを、レーザアニールによって活性化させるための好適な条件について説明する。
レーザアニールを行う前に、シリコンウエハ１０（図１Ａ）の非照射面１０ＡにＩＧＢＴの素子構造が形成されている。レーザアニール時に非照射面１０Ａの温度が高くなりすぎると、素子構造がダメージを受けてしまう。具体的には、エミッタ電極１５にアルミニウム等の融点の低い金属材料を用いている場合、この金属材料とシリコンウエハ１０とのシリサイド反応等が生じてしまう。素子構造のダメージを抑制するために、レーザアニール時における非照射面１０Ａの最高到達温度を、アルミニウムのシリサイド反応が生じる温度（約４５０℃）以下にすることが望まれる。余裕をみて、非照射面１０Ａの最高到達温度を４００℃以下とすることが好ましい。
シリコンウエハの極浅い領域にプロトン以外のドーパントが添加されている場合がある。プロトンの活性化時にシリコンウエハの表層部が溶融すると、プロトン以外のドーパントの深さ方向に関する密度分布（プロファイル）が乱れてしまう。極浅い領域のドーパントのプロファイルの乱れを防止するために、パルスレーザビームのパルス幅、及びシリコンウエハ表面におけるパルスエネルギ密度を、レーザ照射面１０Ｂの最高到達温度がシリコンの融点（１４１４℃）を超えないように選択することが好ましい。
パルス幅が決まると、レーザ照射面１０Ｂが溶融しない条件を満たすためのパルスエネルギ密度の上限値が決まる。より深い領域のプロトンを活性化するためには、レーザ照射面１０Ｂの最高到達温度がシリコンの融点の近傍になるようにすることが好ましい。一例として、照射面の最高到達温度が１０００℃以上１４１４℃未満の範囲内になるように、パルス幅及びパルスエネルギ密度を選択することが好ましい。
さらに、パルスレーザビームのパルス幅及びパルスエネルギ密度を、プロトンの通過領域に生じたディスオーダーを消滅または低減させることができる範囲にすることが好ましい。
［侵入長の長い波長域のレーザビームを用いる場合の加熱の過程］
次に、プロトンが注入された５μｍより深い領域を加熱するために、侵入長の長い波長域のレーザビームを用いたアニールにおける加熱の過程について、図２Ａ〜図３を参照して説明する。
図２Ａは、シリコンの温度とバンドギャップとの関係を示すグラフであり、図２Ｂは、シリコンの温度と光侵入長との関係を示すグラフである。図２Ａの横軸はシリコンの温度を単位「℃」で表し、縦軸はバンドギャップを単位「ｅＶ」で表す。図２Ｂの横軸はシリコンの温度を単位「Ｋ」で表し、縦軸は光侵入長を単位「μｍ」で表す。図２Ｂの実線及び破線は、それぞれ波長８００ｎｍ及び５３２ｎｍの光の侵入長を示す。
図２Ａに示すように、シリコンの温度が上昇するに従って、バンドギャップが狭くなる。光の吸収率は、通常、バンドギャップが狭くなるに従って高くなる。
図２Ｂに示すように、シリコンの温度が上昇すると、バンドギャップが狭くなることによって光侵入長が短くなる。室温では、波長８００ｎｍ及び５３２ｎｍの光の侵入長は、それぞれ約１０μｍ及び１μｍである。シリコンの温度が融点（１６８７Ｋ）近傍まで上昇すると、波長８００ｎｍ及び５３２ｎｍの光の侵入長は、それぞれ室温の時の侵入長の約１／３０及び約１／１０まで短くなる。
侵入長が長い波長８００ｎｍのレーザビームを室温のシリコンウエハに入射させると、深さ１０μｍ程度までレーザビームが侵入する。ところが、シリコンウエハの表面の温度が融点近傍まで上昇した後は、侵入長は、波長５３２ｎｍのレーザビームの室温における侵入長より短くなってしまう。このように、室温における侵入長が長い波長のレーザビームを用いたとしても、表面の温度上昇後は侵入長が短くなってしまう。このため、侵入長の長い波長のレーザビームを用いてレーザアニールを行う場合にも、表面の温度上昇後は、表面の極近傍でレーザエネルギが吸収される。レーザエネルギの吸収によって表面近傍で発生した熱がシリコンウエハの深い領域に伝導することによって、シリコンウエハの深い領域の温度が上昇する。
図３は、表面の最高到達温度がシリコンの融点（１４１４℃）になる条件でレーザビームを入射させた場合の深さと最高到達温度との関係のシミュレーション結果を示すグラフである。横軸はシリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸は最高到達温度を単位「℃」で表す。シリコンウエハに入射させるパルスレーザビームの波長は８００ｎｍとした。図３中の三角記号及び丸記号は、それぞれパルス幅２５０μｓ及び２５μｓのパルスレーザビームを１ショット入射させたときの最高到達温度を示す。いずれの場合にも、パルスの立ち下がり時点における表面温度が約１４１４℃になるように、パルスエネルギ密度が調整されている。
シリコンウエハの表面の最高到達温度が最も高く、深い領域ほど最高到達温度が低くなっている。プロトンを注入すると、投影飛程Ｒｐに相当する深さよりも浅い通過領域にディスオーダーが発生する。図３に示すように、ディスオーダーが発生している相対的に浅い領域の最高到達温度は、プロトンを活性化させるべき相対的に深い領域の最高到達温度より高くなる。言い換えると、ディスオーダーが発生している領域のアニール温度を、プロトンの投影飛程Ｒｐに相当する深さの領域のアニール温度より高くすることができる。以下に説明する実施例では、浅い領域の温度が深い領域の温度より高くなる温度プロファイルを利用している。
［実施例によるレーザアニール方法］
次に、図４Ａ〜図４Ｃを参照して、実施例によるレーザアニール方法について説明する。
図４Ａは、アニール対象のシリコンウエハ２０の断面図である。シリコンウエハ２０の厚さ方向の全域にドナーが添加されており、シリコンウエハ２０にｎ型導電性が付与されている。シリコンウエハ２０の一方の表面２１から、投影飛程Ｒｐが約５μｍになる条件でプロトンＨ＋が注入されて、プロトン注入層２２が形成されている。プロトン注入層２２よりも浅いプロトンの通過領域にディスオーダー２３が発生している。
図４Ｂは、レーザアニール後のシリコンウエハ２０の断面図である。波長８０８ｎｍのパルスレーザビームＰＬをシリコンウエハ２０の表面２１に入射させることにより、レーザアニールを行う。レーザ光源として、半導体レーザ素子を用いることができる。このレーザアニールにより、プロトン注入層２２（図４Ａ）内のプロトンが活性化し、ｎ型層２２ａが形成される。
パルスレーザビームＰＬのパルス幅及びシリコンウエハ２０の表面におけるパルスエネルギ密度は、ディスオーダー２３（図４Ａ）を消滅させることにより、プロトンの通過領域のキャリア密度を、少なくともプロトンを注入する前のシリコンウエハの初期ドナー濃度まで回復させるとともに、シリコンウエハ２０のレーザ照射面（表面２１）とは反対側の非照射面の最高到達温度が４００℃を超えない条件に設定される。ここで、「初期ドナー濃度」とは、単結晶のシリコンインゴット形成時にドーピングされるｎ型ドーパントのうち電気的に活性化しているｎ型ドーパントの濃度を意味する。
次に、図４Ｃを参照して、本実施例の優れた効果について説明する。
図４Ｃは、レーザアニール後のシリコンウエハ２０の厚さ方向に関するキャリア密度の分布を示すグラフである。横軸はシリコンウエハ２０の表面２１からの深さを単位「μｍ」で表し、縦軸はキャリア密度（キャリア濃度）を単位「ｃｍ−３」で表す。図４中の破線は、シリコンウエハ２０の初期ドナー濃度Ｄｉを示している。
深さ５μｍから１４μｍまでの範囲で、ｎ型のキャリア密度が初期ドナー濃度Ｄｉより高くなっている。これは、プロトンが活性したことを意味する。さらに、深さ５μｍより浅い領域（プロトンの通過領域）のキャリア密度が、初期ドナー濃度Ｄｉとほぼ等しい。すなわち、プロトンの通過領域におけるキャリア密度の低下が生じていない。これは、レーザアニールによってディスオーダー２３（図４Ａ）がほとんど消滅したことを意味する。
本実施例においては、図３に示した最高到達温度の分布からわかるように、プロトンを活性化させるべき領域のアニール温度よりもプロトンの通過領域のアニール温度の方が高くなる。これにより、ディスオーダー２３を効率的に消滅させることができる。さらに、図３に示したように、レーザを照射した表面２１（図４Ａ）とは反対側の非照射面の最高到達温度は、表面２１やプロトン注入層２２の最高到達温度より低い。このため、非照射面の温度を最高到達温度が４００℃を超えず、かつプロトンを活性化させることができるレーザ照射条件を見出すことが可能である。
次に、本実施例の種々の変形例について説明する。本実施例では波長８０８ｎｍのパルスレーザビームを用いたが、その他の赤外域の波長、例えば６９０ｎｍ以上９５０ｎｍ以下の波長のパルスレーザビームを用いてもよい。また、本実施例ではシリコンウエハ２０にプロトンを注入したが、その他に、活性化することによってドナーとして作用する複合欠陥を形成する元素、例えばデュートロン、トリトン等を用いてもよい。
次に、図５Ａ〜図５Ｃを参照して、他の実施例によるレーザアニール方法について説明する。図４Ａ〜図４Ｃに示した実施例では、レーザアニールにより、プロトンを活性化させるとともにディスオーダーを消滅させた。本実施例では、プロトンの活性化のために炉アニールを用い、ディスオーダーを消滅させるためにレーザアニールを用いる。
図５Ａは、プロトン注入後のシリコンウエハ２０の断面図である。この状態は、図４Ａに示したシリコンウエハ２０の断面図と同一である。プロトンの通過領域にディスオーダー２３が発生している。
図５Ｂは、炉アニール後のシリコンウエハ２０の断面図である。炉アニールを行うことにより、プロトン注入層２２（図５Ａ）内のプロトンが活性化されてｎ型層２２ａが形成される。炉アニールでディスオーダー２３を消滅させることは困難であるため、炉アニール後もプロトンの通過領域にディスオーダー２３が残留している。
図５Ｃは、レーザアニール後のシリコンウエハ２０の断面図である。レーザアニールを行うことにより、ディスオーダー２３（図５Ｂ）を消滅させることができる。
図４Ａ〜図４Ｃに示した実施例では、レーザアニールによってプロトンの活性化とディスオーダー２３の消滅との両方を行う必要がある。これに対し、図５Ａ〜図５Ｃに示した実施例では、レーザアニールによってプロトンの活性化を行う必要がないため、レーザ照射条件が緩和される。このように、図５Ａ〜図５Ｃに示した炉アニールを併用する実施例によるレーザアニール方法を用いる場合の好ましいレーザ照射条件と、図４Ａ〜図４Ｃに示した炉アニールを用いない実施例よるレーザアニール方法を用いる場合の好ましいレーザ照射条件とは異なる。
［レーザアニールでプロトンを活性化させるレーザ照射条件］
次に、シリコンウエハ１０のレーザ照射面１０Ｂの最高到達温度がシリコンの融点である約１４１４℃よりわずかに低い温度に達するという条件で、炉アニールを併用することなくレーザアニールによってプロトンを活性化させ、かつディスオーダーを消滅させるためのビームサイズ、レーザ発振形態、及びパルス幅（加熱時間）の好ましい条件について説明する。
［ビームサイズの好適条件］
図６Ａ、図６Ｂ、及び図７を参照して、ビームサイズの好適条件について説明する。シリコンウエハにレーザビームが入射すると、光エネルギがシリコンウエハの表層部で吸収されて熱に変換され、その熱が深部に拡散する。深さ１０μｍ程度の深い領域に注入されたプロトンを活性化させるためには、深部に向かって熱を効率的に拡散させることが必要である。
本願の発明者は、シリコンウエハの表面におけるビームサイズとプロトンの活性化との関係を調べるための評価実験を行った。以下、この評価実験について説明する。
図６Ａは、評価実験に用いたシリコンウエハ３０の断面図である。シリコンウエハ３０に、ドーズ量１×１０１４ｃｍ−２の条件でプロトンが注入されて、プロトン注入層３１が形成されている。注入するプロトンのビームは、例えば加速エネルギ４．３ＭｅＶで加速した後に、投影飛程Ｒｐが５μｍになるようにアルミニウム箔で減速することにより得られる。プロトンの通過領域にディスオーダー３２が発生する。
図６Ｂは、レーザアニール後のシリコンウエハ３０の断面図である。プロトン注入層３１（図６Ａ）内にプロトンが活性化されることによりｎ型層３１ａが形成されている。さらに、ディスオーダー３２（図６Ａ）が消滅している。レーザアニールには、波長８０８ｎｍの連続発振レーザを用いた。シリコンウエハ３０の表面におけるレーザビームのビームスポットの直径は、５０μｍ、１００μｍ、及び２００μｍの３条件とした。シリコンウエハ３０の加熱時間が２００μｓになるように、ビームスポットの移動速度を調整した。シリコンウエハ３０の表面におけるパワー密度は、シリコンウエハ３０の表面の最高到達温度がシリコンの融点（約１４１４℃）になるように設定した。ビームスポットの大きさが異なっても加熱時間が一定であるため、上記条件を満たすパワー密度は一定である。
図７は、レーザアニール後のシリコンウエハ３０のキャリア密度の、深さ方向に関する分布の測定結果を示すグラフである。キャリア密度の分布は、拡がり抵抗測定法（ＳＲＡ）を用いて測定した。図７の横軸は表面からの深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。図７中の太い破線、細い実線、及び太い実線は、それぞれビームスポットの直径ｄが５０μｍ、１００μｍ、及び２００μｍの条件でレーザアニールを行った試料のキャリア密度を示す。ビームスポットの大きさによって、プロトンの活性化の挙動に大きな差が表れていることがわかる。比較のために、電気炉を用いて温度３５０℃〜５００℃で約２時間のアニールを行った試料のキャリア密度を細い破線で示す。また、シリコンウエハ３０の初期ドナー濃度を一点鎖線で示す。
電気炉を用いてアニールを行った場合のキャリア密度分布は、注入されたプロトンの濃度分布に近いと考えられる。ただし、深さ１４μｍ〜２０μｍの範囲において、キャリア密度が初期ドナー濃度より低くなっている。これは、イオン注入に起因して発生したＥＯＲ欠陥によるものである。電気炉を用いたアニールでＥＯＲ欠陥を消滅させるには、アニール温度を高くしなければならない。ただし、アニール温度を高くすると、ドナーとして作用する複合欠陥も消滅してしまう。従って、電気炉を用いたアニールでＥＯＲ欠陥を消滅させることは困難である。
ビームスポットの直径ｄが５０μｍの条件でレーザアニールを行った場合、深さ約９μｍより浅い領域ではプロトンの活性化が進んでいるが、９μｍより深い領域では、プロトンが全く活性化していない。ビームスポットの直径ｄが２００μｍの条件でレーザアニールを行った場合には、深さ７μｍ〜１５μｍの範囲においてプロトンが活性化している。さらに、深さ１４μｍ〜２０μｍの範囲内のＥＯＲ欠陥が消滅していることがわかる。ビームスポットの直径ｄが１００μｍの条件でレーザアニールを行った場合のプロトンの活性化の挙動は、ビームスポットの直径が５０μｍの条件でアニールを行った場合の挙動と、２００μｍの条件でアニールを行った場合の挙動との中間である。
ビームスポットの直径ｄが２００μｍの条件でアニールを行った場合に、深さ７μｍより浅い領域でプロトンの活性化率が低いのは、浅い領域の温度が高くなりすぎて、ドナーとして作用する複合欠陥が回復してしまったためと考えられる。
図７に示した評価実験の結果から、ビームスポットが小さくなると、深い領域のプロトンの活性化が進まないことがわかる。これは、ビームスポットが小さい場合には、表層部に与えられた熱が深さ方向のみではなく、横方向にも拡散することにより、深い領域の温度が高くなりにくいためと考えられる。
１０μｍより深い領域において効率よくプロトンを活性化させるためには、ビームスポットの直径を１００μｍ以上にすることが好ましい。さらに、効率よくＥＯＲ欠陥を消滅させるためには、ビームスポットの直径を２００μｍ以上にすることが好ましい。
この評価実験ではビームスポットを円形にしたが、ビームスポットを一方向に長い長尺形状にしてアニールを行う場合にも、上記評価実験の結果を適用することができる。例えば、１０μｍより深い領域においてプロトンを活性化するためには、長尺形状のビームスポットの幅を１００μｍ以上にすることが好ましい。ＥＯＲ欠陥を消滅させるためには、長尺形状のビームスポットの幅を２００μｍ以上にすることが好ましい。
効率よくプロトンの活性化を行うことができない場合には、照射するレーザビームのエネルギ密度を高めなければならない。レーザビームのエネルギ密度を高くすると、シリコンウエハの非照射面１０Ａ（図１Ｂ）の温度が高くなってしまう。非照射面１０Ａの温度上昇を抑制するために、プロトンの活性化アニールの効率性を高めることが望まれる。ビームスポットの幅を２００μｍ以上にすることにより、プロトンの活性化アニールの効率を高めることができる。
［レーザ発振形態の好適条件］
次に、レーザ発振形態の好適な条件について説明する。連続発振のレーザを用いてアニールを行う場合には、シリコンウエハの表面におけるビームスポットの大きさと移動速度とによって、加熱時間が決まる。連続発振のレーザを用いたアニールでは、シリコンウエハにレーザが常時照射されているため、シリコンウエハの温度を容易に高めることができる。言い換えると、非照射面の温度も上昇し易い。これに対し、パルスレーザを用いる場合には、パルス幅によって加熱時間が決まる。レーザ発振のデューティ比を小さくすると、シリコンウエハへの蓄熱を低減することができる。このため、非照射面の温度の上昇を抑制することが可能である。
厚さ１２５μｍのシリコンウエハのレーザ照射面の温度をシリコンの融点まで加熱する条件で、非照射面の最高到達温度をシミュレーションによって求めた。その結果、連続発振レーザを用いた場合の非照射面の最高到達温度が６４０℃であり、パルス幅１０μｓ、発振デューティ比２％のパルスレーザを用いた場合の非照射面の最高到達温度は１５０℃であった。この温度の差は、連続発振レーザを用いる場合には、蓄熱の影響を大きく受けるが、パルスレーザを用いる場合には、蓄熱の影響を受けにくいことに起因する。
上述のように、連続発振レーザを用いる場合には、レーザ照射面の最高到達温度をシリコンの融点近傍にし、かつシリコンウエハの非照射面の最高到達温度を４００℃以下にすることが困難であることがわかる。非照射面の最高到達温度を４００℃以下にするために、パルスレーザを用いることが好ましい。なお、蓄熱の影響を軽減するために、発振のデューティ比を１０％以下にすることが好ましく、５％以下にすることがより好ましい。
［パルス幅の好適条件］
次に、図８〜図１０を参照して、パルス幅の好適条件について説明する。パルス幅が９０μｓ、８０μｓ、７０μｓ、及び６０μｓの４つの条件でレーザアニールを行い、深さ方向に関するキャリア密度分布を測定する評価実験を行った。シリコンウエハとして、ドーズ量を１×１０１４ｃｍ−２、投影飛程Ｒｐを５μｍとした条件でプロトンを注入したものを用いた。
シリコンウエハのレーザ照射面におけるビームスポットは、直径２００μｍの円形とした。また、レーザ照射面の最高到達温度がシリコンの融点近傍になるように、パルスエネルギ密度を選択した。例えば、パルス幅９０μｓの場合には、パルスエネルギ密度が１８．８Ｊ／ｃｍ２になる。パルス幅が短くなると、シリコンウエハの表面の最高到達温度をシリコンの融点近傍にするために必要なパルスエネルギ密度は小さくなる。言い換えると、パルス幅が長くなるに従って、シリコンウエハの表面の最高到達温度をシリコンの融点近傍にするためのパルスエネルギ密度が高くなる。これは、パルス幅が長くなると、シリコンウエハ内部及び外部へ拡散する熱量が多くなるためである。
図８は、上述の条件でレーザアニールを行った試料の深さ方向に関するキャリア密度分布の測定結果を示すグラフである。横軸は深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。図８中の最も太い実線、２番目に太い実線、細い実線、及び太い破線が、それぞれパルス幅９０μｓ、８０μｓ、７０μｓ、及び６０μｓの条件でレーザアニールを行った試料の測定結果を示す。比較のために、電気炉アニールを行った試料の測定結果を細い破線で示し、シリコンウエハのベースのｎ型キャリア密度を一点鎖線で示す。
なお、パルス幅９０μｓ及び８０μｓでレーザアニールを行った試料には、表層部の浅い領域にリンが注入されている。深さ３μｍより浅い領域のキャリア密度のピークは、注入されたリンによるものである。
パルスレーザを用いたレーザアニールでは、深さ５μｍよりも浅い領域において、プロトンが殆ど活性化していないことがわかる。これは、ドナーとして作用する複合欠陥がレーザアニールによって回復してしまったためと考えられる。深さ５μｍより浅い領域のｎ型キャリア密度を高めるためには、置換型のｎ型ドーパント、例えばリンを注入し、置換型のｎ型ドーパントを活性化すればよい。
深さ１４μｍ〜１８μｍの範囲で、電気炉アニールを行った試料、及びパルス幅６０μｓの条件でレーザアニールを行った試料のキャリア密度が、ベースのキャリア密度より低くなっている。これは、イオン注入時に発生したＥＯＲ欠陥がアニール後も残っていることを意味する。パルス幅７０μｓの条件でレーザアニールを行った試料では、深さ１６μｍ〜１７μｍの範囲に、わずかにＥＯＲ欠陥が残っているが、電気炉アニールの場合に比べて、ＥＯＲ欠陥の密度が低い。パルス幅８０μｓ及び９０μｓの条件でレーザアニールを行った試料では、ＥＯＲ欠陥が殆ど消滅していることがわかる。ＥＯＲ欠陥を消滅させるために、パルス幅を７０μｓ以上にすることが好ましい。
パルス幅７０μｓの条件でレーザアニールを行うことにより、深さ５μｍ〜１５μｍの範囲内のプロトンを活性化することができる。パルス幅８０μｓ〜９０μｓの条件でレーザアニールを行うことにより、深さ５μｍ〜２０μｍの範囲内のプロトンを活性化することができる。特に、深さ１０μｍ〜１７μｍの範囲内では、レーザアニールを行うことにより、電気炉アニールを行う場合に比べてプロトンの活性化率を高めることができる。
図８に示した評価実験では、シリコンウエハの表面におけるビームスポットを直径２００μｍの円形とした。図７に示したように、ビームスポットの直径を５０μｍにすると、深さ５μｍより浅い領域のプロトンを活性化させることも可能である。例えば、深さ２μｍ〜９μｍの領域のプロトンを活性化させることができる。
電気炉アニールを行う場合のプロトンの活性化率は、アニール温度とアニール時間に依存する。これに対し、パルスレーザを用いたレーザアニールにおいては、パルスレーザビームの立ち上がり時点から温度が上昇し始め、立ち下がり時点から温度が低下し始める。温度の時間変化の挙動は、図８に示したパルス幅の範囲である６０μｓ〜９０μｓにおいて、パルス幅に殆ど依存しない。このため、パルスレーザを用いたアニールにおけるプロトンの活性化率は最高到達温度に依存すると考えられる。
図９は、シリコンウエハの表面の最高到達温度がほぼシリコンの融点に達する条件でレーザアニールを行う場合の、深さ方向に関する最高到達温度の分布のシミュレーション結果を示すグラフである。横軸は深さを単位「μｍ」で表し、縦軸は最高到達温度を単位「℃」で表す。図９の丸記号及び四角記号は、それぞれパルス幅が８０μｓ及び１００μｓのときの最高到達温度を示す。
図８を参照して説明したように、パルス幅８０μｓの条件でレーザアニールを行った試料においては、深さ５μｍ〜２０μｍの範囲内でプロトンが活性化されている。図９から、パルス幅８０μｓのレーザを照射したときの深さ５μｍ及び２０μｍの位置の最高到達温度は、それぞれ約１１６０℃及び約７５０℃である。このことから、プロトンを活性化させるための最高到達温度の好適範囲の上限値ＴＨが１１６０℃であり、下限値ＴＬが７５０℃であると考えられる。
図８から、深さ１０μｍより深い領域で、電気炉アニールによる活性化率よりも高い活性化率が得られていることがわかる。深さ１０μｍの位置の最高到達温度は約１０００℃である。すなわち、最高到達温度が１０００℃となる位置より深い領域で、電気炉アニールによる活性化率より高い活性化率が得られる。電気炉アニールによる活性化率より高い活性化率を得るという観点から、最高到達温度の好適範囲の上限値ＴＨを１０００℃に設定してもよい。
図９に示した最高到達温度の好適範囲の上限値ＴＨと下限値ＴＬとの間で、プロトンを活性化することができる。パルス幅１００μｓの条件でアニールした場合に、最高到達温度が上限値ＴＨと下限値ＴＬとの間に収まる深さは、６μｍから１９．５μｍである。従って、パルス幅１００μｓの条件でアニールすると、深さ６μｍから１９．５μｍの範囲のプロトンを活性化することができる。逆に、プロトンを活性化させたい目標深さの範囲から、図９に示したグラフに基づいて、好ましいパルス幅を求めることができる。
図７及び図８に示した例では、レーザアニールによって深さ２μｍより浅い領域のプロトンを活性化させることが困難であった。これは、より深い領域のプロトンを活性化させるために、レーザ照射面の最高到達温度がシリコンの融点近傍となる条件でレーザアニーを行ったためである。レーザ照射面の最高到達温度が上限値ＴＨと下限値ＴＬとの範囲内になるようにレーザアニール条件を設定すると、表面から深さ２μｍまでの浅い領域のプロトンを活性化させることも可能である。
次に、シリコンウエハの非照射面の最高到達温度を４００℃以下にするという条件から導き出されるパルス幅の好適な範囲について説明する。
図１０は、シリコンウエハの厚さと、パルス幅と、非照射面の最高到達温度との関係のシミュレーション結果を示す図表である。厚さ１００μｍと１３０μｍとの２種類のシリコンウエハ、及び８０μｓ、１００μｓ、１２０μｓの３種類のパルス幅について、非照射面の最高到達温度を求めた。パルスエネルギ密度は、レーザ照射面の最高到達温度がシリコンの融点近傍になるように設定した。
非照射面の最高到達温度は、非照射面に不可逆性の示温インクを塗布し、示温インクの変色から求めた。例えば、変色温度３６０℃の示温インクが変色して、変色温度４１０℃の示温インクが変色しなかった場合には、最高到達温度は３６０℃〜４１０℃の範囲内であると考えられる。
レーザ照射面の最高到達温度がシリコンの融点近傍になるという条件の下で、非照射面の最高到達温度は、パルス幅及びシリコンウエハの厚さに依存する。図１０に示したように、パルス幅が長くなるに従って、非照射面の最高到達温度が高くなり、シリコンウエハが薄くなるに従って、非照射面の最高到達温度が高くなる。
シリコンウエハの厚さが１３０μｍの場合には、パルス幅が１００μｓ以下の条件で非照射面の最高到達温度が４００℃以下になる。シリコンウエハの厚さが１００μｍの場合には、パルス幅が８０μｓ以下の条件で非照射面の最高到達温度が４００℃以下になる。ＩＧＢＴは、電気的特性改善のために薄板化される傾向にあり、プロトンの活性化アニールを行う段階のシリコンウエハの厚さは、１３０μｍ以下にされる場合が多い。従って、レーザアニールに用いるパルスレーザビームのパルス幅として、１００μｓ以下の範囲から選択することが好ましい。
シリコンウエハの厚さが１００μｍより薄い場合でも、プロトンを活性化させるべき目標深さが２０μｍより浅い場合には、非照射面の最高到達温度を４００℃以下に抑制することが可能である。逆に、シリコンウエハの厚さが１３０μｍより厚ければ、非照射面の最高到達温度を４００℃以下に抑制し、かつ２０μｍより深い領域のプロトンを活性化させることが可能になる。このように、非照射面の温度は、シリコンウエハの厚さや、プロトンを活性化させたい領域の深さに影響される。シリコンウエハの厚さと、パルス幅と、非照射面の最高到達温度との上述の関係は一例であり、デバイス設計によって変化する。
シリコンウエハの厚さに応じて、非照射面の最高到達温度が４００℃以下になるパルス幅の上限値を、予めシミュレーション等により決定しておくことができる。プロトンの活性化アニールを行う場合、シリコンウエハの厚さに応じて決められているパルス幅の上限値以下の範囲から、実際に使用するパルスレーザビームのパルス幅を決定することができる。
上述の評価実験及びシミュレーションは、パルスレーザビームの波長を８０８ｎｍとして行ったが、シリコンの吸収スペクトルから判断して、波長６９０ｎｍから９５０ｎｍの範囲内のパルスレーザビームを用いても、同様のアニール条件を適用することが可能である。また、上述の評価実験及びシミュレーションに基づく考察では、プロトンを注入してｎ型キャリアを発生させる例を示したが、ドナーとして作用する複合欠陥を形成するプロトン以外の元素を注入してもよい。例えば、デュートロン、トリトン等を注入してもよい。
［ＩＧＢＴの製造方法］
次に、図１Ａ、図１１Ａ〜図１１Ｅを参照して、ＩＧＢＴの製造方法について、コレクタ層及びバッファ層の形成工程に着目して説明する。図１Ａに示すように、シリコンウエハ１０の非照射面１０Ａに、ベース領域１１、エミッタ領域１２、ゲート電極１３、ゲート絶縁膜１４、及びエミッタ電極１５からなる素子構造を形成する。素子構造を形成した後、シリコンウエハ１０のレーザ照射面１０Ｂを研削することにより、厚さを５０μｍ〜２００μｍの範囲内まで薄くする。
図１１Ａに示すように、シリコンウエハ１０のレーザ照射面１０Ｂの表層部にプロトンを注入する。例えば、プロトンのドーズ量を１×１０１４ｃｍ−２とし、プロトンが表面から深さ２０μｍまでの範囲に分布する条件で注入を行う。これにより、プロトンが注入された第３の層１６ｂが形成される。プロトンの注入時に、複数の加速エネルギで複数回のイオン注入を行なってもよい。
図１１Ｂに示すように、シリコンウエハ１０のレーザ照射面１０Ｂの表層部にリンを注入する。リンが注入される深さは、第３の層１６ｂよりも浅い。これにより、リンが注入された第２の層１６ａが形成される。
図１１Ｃに示すように、シリコンウエハ１０のレーザ照射面１０Ｂの表層部にボロンを注入する。ボロンが注入される深さは、第２の層１６ａよりも浅い。これにより、ボロンが注入された第１の層１７ａが形成される。
図１１Ｄに示すように、シリコンウエハ１０のレーザ照射面１０Ｂに、波長８０８ｎｍのパルスレーザビームを入射させることにより、レーザアニールを行う。このレーザアニールにより、第３の層１６ｂに注入されているプロトン、及び第２の層１６ａに注入されているリンが活性化され、バッファ層１６（図１Ａ）が形成される。第１の層１７ａに注入されているボロンの一部も活性化する。このレーザアニールは、シリコンウエハ１０の非照射面１０Ａ（図１Ａ）の最高到達温度が４００℃以下、レーザ照射面１０Ｂの最高到達温度がシリコンの融点以下、かつ表面から深さ２０μｍまでの少なくとも一部の領域のプロトンが活性化する条件で行う。
図１１Ｅに示すように、シリコンウエハ１０のレーザ照射面１０Ｂに緑色の波長域、例えば波長５３０ｎｍのパルスレーザビームを入射させることにより、第１の層１７ａに注入されているボロンを活性化させる。これによりｐ型のコレクタ層１７（図１Ａ）が形成される。
図１２に、シリコンウエハ１０のレーザ照射面１０Ｂの表層部のキャリア密度分布の測定結果を示す。横軸は深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。深さ０．５μｍより浅い領域に、ボロンが活性したことによるｐ型キャリア密度のピークが現れ、深さ０．５μｍ〜２μｍの範囲に、リンが活性化したことによるｎ型キャリア密度のピークが現れている。深さ４μｍ〜１６μｍの範囲に、プロトンが活性化したことによるｎ型キャリア密度のブロードな山が現れている。
リンの注入によって形成することができるｎ型領域の深さは、高々５μｍ程度である。プロトンの注入を行うことにより、５μｍより深い領域にｎ型領域を形成することができる。
本実施例では、シリコンウエハ１０のレーザ照射面１０Ｂを研削してからプロトンを注入したが、工程順を入れ替えて、プロトンを注入して複数工程を経た後にシリコンウエハ１０のレーザ照射面１０Ｂを研削してもよい。
［ＩＧＢＴの他の製造方法］
次に、図１３Ａ〜図１３Ｅを参照して、ＩＧＢＴの他の製造方法について説明する。以下、図１１Ａ〜図１１Ｅに示した製造方法との相違点について説明し、共通の工程については説明を省略する。
図１３Ａ及び図１３Ｂに示したプロトンの注入工程、及びリンの注入工程は、図１１Ａ及び図１１Ｂに示した工程と同一である。図１１Ａ〜図１１Ｅに示した方法では、リンの注入後、ボロンを注入したが、本方法では、図１３Ｃに示すように、ボロンの注入前にプロトン及びリンを活性化するためのレーザアニールを行う。アニール条件は、図１１Ｄに示したレーザアニールの条件と同一である。
図１３Ｄに示すように、プロトン活性化のレーザアニール後、シリコンウエハ１０のレーザ照射面１０Ｂの表層部にボロンを注入する。ボロンの注入条件は、図１１Ｃに示したボロンの注入工程の条件と同一である。図１３Ｅに示すように、緑色の波長域のパルスレーザビームを用いて、ボロンを活性化するためにレーザアニールを行う。
図１３Ａ〜図１３Ｅに示したように、プロトン及びリンを活性化させた後に、ボロンを注入してもよい。
［レーザアニール装置］
次に、図１４〜図１６を参照して、実施例によるレーザアニール装置について説明する。
図１４は、実施例によるレーザアニール装置の概略図である。このレーザアニール装置には、レーザ光源として、レーザダイオード４１と固体レーザ発振器５１とが装備されている。レーザダイオード４１が、例えば波長８０８ｎｍの第１のパルスレーザビームを出力する。なお、波長６９０ｎｍ以上９５０ｎｍ以下のパルスレーザビームを出力するレーザダイオードを用いてもよい。また、レーザダイオード４１として、連続発振可能なレーザダイオードを用い、レーザダイオードの電源回路を短時間に周期的にオンオフすることによってパルスレーザビームを出力してもよい。固体レーザ発振器５１が、緑色の波長域の第２のパルスレーザビームを出力する。固体レーザ発振器５１には、例えば第２高調波を出力するＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｎｄ：ＹＶＯ４レーザ等が用いられる。
レーザダイオード４１から出力された第１のパルスレーザビーム及び固体レーザ発振器５１から出力された第２のパルスレーザビームが、伝搬光学系４７を経由して、アニール対象のシリコンウエハ１０に入射する。
次に、伝搬光学系４７の構成及び作用について説明する。レーザダイオード４１から出力された第１のパルスレーザビームが、アッテネータ４２、ビームエキスパンダ４３、ホモジナイザ４４を経由し、ダイクロイックミラー４５で反射され、その後、集光レンズ４６を経由して、シリコンウエハ１０に入射する。
固体レーザ発振器５１から出力された第２のパルスレーザビームが、アッテネータ５２、ビームエキスパンダ５３、ホモジナイザ５４、ベンディングミラー５５を経由し、ダイクロイックミラー４５を透過し、その後集光レンズ４６を経由して、シリコンウエハ１０に入射する。
ビームエキスパンダ４３、５３は、それぞれ入射した第１のパルスレーザビーム及び第２のパルスレーザビームをコリメートするとともに、ビーム径を拡大する。ホモジナイザ４４、５４及び集光レンズ４６は、シリコンウエハ１０の表面におけるビーム断面を長尺形状に整形するとともに、ビーム断面内の光強度分布を均一化する。レーザダイオード４１から出力された第１のパルスレーザビームと、固体レーザ発振器５１から出力された第２のパルスレーザビームとは、シリコンウエハ１０の表面において、ほぼ同一の長尺領域に入射する。この長尺領域の幅は２００μｍ以上である。
シリコンウエハ１０はステージ６１に保持されている。シリコンウエハ１０の表面に平行な面をＸＹ面とし、シリコンウエハ１０の表面の法線方向をＺ方向とするＸＹＺ直交座標系を定義する。ステージ６１は、制御装置４０からの制御を受けて、シリコンウエハ１０をＸ方向及びＹ方向に移動させる。制御装置４０は、レーザダイオード４１から出力されるパルスレーザビームの出力タイミング、パルス幅、及びパワーを制御する。第１のパルスレーザビームのパルスエネルギ密度は、パルス幅、パワー、及びシリコンウエハの表面におけるビームサイズから算出される。第１のパルスレーザビームの出力タイミングは、発振デューティ比が１０％以下、より好ましくは５％以下になるように設定される。制御装置４０は、さらに固体レーザ発振器５１に発振トリガ信号を送出する。
入力装置６５を通して、制御装置４０に種々のデータ、指令等が入力される。制御装置４０は、出力装置６６に、データ処理結果を出力する。
制御装置４０は、記憶装置６４を含む。記憶装置６４に、シリコンウエハ１０の厚さと、非照射面の最高到達温度が４００℃以下になる条件を満たすパルス幅の上限値との関係（以下、第１の関係という。）が記憶されている。さらに、記憶装置６４に、入射するパルスレーザビームのパルス幅と、シリコンウエハに注入されているプロトンが活性化する深さの範囲との関係（以下、第２の関係という。）が記憶されている。
図１５に、第１の関係の一例を示す。横軸はシリコンウエハ１０の厚さを表し、縦軸はパルス幅の上限値を表す。図６に示した評価実験の結果からわかるように、シリコンウエハが厚くなるに従って、パルス幅の上限値は長くなる。
図１６Ａに、第２の関係の一例を示す。図１６Ａは、図９のシミュレーション結果のグラフに対応する。横軸はシリコンウエハの照射面からの深さを表し、縦軸は最高到達温度を表す。図１６Ａには、パルス幅の異なるパルスレーザビームを照射したときの最高到達温度が、パルス幅ごとに示されている。図１６Ａでは、例えばパルス幅がＰＷ１、ＰＷ２、ＰＷ３、及びＰＷ４のときの最高到達温度が示されている。深さが同一の場合、パルス幅が長いほど最高到達温度が高くなる。最高到達温度が上限値ＴＨと下限値ＴＬとの間の領域において、プロトンを活性化することができる。
図１６Ｂに、第２の関係の他の例を示す。図１６Ｂの横軸はパルス幅を表し、縦軸は深さを表す。図１６Ｂのドットが付された領域が、プロトンを活性化することができる深さを示している。図１６Ｂのグラフは、図１６Ａのグラフから作成することができる。例えば、図１６Ａのグラフから、パルス幅ＰＷ２のときの最高到達温度が上限値ＴＨ及び下限値ＴＬとなる深さが、それぞれＤ１及びＤ４であることがわかる。パルス幅がＰＷ２のときにプロトンを活性化することができる深さは、Ｄ１からＤ４まである。図１６Ｂのグラフにおいて、パルス幅がＰＷ２のときに、深さがＤ１及びＤ４の位置が、それぞれプロトンを活性化することができる範囲の最も浅い位置及び最も深い位置に相当する。複数のパルス幅について、プロトンを活性化することができる範囲の最も浅い位置及び最も深い位置を求めることにより、図１６Ｂのグラフを作成することができる。
次に、制御装置４０（図１０）で実行されるアニール支援機能について説明する。オペレータが入力装置６５を操作してシリコンウエハの厚さを入力すると、制御装置４０は、入力された厚さと、第１の関係（図１５）とから、パルス幅の上限値を求める。求められたパルス幅の上限値が出力装置６６に表示される。なお、シリコンウエハの厚さは設置されたセンサで測定し、厚さを入力する手間を省いてもよい。
オペレータが入力装置６５を操作して、活性化させたい深さの範囲を入力すると、制御装置４０は、入力された深さの範囲と、第２の関係（図１６Ａまたは図１６Ｂ）とから、パルス幅の推奨範囲を求める。図１６Ａに示した第２の関係を用いる場合には、入力された深さの範囲の最も浅い箇所と最も深い箇所との両方において、最高到達温度が上限値ＴＨと下限値ＴＬとの間に収まっているパルス幅が推奨範囲として抽出される。必要に応じて補間演算を行うことにより、パルス幅の推奨範囲の上限値と下限値とを算出することができる。図１６Ｂに示した第２の関係を用いる場合には、入力された深さの範囲が、図１６Ｂの活性化することができる範囲に含まれるパルス幅が推奨範囲として抽出される。抽出されたパルス幅の推奨範囲が出力装置６６に表示される。
オペレータは、図１５から求まるパルス幅の上限値、及び図１６Ａまたは図１６Ｂから求まるパルス幅の推奨範囲を参考にして、実際にアニールするときのパルス幅を決定することができる。
一例として、入力された深さの範囲がＤ１からＤ３までの場合、パルス幅ＰＷ１からＰＷ２までの範囲が推奨範囲として抽出される。パルス幅ＰＷ３、ＰＷ４の場合には、深さＤ１の最高到達温度が上限値ＴＨを超えているため、深さＤ１のプロトンを活性化することができない。入力された深さがＤ２からＤ４までの場合、パルス幅ＰＷ２からＰＷ３までの範囲が推奨範囲として抽出される。パルス幅がＰＷ１の場合には、深さＤ４の最高到達温度が下限値ＴＬに達しておらず、パルス幅がＰＷ４の場合には、深さＤ２の最高到達温度が上限値ＴＨを超えている。
入力された深さの範囲がＤ１からＤ５までの場合、最も浅い箇所と最も深い箇所との両方において、最高到達温度が上限値ＴＨと下限値ＴＬとの間に収まっているパルス幅が存在しない。この場合には、深さＤ１の最高到達温度が上限値ＴＨとなるパルス幅ＰＷ２、及び深さＤ５の最高到達温度が下限値ＴＬとなるパルス幅ＰＷ３を抽出する。
制御装置４０は、推奨パルス幅として、ＰＷ２とＰＷ３とを、活性化することができる深さの範囲とともに出力装置６６に表示する。オペレータは、表示された情報に基づいて、最も好ましいパルス幅を決定することができる。
図１４では、レーザダイオード４１から出力された第１のパルスレーザビームと、固体レーザ発振器５１から出力された第２のパルスレーザビームとが同軸上に統合されている。このレーザアニール装置では、第１のパルスレーザビームを用いたアニールと、第２のパルスレーザビームを用いたアニールとの両方を実行することができる。その他の構成として、伝搬光学系４７の集光レンズ４６として、レーザダイオード４１及び固体レーザ発振器５１からから出力される第１のパルスレーザビーム及び第２のパルスレーザビームそれぞれに異なる集光レンズを配置し、非同軸の構成としてもよい。または、レーザダイオード４１から出力される第１のパルスレーザビームでアニールする装置と、固体レーザ発振器５１から出力される第２のパルスレーザビームでアニールする装置とを分けてもよい。
次に、図１７を参照して、他の実施例によるレーザアニール装置について説明する。以下、図１４〜図１６Ｂに示した実施例によるレーザアニール装置と共通の構成については説明を省略する。
本実施例では、レーザアニール装置の記憶装置６４に、レーザダイオード４１の出力条件を規定するレシピが記憶されている。制御装置４０は、このレシピに基づいてレーザダイオード４１を制御する。入力装置６５を通して、制御装置４０に種々のデータ、指令等が入力される。制御装置４０は、出力装置６６に、データ処理結果を出力する。
図１７は、制御装置４０の機能ブロック図である。制御装置４０は、レシピ選択部４０ａ及びレーザ光源制御部４０ｂを含む。記憶装置６４に、第１のレシピ６８及び第２のレシピ６９が記憶されている。第１のレシピ６８は、アニール対象のウエハが炉アニールを行った後のウエハ、例えば図５Ｂに示したシリコンウエハ２０であるときに適用されるパルスレーザビームの出力条件を規定する。第２のレシピ６９は、アニール対象のウエハが炉アニール未実施のウエハ、例えば図４Ａに示したシリコンウエハ２０であるときに適用されるパルスレーザビームの出力条件を規定する。
レシピ選択部４０ａは、出力装置６６に、アニール対象のウエハが炉アニールを行った後のウエハであるか、炉アニールが未実施のウエハであるか（以下、ウエハ種別という。）の選択をオペレータに促す情報を出力する。オペレータが入力装置６５に、ウエハ種別を示す情報を入力する。入力装置６５に入力されたウエハ種別がレシピ選択部４０ａに与えられる。
レーザ光源制御部４０ｂは、レシピ選択部４０ａに与えられたウエハ種別に基づいて、第１のレシピ６８及び第２のレシピ６９から、どちらのレシピを適用するかを選択する。さらに、選択されたレシピに基づいてレーザダイオード４１を制御する。
次に、本実施例によるレーザアニール装置の優れた効果について説明する。
アニール対象のシリコンウエハ１０のウエハ種別応じて、アニールに好適な条件でパルスレーザビームを出力させることができる。このため、炉アニール実施済み及び炉アニール未実施のいずれのシリコンウエハ１０に対しても、好適な条件でプロトンの活性化アニールを行うことができる。さらに、炉アニール未実施のシリコンウエハ１０に対しては、好適な条件でディスオーダーを消滅させるためのアニールを行うことができる。また、ウエハ種別の選択をオペレータに促すため、オペレータにとって操作性が向上する。
次に、本実施例の変形例について説明する。本実施例では、ウエハ種別の選択をオペレータに委ねたが、処理されるシリコンウエハ１０のウエハ種別を事前に制御装置４０に登録しておいてもよい。または、アニール対象のシリコンウエハを収容しているウエハキャリア等にウエハ種別を示すマークを表示しておいてもよい。このマークをセンサで検知することにより、制御装置４０はアニール対象のシリコンウエハ１０のウエハ種別を取得することができる。
［プロトンが事前に活性化されている場合］
次に、プロトン注入によって発生したディスオーダーを回復させるレーザアニールを行う前に、プロトンが既に活性化されている例について説明する。
プロトンが注入されたシリコンウエハの厚さが約１００μｍで、非照射面の最高到達温度を４００℃以下に抑えるという条件下では、図９及び図１０を参照して説明したように、レーザアニールによるプロトンの活性化は、深さ２０μｍ程度までが限界である。従って、２０μｍよりも深い領域にプロトンを注入して活性化させたい場合には、レーザアニール以外のアニール方法、例えば炉アニール等を適用することが必要となる。
このように、レーザアニール以外の方法でピーク濃度近傍のプロトンを活性化する場合には、ディスオーダー領域のドナー濃度の回復のみをレーザアニールで行えばよい。
プロトンによるドナーは複合欠陥に起因する。図９を参照して説明したように、レーザアニールによる温度が１１６０℃以上に達すると、複合欠陥が回復してしまい、その結果ドナーが消滅してしまう。一方、炉アニールを用いてプロトンを活性化させることができる温度、言い換えると複合欠陥を形成することができる温度では、ディスオーダーを回復させることができない。
以上の考察を踏まえると、複合欠陥とディスオーダーとでは欠陥の種類が異なるが、レーザアニールを用いる場合に、少なくとも複合欠陥が残る温度では、ディスオーダーを回復させることができないと考えられる。レーザアニールによるディスオーダーの回復には、少なくとも１１６０℃以上の温度条件が必要であると考えられる。プロトンが事前に活性化されている場合には、この温度条件を満たすように、レーザアニールにおけるパルスエネルギ密度及び加熱時間を制御してディスオーダーを回復させればよい。
次に、図１８を参照して、パルスレーザビームを用いてプロトンを活性化させる他の評価実験の結果について説明する。
図１８は、本評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。横軸はシリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。レーザアニールに用いたパルスレーザビームの波長は８０８ｎｍである。アニール対象のシリコンウエハには、投影飛程Ｒｐが１０μｍとなる条件でプロトンが注入されている。このとき、プロトンの分布のテール深さは約２０μｍである。
次に、パルスレーザビームの照射条件について説明する。パルス幅は２０μｓ、４０μｓ、６０μｓ、及び８０μｓとした。パワー密度は、シリコンウエハの表面の最高到達温度がほぼシリコンの融点（１４１４℃）になる条件とした。デューティ比は２％とした。シリコンウエハの表面におけるビーム形状は、長さが２．８ｍｍ、幅が０．２６ｍｍの長尺形状とした。このパルスレーザビームをビーム形状の幅方向への主走査と、長さ方向への副走査とを繰り返すことにより、ウエハ表面の所定の領域、例えばほぼ全域にレーザビームを入射させた。幅方向（主走査方向）の重複率を６７％とし、長さ方向（副走査方向）の重複率を５０％とした。この重複率でパルスレーザビームの走査を行うと、シリコンウエハの表面上の１つの箇所にレーザパルスが６回入射することになる。
図１８において、細い実線、細い破線、太い実線、及び太い破線は、それぞれパルス幅８０μｓ、６０μｓ、４０μｓ、及び２０μｓの条件でアニールを行ったときのキャリア密度を示す。シリコンウエハの初期ドナー濃度Ｄｉを破線で示す。
パルス幅が２０μｓの条件でも、深さ約８μｍから１３μｍまでの範囲でキャリア濃度が初期ドナー濃度Ｄｉを上回っている。このように、パルス幅２０μｓの条件でレーザアニールを行っても、プロトンを活性化することは可能である。ところが、深さ８μｍより浅い領域では、キャリア濃度が初期ドナー濃度Ｄｉより著しく低い。これは、イオン注入時にプロトンが通過することによって発生したディスオーダーを回復させることができていないことを意味する。
図１８に示した評価実験から、プロトン注入時に発生したディスオーダーを回復させるためには、パルス幅を８０μｓ以上にすることが好ましいことが導き出される。
次に、図１９を参照して、さらに他の評価実験の結果について説明する。図１８に示した評価実験では、プロトンの注入時の投影飛程Ｒｐが１０μｍのシリコンウエハを用いたが、図１９に示した評価実験では、プロトンの注入時の投影飛程Ｒｐが２０μｍのシリコンウエハを用いる。
図１９は、本評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。横軸はシリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。レーザアニールに用いたパルスレーザビームの波長は８０８ｎｍである。
次に、パルスレーザの照射条件について説明する。パルス幅は１２０μｓ、１４０μｓ、１６０μｓ、１８０μｓ、及び２００μｓとした。パワー密度は、シリコンウエハの表面の最高到達温度がほぼシリコンの融点（１４１４℃）になる条件とした。デューティ比、ビーム形状、主走査及び副走査の方向、重複率は、図１８に示した評価実験の条件と同一である。
図１９において、最も細い実線、最も細い破線、２番目に細い実線、２番目に細い破線、及び最も太い実線は、それぞれパルス幅２００μｓ、１８０μｓ、１６０μｓ、１４０μｓ、及び１２０μｓの条件でアニールを行ったときのキャリア密度を示す。シリコンウエハの初期ドナー濃度Ｄｉを破線で示す。
深さ２７μｍの近傍に、残留しているＥＯＲ欠陥によるキャリア密度の谷が形成されている。この谷の深さ及び形状は照射するパルスレーザビームのパルス幅によって異なるが、約４０μｍの深さにおいて、キャリア密度が初期ドナー濃度Ｄｉに収束している。このことから、イオン注入されたプロトンのテール深さが約４０μｍであることがわかる。
パルス幅１２０μｓ以上の条件で、２０μｍ〜２５μｍの深さの領域、及びその近傍でプロトンが活性化されていることがわかる。パルス幅が１２０μｓの条件では、１７μｍより浅い領域においてディスオーダーが回復していないことがわかる。投影飛程Ｒｐを２０μｍ（テール深さを４０μｍ）とした場合に、パルス幅１４０μｓ以上の条件で、ディスオーダーがほぼ回復していることがわかる。テール深さが４０μｍ以下の場合であっても、パルス幅が１４０μｓ以上の条件でレーザアニールを行うことにより、ディスオーダーを回復させることが可能である。
パルス幅を２００μｓにすると、深さ３０μｍの近傍に形成されたＥＯＲ欠陥も回復している。テール深さが４０μｍ以下の場合に、パルス幅を２００μｓ以上の条件でレーザアニールを行うと、ＥＯＲ欠陥を回復させることが可能である。
次に、図２０を参照して、さらに他の評価実験の結果について説明する。図１８及び図１９に示した評価実験では、シリコンウエハの表面の所定の領域においてパルスレーザビームの走査を１回実行したが、図２０に示した評価実験では、パルス幅を８０μｓにし、走査する回数を変化させた。ここで、「走査」とは、主走査と副走査とを所定の重複率で繰り返してシリコンウエハの表面の所定の領域にパルスレーザビームを入射させる処理を意味する。
図２０は、本評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。横軸はシリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。パルス幅及び走査回数以外のアニール条件は、図１８及び図１９に示した評価実験のアニール条件と同一である。シリコンウエハの表面の最高到達温度がシリコンの融点近傍となる条件を満たすために、パワー密度を１４４ｋＷ／ｃｍ２とした。
図２０において、太い実線、破線、及び細い実線は、それぞれ走査回数を１回、３回、及び５回としたときのキャリア密度を示す。走査回数を増やすと、深さ約１５μｍより浅い領域においてキャリア密度が増加することがわかる。これは、走査回数を増やすことによって、より多くのディスオーダーが回復していることを意味する。また、走査回数を増やすと、深さ約２５μｍの近傍においてもキャリア密度が増加することがわかる。これは、走査回数を増やすことによって、より多くのＥＯＲ欠陥が回復していることを意味する。
パルス幅８０μｓ、走査回数１回の条件でレーザアニールを行う場合には、ディスオーダー及びＥＯＲ欠陥を十分回復させることができない。図１９に示したように、パルス幅を１４０μｓ以上にするとディスオーダーが回復し、パルス幅を２００μｓ以上にするとＥＯＲ欠陥が回復している。パルス幅を長くすることによってこれらの欠陥が回復していることから、パルス幅８０μｓの条件でディスオーダー及びＥＯＲ欠陥が十分回復しないのは、加熱時間が短いためであると考えられる。
走査回数を増やして累積加熱時間を長くすることにより、より多くのディスオーダー及びＥＯＲ欠陥を回復させることが可能である。図２０に示したように、走査回数が５回では、ディスオーダー及びＥＯＲ欠陥の回復が不十分であることがわかる。走査回数を５回より多くすれば、より多くのディスオーダー及びＥＯＲ欠陥を回復させることが可能である。ディスオーダー及びＥＯＲ欠陥を十分回復させるために必要な走査回数は、実験により見出すことができる。例えば、ディスオーダー及びＥＯＲ欠陥が発生していた領域におけるキャリア密度を初期ドナー濃度Ｄｉまで回復させるために必要な走査回数は、実験により見出すことができる。
図１９に示した評価実験の結果からわかるように、パルス幅を長くすればディスオーダー及びＥＯＲ欠陥を十分回復させることができるが、パルス幅を長くすると、シリコンウエハのレーザ照射面とは反対側の表面（非照射面）の温度上昇幅が大きくなる。このため、図１Ｂに示したように非照射面に融点の低い金属等を含む素子構造が形成されている場合には、非照射面の許容される最高到達温度に基づいてパルス幅の上限値が制限される。この場合には、パルス幅を上限値より短くして走査回数を増やすことにより、非照射面の温度上昇を抑制しつつ、ディスオーダー及びＥＯＲ欠陥を十分回復させることが可能になる。
次に、図２１を参照して、さらに他の評価実験の結果について説明する。図２０に示した評価実験ではパルス幅を８０μｓとしたが、図２１に示した評価実験ではパルス幅を２０μｓとした。その他のアニール条件は図２０に示した評価実験のアニール条件と同一である。シリコンウエハの表面の最高到達温度がシリコンの融点近傍となる条件を満たすために、パワー密度を３８０ｋＷ／ｃｍ２とした。
図２１は、本評価実験でプロトンを活性化させたときのキャリア密度の測定結果を示すグラフである。横軸はシリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸はキャリア密度を単位「ｃｍ−３」で表す。
図２０において、太い実線、破線、及び細い実線は、それぞれ走査回数を１回、３回、及び５回としたときのキャリア密度を示す。図２０に示した評価実験の結果かわわかるように、パルス幅が２０μｓの条件でも、走査回数を増やすことによって、より多くのディスオーダー及びＥＯＲ欠陥を回復させることができる。
例えば、プロトンの注入深さ（テール深さ）が２０μｍ程度であれば、図１８に示したようにパルス幅８０μｓ程度の短さでディスオーダー及びＥＯＲ欠陥を十分回復させることができる。ところが、プロトンの注入深さが２０μｍを超え４０μｍ程度になると、図１９に示したように、ディスオーダー及びＥＯＲ欠陥を十分回復させるためにパルス幅をより長くしなければならない。図２０及び図２１に示したレーザアニール時の走査回数を複数回にする方法は、プロトンの注入深さが２０μｍを超えて４０μｍ程度までの場合に、特に優れた効果を発揮する。さらに、レーザアニール時の走査回数を複数回にする方法は、非照射面に素子構造が形成されている場合に、特に優れた効果を発揮する。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ ｎ型のシリコンウエハ
１０Ａ 非照射面
１０Ｂ レーザ照射面
１１ ｐ型のベース領域
１２ ｎ型のエミッタ領域
１３ ゲート電極
１４ ゲート絶縁膜
１５ エミッタ電極
１６ ｎ型のバッファ層
１６ａ リンが注入された第２の層
１６ｂ プロトンが注入された第３の層
１７ ｐ型のコレクタ層
１７ａ ボロンが注入された第１の層
１８ コレクタ電極
２０ シリコンウエハ
２１ シリコンウエハの表面
２２ プロトン注入領域
２２ａ プロトンの活性化によるｎ型層
２３ ディスオーダー
３０ シリコンウエハ
３１ プロトン注入層
３１ａ プロトンの活性化によるｎ型層
３２ ディスオーダー
４０ 制御装置
４０ａ レシピ選択部
４０ｂ レーザ光源制御部
４１ レーザダイオード
４２ アッテネータ
４３ ビームエキスパンダ
４４ ホモジナイザ
４５ ダイクロイックミラー
４６ 集光レンズ
４７ 伝搬光学系
５１ 固体レーザ発振器
５２ アッテネータ
５３ ビームエキスパンダ
５４ ホモジナイザ
５５ ベンディングミラー
６１ ステージ
６４ 記憶装置
６５ 入力装置
６６ 出力装置
６８ 第１のレシピ
６９ 第２のレシピ

Claims (23)

  1. 活性化することによってドナーとして作用する複合欠陥を形成する元素が、一方の表面の表層部に注入されたシリコンウエハを準備する工程と、
    ６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを、前記シリコンウエハの前記元素が注入されている表面であるレーザ照射面に入射させて前記元素を活性化させる工程と
    を有し、
    前記元素を活性化させる工程において、前記パルスレーザビームのパルス幅、及びパルスエネルギ密度を、前記レーザ照射面が溶融せず、表面から深さ４０μｍまでの少なくとも一部の領域の前記元素が活性化する条件で前記パルスレーザビームを前記シリコンウエハに入射させるレーザアニール方法。
  2. 前記パルスレーザビームのパルス幅を７０μｓ以上１００μｓ以下に設定し、パルスエネルギ密度を、表面から深さ２０μｍまでの少なくとも一部の領域の前記元素が活性化し、前記シリコンウエハの前記レーザ照射面とは反対側の非照射面の最高到達温度が４００℃を超えない条件に設定する請求項１に記載のレーザアニール方法。
  3. 前記パルスレーザビームのパルス幅を１４０μｓ以上に設定する請求項１に記載のレーザアニール方法。
  4. 前記レーザ照射面における前記パルスレーザビームのビーム断面は、一方向に長い形状であり、前記ビーム断面の幅が２００μｍ以上である請求項１乃至３のいずれか１項に記載のレーザアニール方法。
  5. 前記パルスレーザビームの発振のデューティ比が５％以下である請求項１乃至４のいずれか１項に記載のレーザアニール方法。
  6. 前記パルスレーザビームが前記レーザ照射面に入射することによる前記レーザ照射面の最高到達温度が１０００℃以上で、かつシリコンの融点以下である請求項１乃至５のいずれか１項に記載のレーザアニール方法。
  7. 前記シリコンウエハの厚さ方向の全域にドナーが初期ドナー濃度となるように添加されており、
    前記元素を活性化させる工程において、前記パルスレーザビームのパルス幅及びパルスエネルギ密度を、前記元素の注入時に前記元素が通過した領域である通過領域に発生したディスオーダー、及びエンドオブレンジ領域に発生したエンドオブレンジ欠陥の少なくとも一方を消滅させることにより、当該領域のキャリア密度を、少なくとも前記元素を注入する前の前記シリコンウエハの前記初期ドナー濃度まで回復させる条件に設定して前記パルスレーザビームを前記シリコンウエハに入射させる請求項１乃至６のいずれか１項に記載のレーザアニール方法。
  8. ６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを出力するレーザ光源と、
    活性化することによってドナーとして作用する複合欠陥を形成する元素が、一方の表面の表層部に注入されたシリコンウエハを保持するステージと、
    前記レーザ光源から出力されたパルスレーザビームを、前記ステージに保持されたシリコンウエハまで伝搬させる伝搬光学系と、
    前記レーザ光源を制御する制御装置と
    を有し、
    前記伝搬光学系は、前記シリコンウエハの表面におけるパルスレーザビームのビーム断面を、幅が２００μｍ以上の一方向に長い形状に整形し、
    前記制御装置は、前記レーザ光源から出力されるパルスレーザビームのパルス幅が７０μｓ以上１００μｓ以下、または１４０μｓ以上になり、前記シリコンウエハのレーザ照射面の最高到達温度が１４１４℃未満になる条件を満たすパワーになるように前記レーザ光源を制御するレーザアニール装置。
  9. 前記制御装置は、前記パルスレーザビームの発振のデューティ比が５％以下になるように前記レーザ光源を制御する請求項８に記載のレーザアニール装置。
  10. さらに、入力装置及び出力装置を有し、
    前記制御装置に、前記シリコンウエハの表面が溶融しない条件で、前記パルスレーザビームを前記シリコンウエハに入射させた時に、入射する前記パルスレーザビームのパルス幅と、前記シリコンウエハに注入されている元素が活性化する深さの範囲との関係が記憶されており、
    前記制御装置は、
    前記入力装置から、活性化させるべき深さの範囲が入力されると、入力された深さの範囲と、前記関係とに基づいて、パルス幅の推奨範囲を求め、前記推奨範囲を前記出力装置に出力する請求項８または９に記載のレーザアニール装置。
  11. 厚さ方向の全域にドナーが添加されており、活性化することによってドナーとして作用する複合欠陥を形成する元素が一方の表面の表層部にさらに注入されたシリコンウエハを準備し、
    ６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを、前記シリコンウエハの前記元素が注入されている表面であるレーザ照射面に入射させるレーザアニール方法であって、
    前記パルスレーザビームのパルス幅及びパルスエネルギ密度を、前記元素の注入時に前記元素が通過した領域である通過領域に発生したディスオーダー、及びエンドオブレンジ領域に発生したエンドオブレンジ欠陥の少なくとも一方を消滅させることにより、当該領域のキャリア密度を、少なくとも前記元素を注入する前の前記シリコンウエハの初期ドナー濃度まで回復させる条件に設定して前記パルスレーザビームを前記シリコンウエハに入射させるレーザアニール方法。
  12. 前記パルスレーザビームのパルス幅及びパルスエネルギ密度を、さらに前記シリコンウエハの前記レーザ照射面とは反対側の非照射面の最高到達温度が４００℃を超えない条件に設定する請求項１１に記載のレーザアニール方法。
  13. 前記パルスレーザビームのパルス幅及びパルスエネルギ密度を、さらに前記シリコンウエハの前記レーザ照射面から深さ４０μｍまでの少なくとも一部の領域の前記元素が活性化する条件に設定する請求項１１または１２に記載のレーザアニール方法。
  14. 前記パルスレーザビームのパルス幅が７０μｓ以上１００μｓ以下に設定され、パルスエネルギ密度が、前記シリコンウエハの前記レーザ照射面から深さ２０μｍまでの少なくとも一部の領域の前記元素が活性化する条件に設定されている請求項１１乃至１３のいずれか１項に記載のレーザアニール方法。
  15. 前記パルスレーザビームのパルス幅が１４０μｓ以上に設定され、パルスエネルギ密度が、前記シリコンウエハの前記レーザ照射面から深さ４０μｍまでの少なくとも一部の領域の前記元素が活性化する条件に設定されている請求項１１乃至１３のいずれか１項に記載のレーザアニール方法。
  16. 前記レーザ照射面における前記パルスレーザビームのビーム断面は一方向に長い形状であり、前記ビーム断面の幅が２００μｍ以上である請求項１１乃至１５のいずれか１項に記載のレーザアニール方法。
  17. 前記パルスレーザビームの発振のデューティ比が５％以下である請求項１１乃至１６のいずれか１項に記載のレーザアニール方法。
  18. 前記パルスレーザビームが前記レーザ照射面に入射することによる前記レーザ照射面の最高到達温度が１０００℃以上で、かつシリコンの融点以下である請求項１１乃至１７のいずれか１項に記載のレーザアニール方法。
  19. 前記シリコンウエハの前記元素は、前記パルスレーザビームを入射させる前に活性化されており、前記シリコンウエハに前記ディスオーダー及び前記エンドオブレンジ欠陥が残留している請求項１１または１２に記載のレーザアニール方法。
  20. 前記パルスレーザビームを前記シリコンウエハに入射させる工程において、前記レーザ照射面の所定の領域内で前記パルスレーザビームの複数回の走査を行い、
    前記パルスレーザビームのパルス幅及びパルスエネルギ密度は、前記パルスレーザビームを１回走査しただけでは前記ディスオーダー及び前記エンドオブレンジ欠陥のいずれも消滅させることはできないが、前記複数回の走査によって前記ディスオーダー及び前記エンドオブレンジ欠陥の少なくとも一方を消滅させることができる条件に設定されている請求項１１乃至１３のいずれか１項に記載のレーザアニール方法。
  21. ６９０ｎｍ以上９５０ｎｍ以下の範囲内の波長のパルスレーザビームを出力するレーザ光源と、
    前記レーザ光源から出力されたパルスレーザビームをアニール対象のウエハまで伝搬させる伝搬光学系と、
    アニール対象のウエハが、活性化することによってドナーとして作用する複合欠陥を形成する元素が一方の表面の表層部に注入され、前記元素を活性化させるための炉アニールを行った後のウエハであるときに適用されるパルスレーザビームの出力条件を規定する第１のレシピ、及びアニール対象のウエハが、前記元素が一方の表面の表層部に注入され、炉アニールが未実施のウエハであるときに適用されるパルスレーザビームの出力条件を規定する第２のレシピを記憶している記憶装置と、
    前記レーザ光源を制御する制御装置と
    を有し、
    前記制御装置は、
    前記第１のレシピ及び前記第２のレシピから、どちらのレシピを適用するかを選択し、
    選択されたレシピに基づいて前記レーザ光源を制御するレーザアニール装置。
  22. さらに、アニール対象のウエハが炉アニールを行った後のウエハであるか、炉アニールが未実施のウエハであるかを示す情報が入力される入力装置を有し、
    前記制御装置は、前記入力装置に入力された情報に基づいて、前記第１のレシピ及び前記第２のレシピから、どちらのレシピを適用するかを選択する請求項２１に記載のレーザアニール装置。
  23. さらに出力装置を有し、
    前記制御装置は、前記出力装置に、アニール対象のウエハが炉アニールを行った後のウエハであるか、炉アニールが未実施のウエハであるかの選択をオペレータに促す情報を出力させる請求項２２に記載のレーザアニール装置。
JP2018514573A 2016-04-27 2017-04-24 レーザアニール方法及びレーザアニール装置 Active JP6910742B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016089018 2016-04-27
JP2016089018 2016-04-27
JP2016187992 2016-09-27
JP2016187992 2016-09-27
PCT/JP2017/016132 WO2017188166A1 (ja) 2016-04-27 2017-04-24 レーザアニール方法及びレーザアニール装置

Publications (2)

Publication Number Publication Date
JPWO2017188166A1 true JPWO2017188166A1 (ja) 2019-03-07
JP6910742B2 JP6910742B2 (ja) 2021-07-28

Family

ID=60161645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514573A Active JP6910742B2 (ja) 2016-04-27 2017-04-24 レーザアニール方法及びレーザアニール装置

Country Status (5)

Country Link
EP (1) EP3451365B1 (ja)
JP (1) JP6910742B2 (ja)
KR (1) KR102371864B1 (ja)
CN (1) CN109075042B (ja)
WO (1) WO2017188166A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082725A (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 半導体装置
CN111354639A (zh) * 2020-04-27 2020-06-30 上海华虹宏力半导体制造有限公司 Igbt器件的制备方法及igbt器件
JP7475779B2 (ja) * 2020-06-04 2024-04-30 三菱電機株式会社 半導体装置の製造方法
CN112435921B (zh) * 2020-11-05 2024-05-17 北京华卓精科科技股份有限公司 一种功率器件的激光退火方法和激光退火系统
CN112435920B (zh) * 2020-11-05 2024-02-23 北京华卓精科科技股份有限公司 一种长波长激光退火方法及装置
JP2022112689A (ja) * 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059856A (ja) * 2001-08-09 2003-02-28 Fuji Electric Co Ltd 半導体装置の製造方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2009099705A (ja) * 2007-10-16 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2013108911A1 (ja) * 2012-01-19 2013-07-25 富士電機株式会社 半導体装置およびその製造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614747B2 (ja) * 2004-11-30 2011-01-19 住友重機械工業株式会社 半導体装置の製造方法
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
US20130017674A1 (en) * 2011-07-13 2013-01-17 Toshiba America Electronic Components, Inc. Cryogenic silicon ion-implantation and recrystallization annealing
JP5726031B2 (ja) * 2011-09-27 2015-05-27 住友重機械工業株式会社 レーザアニール装置及びレーザアニール方法
JP5880691B2 (ja) 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
US9490128B2 (en) * 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059856A (ja) * 2001-08-09 2003-02-28 Fuji Electric Co Ltd 半導体装置の製造方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2009099705A (ja) * 2007-10-16 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2013108911A1 (ja) * 2012-01-19 2013-07-25 富士電機株式会社 半導体装置およびその製造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN109075042B (zh) 2023-11-14
EP3451365A1 (en) 2019-03-06
EP3451365B1 (en) 2023-08-16
EP3451365A4 (en) 2020-09-30
WO2017188166A1 (ja) 2017-11-02
KR102371864B1 (ko) 2022-03-07
KR20180134924A (ko) 2018-12-19
CN109075042A (zh) 2018-12-21
JP6910742B2 (ja) 2021-07-28

Similar Documents

Publication Publication Date Title
JP6910742B2 (ja) レーザアニール方法及びレーザアニール装置
US8309474B1 (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9653299B2 (en) Semiconductor device producing method
EP2674967B1 (en) Laser annealing method and laser annealing apparatus
US9302348B2 (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
EP2674968B1 (en) Semiconductor device manufacturing method and laser annealing apparatus
JP2010283325A (ja) 半導体素子の製造方法及びレーザアニール装置
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP5661009B2 (ja) 半導体装置の製造方法
JP2011114052A (ja) 半導体基板の製造方法及びレーザアニール装置
JP6143650B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2012156390A (ja) レーザアニール方法及びレーザアニール装置
JP2008270243A (ja) 半導体デバイスの製造方法
JP6338512B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
WO2022176443A1 (ja) 半導体素子の製造方法及び半導体素子
JP6497903B2 (ja) レーザアニール装置
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
JP6732371B2 (ja) レーザアニール装置
JP2013065586A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150