JPH04192366A - 半導体装置及び点火プラグの放電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に係り、特に、高耐圧。

大電流を取り扱う集積回路装置、すなわち、パワーＩＣ
として構成して好適な、逆導通ダイオードと絶縁ゲート
型バノボ・−千・トランジスタ　！　ｒ　ｒ；　ＢＴ）
とによる半導体装置に関する。

［従来の技術］ 近年、家電、自動車等Ｃ・技術分野において、パワーＩ
Ｃへの要求が高まっている。この■Ｃは、負荷への電力
供給なコニ・トロールする出力素子と、その周辺回路と
を千ノリシックに集積回路化したものである。

この種のパワーＩＣは、電流が数Ａ、雷電圧数百７以上
の用途の場合、縦形ＩＧＢＴ（以下単にＩＧＢＴと呼ぶ
）を出力素子とし、で使用すると小さいチップ面積で大
電流化を行うことが可能でおる。一方、電力用インバー
タ回路のフリーホイールダイオード、ノ輝ンｔり一の接
続方向を誤った場合に印加電圧をクランプして素子を保
護するための逆導通ダイオ−１゛等を、パワーＩＣ内に
搭載することが強く要求されている。この要求は、ＩＧ
ＢＴにダイオードを内蔵した構造としたパワーＩＣを実
現することにより達成することができるが、この構造は
、ＩＣのチップ面積を増大させないためにも好ましいも
のである。

このようなダイオードを内蔵したＩ　ＧＢＴを持つ半導
体装置に関する従来技術として、例えば。

特開昭６１−１５３７０号公報、特開昭６３−１５０９
７０号公報等に記載された技術が知られている。

以下、この種のＩ　ＧＢＴに逆導通ダイオードを内蔵し
た半導体装置の従来技術を図面により説明する。

第６図は従来技術の素子構造のを示す断面図である。第
６図において、２はＩ　ＧＢＴの導通領域、３はダイオ
ードの導通領域である。

第６図に示す従来技術において、ダイオードの導通領域
３では、ＩＧＢＴの導通領域２において元来Ｐ＋層８で
あった部分かｎ型層２９．３ｏとなっている。これらの
ｎ型層２９．３ｏと、ｎ−層１５、Ｐ゛層３１とによ嶋
ｌダイオードが構成される。

そして、ダイオード゛のアノ〜　上電極３２とＩＧＢＴ
のエミッタ電極１６とを共通化することにより、また、
ダイオードのカッ−上電極３３とＩＧＢＴのコレクタ電
極３４とを共通化する二とにより、図示従来技術による
半導体装置は、第６図内に等価回路として示すような構
成となる。また、図示従来技術において、タイオーｔ”
のアノード電極３２は、Ｉ　ＧＢＴのエミッタ用のホン
ディングパッドを兼ねている。

前述した構造を有する素子有、例えば特開昭５５−６３
８４号公報等に７ｒさオ］だ大電流パワーＩＣ′用基板
（基桧を貫通シ、１′−単結晶領域を有する誘電体分離
基板）に作製すれば、逆導通ダイオードを内蔵したＩ　
ＧＢＴを搭載１．たパｉワーＩＣを得ることができる。

また、ダイオードを内蔵（、た：　ｃ　Ｂ　Ｔを持つ半
導体装置に関する他の従来技術とし、て、例えば、特開
昭６３−７８０２８号公報ζこ記載された技術が知られ
ている。

第８図はこの他の従来技術の構成を示す断面図であり、
この従来技術は、通常の誘電体分離基板にＩ　ＧＢＴを
作製したものである。第８図において、図の符号は第６
図の場合と同一である。

第８図に示す従来技術において、コレクタＰ“層８は、
埋込層として設けられており、絶縁分離用酸化膜４に沿
って設けられているＰ“層４５により、表面のコレクタ
電極４６に電気的に接続される。また、この従来技術で
は、素子周辺部が逆導通ダイオードの導通領域３となっ
ている。

コレクタ電極４６は、素子周辺部のｎ−層７にもオーミ
ックコンタクトされている。従って、エミッタ電極１６
、素子周辺部のｐ＋層６、素子周辺部のｎ−層７、及び
、コレクタ電極４６により逆導通ダイオードが構成され
る。

前述の構成において、元来、ｐ゛層６ｎ”層７は、素子
の耐圧への要求から設けられた層である。すなわち、こ
れらの層は、両層から成る接合を使用し、主に空乏層を
ｎ−層７に拡げることにより、周辺領域で逆電圧をプロ
・ツクするものである。従って、第８図番コ示す従来邦
術は、ｐ゛層４５を設ける必要はあるものの、素ぞ全体
の面積を殆んど増加させることなく、ダイオードを１０
８丁に内蔵させることができる２ 「発明が解決しようとする課題］ 前述した従来技術は、それぞれ、次のような問題点を有
している。

まず、第６図に示した従来技術の問題点を説明する。

この従来技術は、その構Ｊｚ上１圧が約］、　ＯＯＯＶ
以下の素子の場合、良好な特性のＴ　ＧＢＴを作製する
ことが困難であるという間Ｖ点を有している。、Ｊ：、
１下、この点を説明するが、子の前に、まず、Ｔ　Ｇ　
Ｂ　Ｔの動作原理を簡単（、説明する。

第６図において、１Ｇ　Ｆ　Ｔ’をオ〕・とするＳ合、
まず、ゲート２５に正電圧を印加してＭ○Ｓチャネル２
６をオンさせて、ｒ）−層１１．内に電子電流４４を流
す３　この電子電流をベーフ電流として、［パ層８、ｎ
　’′層１２、ｒビ層１テ１．ｐ４層２７から成る内部
ＰＮＰトランジスタをオンさせ、電流２８を流す。これ
がＩ　ＧＢＴのオン状態である。

また、Ｉ　Ｇ　Ｂ　Ｔのオフ状態時は、ｎ−層１５に電
圧を分担させて、この層により高印加電圧をブロックし
ている。

前述の点から、ｎ−層１５は、耐圧の要求を満たすよう
に高抵抗である必要があり、低不純物濃度で層を厚くす
る必要があるが、素子の低オン抵抗化のためには層の厚
さを厚くし過ぎることができず適度な厚さに設定される
。また、コレフタル＋層８は、内部ＰＮＰトランジスタ
の電流経路として作用するので、素子の低オン抵抗のた
めには低抵抗すなわち高不純物濃度にする必要がある。

さらに、コレクタｐ′″層８は、内部ＰＮＰトランジス
タのエミッタとして作用するので、電流増幅率ｈ１を太
きくし、素子を低抵抗化するために、ベースであるｒｌ
　”″層１２の近傍部の濃度も高くする必要がある。従
って、９１層８は、全層にわたって不純物濃度を高くす
る必要があり、具体的には、ｎ−層１５の不純物濃度よ
り数オーダ高い不純物濃度とする必要がある。

さて、素子の耐圧が約１０００Ｖ以下である場合、素子
の低オン抵抗化のためには、半導体基板中のｐ“層重外
の部分の厚さは高々１００　Ａｔ　、ｒｎにすべきであ
る。一方、素子の素材であるシリコン基板の厚さは、最
も薄い場合にも２００μｍ程度である。これは、基板と
なるシリコンが比較的もろい物質であり、これ以上薄く
するとウェハを割らずに取り扱うのが困難なためである
。

従って、９１層８の厚さは、最も薄い場合にも１００μ
ｍ程度になる。また、このｐ″″″層８基板裏面に部分
的に形成されるので、裏面側からの不純物拡散により形
成するべきである。

第７図は第６図に示す素子のＩ　ＧＢＴ領域の基板中の
深さ方向のキャリア濃度分布を示す図であり、縦軸のキ
ャリア濃度は対数目盛である。

第７図に示すように、ｐ”層８のキャリア濃度は、裏面
側から深く進むにつれてなだらかに減少している。この
ような特性を持つのは、ｐ型不純物を拡散により深さ１
００μｍ程度という深い部分まで導入し、かつ、ｐ＋層
８の不純物濃度を、ｎ−層１５のそれに比べて数オーダ
高くするという前述の要請に起因する。

拡散による不純物濃度分布は、一般的には補誤差関数状
或いはガウス分布状となり、濃度のオーダは、拡散源位
置から遠くなるにつれて減少し、その距離に対する減少
の割合はなだらかである。

第６図に示す従来技術の場合も、ｐ型不純物の分布は、
この一般則によく従っており、拡散距離が１００μｍ程
度と長いため、前述のようななだらかな分布にならざる
を得ない。

従って、この従来技術は、電気抵抗が高い部分３５、す
なわち、ｎ”層１２に隣接する９１層８の一部分が厚く
なり、また、ｎ”層１２の近傍でのキャリア濃度が低く
なるので、不純物拡散によりｐ゛層８形成する場合、前
述の要求に反してＩ　ＧＢＴのオン抵抗が増加するとい
う問題を生じる。

前記従来技術は、ｐ゛層８気相結晶成長させてこの層の
成長中に、不純物を添加ガスによ−）でドーピングする
方法を使用すれば、ｐ′″層全体に渡って不純物を高濃
度にドープすることができるので前述の問題を生じるこ
とはない。この方法は、通常の技術で可能であり、逆導
通タイオードを設けなくて良ければ容易に実現すること
ができる。

しかし、ダイオードを設ける場合、ダイオードの裏面側
のｎ゛層２９．３０の形成を、拡散法を使用して行わな
ければならす、高濃度で厚いｐ゛層全体をｎ”層に反転
させるために、ｎ型不純物を拡散させることは、先に述
べたと同じ理由により不可能である。従って、耐圧１０
００■以下の累その場合、第６図に示す従来技術による
構造では、製法による制約によりＩＧＢＴのオン抵抗が
高くならざるを得ない。

第６図に示す従来技術の他の問題点は、第６図において
、実際にはダイオードの導通領域３と、これに最も近接
したチャネル領域３６の間に隔離領域３７を設ける必要
があり、その分素子面積が増大することである。

以下、これについて詳細に説明する。

第６図において、矢印３８はダイオードがオン状態の場
合の電流の流れを示す。このとき、電流の一部は、隔離
領域３７にはみ出して流れるので、ここにもキャリアが
注入され、キャリア数が増えた状態になっている。

このような状態のときに、端子間の電圧が反転して、カ
ソード３３が正、アノード３２が負になると、すなわち
、逆回復状態になると、注入されていた正孔は直ちには
消滅せず、逆回復電流としてＦ゛層３１に流れる。この
とき、隔離領域３７からの正孔電流は、図に点線で示す
矢印４２のように流れる。ここで、もし隔離領域が無い
とすると、この電流は、−点鎖線で示す矢印４３のよう
に、ｎ″″″エミツタ３９部のｐ＋層４０を流れ、この
ｐ“層４ｏの電位が上昇し、ｐｎ接合４］に順バイアス
が印加されることになる。

この結果、ｎ　’）エミッタ３９、ｐ′″層４０、ｎ−
層１５、ｎ１層１２、及び、ｐ＋コレクタ層８から成る
寄生サイリスタが動作する、いわゆるラッチアップか起
きる。これを防止するために、第６図に示す従来技術は
、隔離領域３７が必要であった。

前述したように、第６図に示す従来技術は、ダイオード
の主電流が、矢印３８に示すように縦方向に流れ、ダイ
オード領域３の外にはみ呂して流れる電流成分が生じる
ため、隔離領域が必要であり、その分チップ面積が増大
するという問題点を有している。

さらに、第６図に示す従来技術は、次のような問題点を
も有し２ている。

すなわち、この従来技術は、エミッタ用ポンディングパ
ッドとなるダイオードのアノード電極３２の下にダイオ
ードのｐ′″層３］を設ける必要があり、このため、こ
の部分にＩ　ＧＢＴの導通領域を形成したり、あるいは
、Ｉ　ＧＢＴ以外の素子を形成して、チップ面積を節約
することができないという問題点を有している。

次に、前述した第８図に示す従来技術について、第６図
に示す従来技術に対する利点と問題点につい説明する。

この第８図に示す従来技術は、第６図に示す従来技術に
おける隔離領域が必要であるという問題点かない。以下
、その理由を説明する。

第８図に実線で示す矢印は、ダイオードの順方向電流の
流れを示す。この電流は、ｐ＋層６からＩ　ＧＢＴのコ
レクタ電極４６と共通なカソード電極に向けて最短経路
である表面部付近を横方向に流れる。このとき、キャリ
アが注入されているのは周辺部のｎ−領域７であり、ダ
イオード領域３以外に電流かはみ呂すことはない。

逆回復時には、正孔は図に点線の矢印で示すように、周
辺部のｐ′″層６を通してエミッタ電極１６へ流れ込む
ことになる。

第８図に示す従来技術は、周辺部のｐ”層にはエミッタ
ｎ＋層がなく、寄生サイリスタが存在していないので、
ラッチアップを生じるということがない。

また、この従来技術は、第６図に示す従来技術における
ポンディングパッド部の面積節約を行うことができない
という問題点もない。なぜなら、この部分をダイオード
の領域として使わないからである。

しかし、第８図に示す従来技術は、素子を形成する単結
晶領域が、酸化膜４で覆われている誘電体分離基板を使
用しているため、「ン゛コレクタ層８により素子の電気
抵抗が大きくなり、また、酸化膜４による熱抵抗が大き
くなり、数Ａという大電流の丁ＧＢＴを形成する二とが
できないという問題点を有している。なお、この点に関
しては、特開昭５５−６３８４０号公報に詳細に説明さ
れている。

本発明の目的は、前述した従来技術の問題点を解決し、
前述した第８図に示す従来技術を改良し、大電流化が可
能で、Ｉ　ＧＢＴのオン抵抗の増大がなく、また、隔離
領域が不要でポンディングパッド部を有効に利用するこ
とができ、素子あるいはＩＣチップの面積を縮小するこ
とのできる、逆導通ダイオード内蔵型Ｉ　Ｇ　Ｂ　Ｔに
よる半導体装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、素子を以下のような構造に
することにより達成される。

Ｉ　ＧＢＴのコし／クタ電極を素子の裏面側に設け、コ
レフタル層をごのコレクタ電極に接触するように設ける
。前記素子の裏面側の全部分をコレゲタｐ３層とする。

さらへこ、コレフタル＋層を表面部にも露出させ、この
露出部と、ｒ　０８７周辺部のｎ層の両者にオーミック
にコンタクトする電極を設ける。そ１−で、Ｉ　ＧＥＴ
の周辺部のｐ＋層とｎ−層とによｊｌ構成されるｐｎ接
合をダイオードの接合として用いる。

本発明の１的は、ギ１述した構造の素子を、基板を貫通
する単結晶領域を有する誘電体分離基板内に作製し、基
板表面に露出する多結晶Ｓｉ層を、表面に露出する７１
９９９１層として使用するようにする二とによっても達
成される。

本発明は、７１９９９１層が、基板をチップに切断分割
するときの切りしろ領域（スクライブエリア）が単結晶
で多、る領域を含んでいてもよい。

本発明による前述のような半導体装置は、特に、エンジ
ンプラグの放電回路用スイッチ用ＩＣと１５で用いて好
適である。

［作　用］ Ｉ　ＧＢＴのコレクタ電極を素子の裏面側にコレクタ９
４層に接触して設けることにより、ＩＧＢＴの主電流は
、素子裏面側のコレクタから表面側に向は縦方向に流れ
る。従って、余分な電気抵抗がなくなり、また、熱抵抗
も低減させることができるので、Ｉ　ＧＢＴの大電流化
を図ることができる。

素子の裏面側の全部をｐ”層とすることにより、このｐ
＋層を形成するために、拡散法以外の方法、例えば、気
相成長時におけるドーピング等か可能となり、この層全
体に渡って不純物濃度を高くすることができ、丁ＧＢＴ
のオン抵抗を低くすることができる。

また、コレクタｐ”層を表面に露出させ、かつ、オーミ
ックコンタクト電極を追加しているため、ダイオードの
順方向電流は、ニミッタ電極、■ＧＢＴ周辺部のｐ゛層
、ｒ）−層、オーミック電極、コレフタル層、コレクタ
電極という経路で流れる。このため、本発明の前述の構
造によれば、コレクタ電極を裏面に設け、これに接触す
る層を全部ｐ゛層にした＋、ニー　＋−かかわらず、ダ
イオードのｒｌ−層をコレクタ電極にオーミックに接続
することができ、内蔵ダイオードを形成するすることが
できる。

前述の構造のダイオードの電流は、Ｉ　０８７周辺のｐ
′″層からオーミツグミ唖へ、横方向に流れるので、隔
離領域を除去することができ、また、ボンディングパ・
ソドの下び７９７層が不要であるので５、二の部分を、
ダ！オーＲ以外の用途に使用する二とが可能となる。、 ［実施例］ 以下、本発明による半導体装置の実施例を図面により詳
細に説明する。

第１図は本発明の第１の実施例の構成を示す断面図、＠
　２　ｄｔ　ニオＪ　Ｇ　Ｂ　Ｔ領域の基板中の深さ方
向のギヤ１，１ア濃度／ｆｆ在を示す図であり、縦軸の
キャリア濃度は対数目盛である。第１図において、１．
９は単結晶領域、４は絶縁分離用酸化膜、５はコレクタ
電極、６はＩＧＢＴ周辺部の９４層、７は周辺部のｎ−
層、１０は多結晶領域、１１は基板表面露出部、］３は
オーミック電極であり、他の符号は第８図の場合と同一
である。

図示実施例は、自動車のエンジンプラグの放電回路に使
用する、いわゆるイグナイタパワース・イッチＩＣとし
て使用して好適な例であり、基板を貫通する単結晶領域
１を有する誘電体分離基板内にＴ　Ｇ　Ｅ　Ｔを作成し
たものである。

第１図に示す実施例において、コレクタｐ“層は、単結
晶領域８．９と多結晶領域１０とから成り、多結晶領域
１ｏの基板表面露出部１１で基板表面に露出している。

単結晶領域９は、スクライブエリアであり、ｎ−層７と
ｐ“コレクタ層とは、ｒ）“層１４及びオーミック電極
１３を介してオーミック接続されている。

「・“コレクタ領域８．９．１０は気相エピタキシャル
成長により形成し、また、ｎ１バッファ層１２も気相エ
ピタキシャル成長により形成した。

第１図において、点線と酸化膜４とにより囲まれた領域
は、ｎ＋バッファ層１２を成長させるとき、同時にｎ”
型多結晶Ｓｉを成長させた層であるが、一般に、多結晶
Ｓｌ中ではｐ＋成長領域からの一不鈍物の拡散が速いた
め、これにより、素子作製時の熱処理過程でｐ１型に反
転した。すなわち、コレフタル層は、容易に表面に露出
させることができる。

ＩＧＢＴのキャリア濃度の深さ方向の分布が第２図に縦
軸を対数目盛として示されている。

第１図に示す本発明の第１の実施例は、ｐ゛層８気相成
長させながら不純物をドープしたので、第２図に示すよ
うに９３層８全領域に渡って、その不純物濃度をｎ−層
１５より数オーダ高くすることができた。これにより、
この部分の抵抗は、Ｉ　ＧＢＴのオン抵抗全体に対して
無視できる程度に小さくすることができた。また、ｎ′
″バッファ層１２近傍のｐ′″層８の不純物濃度も充分
高くすることができた。そして、ｐ＋層８の最高濃度Ｎ
ｐｐを、実質的にＩＧＢＴ中のＰＮＰ　トランジスタの
エミッタ濃度と見なしてよいので、このトランジスタの
ｈｆ、も、従来例に比べて数十倍に大きくすることがで
きた。

前述の結果、本発明の第１の実施例は、ＩＧＢＴのオン
抵抗を、従来技術に比較して１オーダ低減することがで
きた。

第１図において、実線で示す矢印は、ダイオードの順方
向電流の流れを示す。

すなわち、ｎ−層７からオーミック電極１３へ流れ呂た
電流は、ｐ＋コレクタ層１０へとオーミックに流れ込み
、コレクタ電極５へ到達する。また、ｎ−層７中の電流
の流れは、第８図により説明した従来技術の場合と同様
であり、表面付近を横方向に流れる。

従って、第１図に示す本発明の第１の従来技術は、Ｉ　
ＧＢＴとダイオードとの間に隔離領域を備えなくても、
ダイオードの逆回復時のラッチアップを充分に抑制する
ことができる。また、この本発明の第１の実施例は、従
来技術において、ダイオードのｐ“層であったポンディ
ングパッドの下部にＩＧＢＴの導通領域を形成している
ので、これにより、Ｉ　ＧＢＴの面積の節約を行うこと
ができる。

本発明の第１の実施例において、ｐ”層６及びｎ−層７
は、素子の耐圧のために必要な層である。

また、本発明の第１の実施例は、コレクタ電極を裏面側
に配置しているため、第８図の従来技術の場合のように
ｐ＋層４５を設ける必要がない。さらに、ｎ“層１４は
、ｎ−層７の空乏層を拡げ過ぎないようにするいわゆる
チャネルストッパとして設けた層である。本発明の第１
の実施例は、このような構造を備えることによっても、
素子面積の増大を招くことがない。

なお、前述した本発明の第１の実施例において、オーミ
ック電極１３を利用して、ｎ−層７上に張り出した部分
１３′を設けて空乏層の伸びを適度に抑制する、いわゆ
るフィールドプレート効果を持たせれば、さらにダイオ
ードの長さ（ｐ“６層と絶縁酸化膜４との表面露出部の
間の長さ）を縮小することが可能である。

また、ｐ＋層１０は多結晶Ｓｉであるが、不純物が高濃
度にドープされ低抵抗化されているので、本発明の第１
の実施例は、ダイオードのオン電圧が高くなるという影
響を受けることない。さらに、本発明の第１の実施例は
、電流を部分的にスクライブエリアの単結晶領域９に流
してしるので、この部分が多結晶Ｓｉである場合より、
ダイオードのオン電圧を数％低くすることができ、しか
も、スクライブエリアは素子作製時には必須の領域であ
るので、これを使用してもチップ面積の増加を招くこと
がない。

本発明の第１の実施例は、ＩＧＢＴの大部分の周辺領域
を、前述のような構造にすることにより、ダイオードの
面積を大きくとることが可能となり、ダイオードに大電
流を流すことが可能となる。

前述した本発明の第１の実施例によれば、従来技術の場
合と同一のダイオードの特性を持たせ、ＩＣのチップ面
積を７０％に縮小することができた。

第３図は第１図に示す本発明の第１の実施例によるＩＣ
を採用した応用回路である点火プラグの放電回路を示す
ブロック図である。第３図において、１７は点火プラグ
、１８はイグニッションコイル、１９はバッテリ、２０
は本発明によるＩＣである。

この応用回路は、本発明によるＩＣ２０内のＩＧＢＴに
より、イグニションコイル１８の一次側の電流をスイッ
チングさせ、オフ時に二次側に２０〜３０ｋＶの高電圧
を発生させて点火プラグ１７に放電させるものである。

このような用途に使用されるＩＧＢＴは、バッテリ１９
の接続方向を誤ったときの保護等のため、大電流の逆導
通ダイオードが必要であり、回路部品数の削減のために
は、ＩＣにダイオードを搭載することが好ましいが、本
発明によるＩＣ２０は、大電流の逆導通ダイオードがＩ
　ＧＢＴに付加されているので、このような回路に使用
して極めて好適である。

この本発明によるＩＣを用いた応用例は、従来技術の内
蔵ダイオードを使用した場合に比較して、素子のオン抵
抗を低減することができるので、熱損失が小さくなり、
放熱板の体積を低減することができ、このことと、ＩＣ
のチップの面積が縮小てきたことと相まって、イグナイ
タ回路の大きさを従来技術の場合の数十％に縮小するこ
とかできた。

従来、この種の用途には、バイポーラダーリントントラ
ンジスタが使用されていたが、本発明を使用した応用例
は、ＩＧＢＴの高出力電流密度という利点のため、これ
と比べてもＩＣのチップ面積を縮小することができ、装
置自体の大きさも縮小することができた。

なお、第３図のＩＣ２０内の保護回路は、ノイズ等によ
る過大ゲート入力等からｒ　Ｇ　Ｂ　Ｔを保護するため
のものであり、本発明によるＩＧＢＴと同一誘電体分離
基板内に作成することができるものである。

第４図は本発明の第２の実施例の構成を示す断面図であ
り、電源用ＩＣとして使用して好適なものである。

図示本発明の第３の実施例は、Ｉ　ＧＢＴ及び周辺回路
の配置の関係でＩ　ＧＢＴをスクライブエリアの近くに
配置できない場合の例であり、第１図により説明した本
発明の第１の実施例における単結晶Ｓｉのｐ“層９が多
結晶５ｉ２１に置き変わった形になっている。そして、
この実施例は、単結晶Ｓｉのｐ“層９が多結晶５１２１
に置き変わったことにより、ダイオードのオン電圧が数
％高くなったのみで、充分素子の特性要求を満足するこ
とができる。さらに、この実施例では、ポンディングパ
ッド下部にＩ　ＧＢＴ以外の他の素子を形成することが
できる。

本発明の第２の実施例は、前述の点以外、その製法、動
作原理共に、前述した本発明の第１の実施例の場合と同
一である。

前述した本発明の第２の実施例によれば、従来技術の場
合に比較して、素子面積を９５％、ＩＣのチップ面積を
７５％に小さくすることができ、ＩＧＢＴのオン電圧を
ｌオーダ低減することができた。

第５図は本発明の第３の実施例の構成を示す断面図であ
り、ｐｎ接合分離方式のＩＣに本発明を適用したもので
ある。

この本発明の第３の実施例は、予め不純物を基板全体に
高濃度ドープして作製された基板をｐ゛コレクタ層８し
て使用し、ｎ−層】５を気相エピタキシャル成長させて
作成したもので、ｎ−層１５の上面と下面とからｐ型不
純物を拡散させてｐ”層２２とｐ＋層２３とを形成する
ことにより、ｐ“層を表面に露出させている。

このｐ“層２２とｐ”層２３との領域の大部分は、スク
ライブエリアとして使用されており、このため、本発明
の第３の実施例は、ｐ゛層２２、ｐ＋層２３を設けたこ
とによる無駄な面積の増加を小さくすることができる。

また、本発明の第３の実施例は、ｎ　”層１２とｎ＋層
１４とに接触するように、Ｄ−層１５内にｎ″層２４を
設けることができ、これにより、ｐ“層６．ｎ−層７．
９１層２２．２３から構成される寄生バイポーラトラン
ジスタの動作を抑制することができる。

このような本発明の第３の実施例によれば、従来技術の
場合に比較して、その素子面積を９０％程度に小さくす
ることができ、Ｉ　ＧＢＴのオン抵抗をＩオーダ低減す
ることができる。

以上説明した本発明の実施例は、ｎ型Ｉ　ＧＢＴに対す
るものであったが、本発明は、導電型が反対の場合にも
適用することができ、同様な作用、効果を得ることがで
きる。

［発明の効果］ 以上説明したように本発明によれば、コレクタ電極を素
子の裏面に設けて、コレクタ電極に接する全部分を、高
濃度で均一にドープされたｐ“層とすることにより、大
電流で、オン抵抗を従来技術の場合より１桁低減したＩ
ＧＢＴを得ることができ、かつ、逆導通ダイオードを内
蔵させることができる。

このダイオードは、順方向電流がＩＧＢＴ導通領域から
遠ざかるように横方向に流れるので、ＩＧＢＴ導通領域
との隔離領域が不要であり、ポンディングパッド部をダ
イオ−Ｆ以外の用途に使用することができるので、ダイ
オードを付加したＩＧＢＴのＩＣチップの面積を、従来
技術に比較して７０％程度に縮小することができる。

また、本発明による素子を搭載したＩＣを使用すること
により、オン時の熱損失の低減による放熱板の体積を縮
小することができるので、チップの縮小と相まって、本
発明を使用する装置の小型化を図ることができ、本発明
をエンジンプラグの放電用のスイッチ回路に使用した場
合、その体積を従来技術の場合に比較して数十％に縮小
することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示す断面図、第
２図はＩＧＢＴ領域の基板中の深さ方向のキャリア濃度
分布を示す図、第３図は第１図に示す本発明の第１の実
施例によるＩＣを採用した応用回路を示すブロック図、
第４図、第５図は本発明の第２、第３の実施例の構成を
示す断面図、第６図は従来技術の素子構造のを示す断面
図、第７図は第６図に示す素子のＩＧＢＴ領域の基板中
の深さ方向のキャリア濃度分布を示す図、第８図は他の
従来技術の構成を示す断面図尋鳩である。 ■・　・単結晶領域、２・旧・・Ｉ　ＧＢＴの導通領域
、３・・・・ダイオードの導通領域、４・・・・・・絶
縁分離用酸化膜、５・・・・・コレクタ電極、６・・・
・・Ｉ　ＧＢＴ周辺部のｐ“層、７・・・・・・周辺部
のｎ−層、１１・・・・・基板表面露出部、１３・・・
・・・オーミック電極。 代理人　弁理士　　武　順次部（外１名）第１区 第２図 １ｉｉ７　　　　　　　　　　　　　　　　面第３図 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、絶縁ゲート型バイポーラトランジスタと逆導通ダイ
   オードとを１つの半導体基板内に形成して構成される半
   導体装置において、基板裏面側の全部分を絶縁ゲート型
   バイポーラトランジスタのコレクタを構成する高不純物
   濃度の第１導電型半導体層とし、このコレクタを構成す
   る半導体層を前記基板の表面側にも露出させ、コレクタ
   を構成する半導体層に接触するように絶縁ゲート型バイ
   ポーラトランジスタのコレクタ電極を前記半導体基板の
   裏面側に設けると共に、前記基板の表面側に露出したコ
   レクタを構成する半導体層の露出部と、絶縁ゲート型バ
   イポーラトランジスタ周辺部表面の第２導電型半導体層
   の両者にオーミックにコンタクトする電極を設け、絶縁
   ゲート型バイポーラトランジスタの周辺部の第１導電型
   半導体層と第２導電型半導体層とにより構成されるｐｎ
   接合をダイオードの接合としたことを特徴とする半導体
   装置。 ２、前記絶縁ゲート型バイポーラトランジスタと逆導通
   ダイオードとは、基板を貫通する単結晶領域を有する誘
   電体分離基板内に形成され、基板表面に露出する多結晶
   Ｓｉ層を、前記基板表面に露出するコレクタを構成する
   半導体層として使用することを特徴とする特許請求の範
   囲第１項記載の半導体装置。 ３、前記絶縁ゲート型バイポーラトランジスタと逆導通
   ダイオードとは、基板を貫通する単結晶領域を有する誘
   電体分離基板内に形成され、基板をチップに切断分割す
   るときの切りしろ領域の単結晶Ｓｉ層を、前記基板表面
   に露出するコレクタを構成する半導体層として使用する
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置。 ４、第１電極であるコレクタ電極と、該第１電極とオー
   ミックに接触する高不純物濃度の第１導電型の第１半導
   体層と、該第１半導体層に接する高不純物濃度の第２導
   電型の第２半導体層と、該第２半導体層に接する低不純
   物濃度の第２導電型の第３半導体層と、該第３半導体層
   内に、第１主表面に接合部が終端するように部分的に形
   成された第１導電型の第４半導体層と、該第４半導体層
   内に、第１主表面に接合部が終端するように部分的に形
   成された第２導電型の第５半導体層と、少なくとも前記
   第３半導体層と第５半導体層との間の第４半導体層表面
   を覆うようにゲート絶縁膜を介して形成された第２電極
   であるゲート電極と、前記第４半導体層と第５半導体層
   の両方にオーミック接触する第３電極であるエミッタ電
   極とを構成要素とする絶縁ゲート型バイポーラトランジ
   スタを有し、かつ、前記エミッタ電極と、前記バイポー
   ラトランジスタ周辺部の第５半導体層と、前記バイポー
   ラトランジスタ周辺部の第３半導体層と、前記バイポー
   ラトランジスタ周辺部の第２導電型の高濃度の第６半導
   体層と、前記コレクタ電極とを構成要素とする逆導通ダ
   イオードを有する半導体装置において、前記コレクタ電
   極が第２主表面側に形成され、コレクタ電極に接触する
   半導体層が、前記第１半導体層のみであり、第１半導体
   層が第１主表面にも露出し、第６半導体層と第１半導体
   層の第１主表面露出部の両者にオーミック接触する第４
   電極を有することを特徴とする半導体装置。 ５、前記絶縁ゲート型バイポーラトランジスタは、基板
   を貫通する単結晶領域を有する誘電体分離基板、すなわ
   ち、基板の第１主表面及び第２主表面両方に露出した第
   １半導体単結晶領域、第１主表面のみに露出した第２半
   導体単結晶領域、半導体多結晶領域、第１半導体単結晶
   領域と半導体多結晶領域の間に介在する第１絶縁体領域
   、第２半導体単結晶領域の一部分と半導体多結晶領域の
   間に介在する第２絶縁体領域から構成される誘電体分離
   基板に形成され、前記第１半導体層の第１主表面の露出
   部が前記多結晶半導体領域であることを特徴とする特許
   請求の範囲第４項記載の半導体装置。 ６、前記絶縁ゲート型バイポーラトランジスタは、基板
   を貫通する単結晶領域を有する誘電体分離基板、すなわ
   ち、基板の第１主表面及び第２主表面両方に露出した第
   １半導体単結晶領域、第１主表面のみに露出した第２半
   導体単結晶領域、半導体多結晶領域、第１半導体単結晶
   領域と半導体多結晶領域の間に介在する第１絶縁体領域
   、第２半導体単結晶領域の一部分と半導体多結晶領域の
   間に介在する第２絶縁体領域から構成される誘電体分離
   基板に形成され、前記第１半導体層の第１主表面の露出
   部が、半導体基板を、単一の装置または回路として機能
   する単位に分割切断する際の切りしろ領域を形成する単
   結晶領域であることを特徴とする特許請求の範囲第４項
   記載の半導体装置。 ７、前記特許請求の範囲第１項ないし第６項のうち１項
   記載の半導体装置を、エンジンプラグの放電回路のスイ
   ッチ用に使用することを特徴とする半導体集積回路装置
   。