JP2004096191A - 半導体スイッチ素子及び半導体スイッチ装置 - Google Patents
半導体スイッチ素子及び半導体スイッチ装置 Download PDFInfo
- Publication number
- JP2004096191A JP2004096191A JP2002251275A JP2002251275A JP2004096191A JP 2004096191 A JP2004096191 A JP 2004096191A JP 2002251275 A JP2002251275 A JP 2002251275A JP 2002251275 A JP2002251275 A JP 2002251275A JP 2004096191 A JP2004096191 A JP 2004096191A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- gate
- common gate
- parallel
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】半導体スイッチ素子10は、単一チップ上に列をなして配置され、並列接続された複数のセル1a、1b、1c、1dを備え、全体として一つのスイッチとして動作する半導体スイッチ素子であって、前記列の方向に平行に延在して配置され、それぞれの前記セルのゲート電極2a、2b、2c、2dと個別にゲート抵抗5a、5b、5c、5dを介して電気的に接続されている共通ゲート配線3を備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、単一チップ上に並列接続された複数のセルを備え。全体として一つのスイッチとして動作する半導体スイッチ素子に関する。
【0002】
【従来の技術】
IGBTチップ等の半導体スイッチ素子は、単一チップ上に配置された複数のセルが並列接続されて、全体として一つのスイッチとして動作する。この単一チップでは容量には限界があり、大容量化を実現するために、さらに複数のチップが並列接続され、全体として一つのスイッチとして動作する半導体スイッチ装置として用いられている。この場合、各チップのゲート端子と接続する共通ゲート配線との間にあらかじめゲート抵抗を挿入して、スイッチング時の発振を抑制していた(特開2000−15672号公報、特開2000−243905号公報、特開平10−201243号公報、特開平8−32064号公報)。なお、この場合には、チップ自体には何も追加されず、チップ外にゲート抵抗が設けられていた。
【0003】
【発明が解決しようとする課題】
近年、IGBTチップ等の半導体スイッチ素子の性能、特にスイッチング速度、ゲイン、電流密度等が向上している。このため、特定条件下の短絡時には、単一のチップ内において30MHzを越える発振を生じる場合がある。しかし、各チップのゲート端子と共通ゲート配線との間に設けたゲート抵抗では、チップ内に生じる発振には効果がない。また、並列接続されたチップ間に生じる発振は一つのチップ内部の軽微な発振を原因として共振増幅によって全体の発振が生じる場合がある。
【0004】
そこで、本発明の課題は、チップ内の発振を抑制し、半導体スイッチ素子全体の発振を抑制することである。
【0005】
【課題を解決するための手段】
本発明に係る半導体スイッチ素子は、単一チップ上に列をなして配置され、並列接続された複数のセルを備え、全体として一つのスイッチとして動作する半導体スイッチ素子であって、
前記各セルのゲート電極と個別にゲート抵抗を介して電気的に接続されている共通ゲート配線を備えることを特徴とする。
【0006】
また、本発明に係るスイッチ素子は、前記半導体スイッチ素子であって、前記共通ゲート配線は、前記複数のセルのゲート電極を挟んで互いに平行に配置された2本の共通ゲート配線からなり、
前記2本の共通ゲート配線は、各々、前記各セルのゲート電極と個別にゲート抵抗を介して接続されていることを特徴とする。
【0007】
本発明に係る半導体スイッチ素子は、単一チップ上に第1の方向に列をなして配置され、並列接続された複数のセルを含む群が前記第1の方向と直交する第2の方向に列をなして配置された複数の群を備え、全体として一つのスイッチとして動作する半導体スイッチ素子であって、
互いに隣接する一対の群の間に前記第1の方向に平行に延在して配置され、前記一対の群のうち少なくとも一方の群のそれぞれのセルのゲート電極と接続されている複数の第1共通ゲート配線と、
前記第2の方向に平行に延在して配置され、それぞれの前記第1共通ゲート配線と個別にゲート抵抗を介して接続されている第2共通ゲート配線と
を備えることを特徴とする。
【0008】
また、本発明に係る半導体スイッチ素子は、前記半導体スイッチ素子であって、前記第1共通ゲート配線は、前記第1共通ゲート配線を挟む前記一対の群のそれぞれのセルのゲート電極と接続されていることを特徴とする。
【0009】
さらに、本発明に係る半導体スイッチ素子は、前記半導体スイッチ素子であって、前記第2共通ゲート配線は、前記複数の群を挟んで前記第2の方向に平行に延在して配置された2本の第2共通ゲート配線からなり、
前記2本の第2共通ゲート配線は、各々、それぞれの前記第1共通ゲート配線と個別にゲート抵抗を介して接続されていることを特徴とする。
【0010】
本発明に係る半導体スイッチ装置は、前記半導体スイッチ素子が列をなして配置され、並列接続された複数の半導体スイッチ素子を備え、全体として一つのスイッチとして動作する半導体スイッチ装置であって、
それぞれの前記半導体スイッチ素子のゲート端子と個別に抵抗素子を介して接続された共通ゲート配線を備えることを特徴とする。
【0011】
【発明の実施の形態】
本発明の実施の形態に係る半導体スイッチ素子及び半導体スイッチ装置について、添付図面を用いて説明する。なお、図面において、実質的に同一の部材には同一の符号を付している。
【0012】
実施の形態1.
本発明の実施の形態1に係る半導体スイッチ素子について図1及び図2を用いて説明する。図1は、この半導体スイッチ素子10のゲート配線の構成のみを示す平面図である。図2は、この半導体スイッチ素子10の回路図である。この半導体スイッチ素子10は、単一のチップ上に矩形の点線で示したように、列をなして配置され、並列接続された4つのセル1a、1b、1c、1dを備える。また、このスイッチ素子10は、該セルのそれぞれのゲート電極2a、2b、2c、2dと個別にゲート抵抗5a、5b、5c、5dを介して接続された共通ゲート配線3とを備える。この共通ゲート配線3は、4つのセル1a〜1dが配置された列の方向に平行に延在して配置されている。さらに、ゲート抵抗5a、5b、5c、5dは、アルミ配線としてチップ内に造り込むことができる。なお、図1の平面図では各セルの形状を便宜上、矩形形状で表しているが、単一チップ上に各セルがウエハプロセスで全体として作製されるので、その境界は明確ではなく、他の形状で表すこともできる。また、ゲート電極も矩形形状で示したがこれに限られず、他の形状であってもよい。なお、この図1の平面図では、ゲート配線のみを示している。
【0013】
次に、図2を用いて、この半導体スイッチ素子10の電気的接続について説明する。例えば、スイッチ素子10がIGBTチップの場合には、図2の回路図に示すように、4つのセル1a、1b、1c、1dが並列接続され、一組のゲート端子G、エミッタ端子E、コレクタ端子Cを備え、全体として一つのスイッチとして動作する。各セルのゲート電極2a、2b、2c、2dは、個別にゲート抵抗5a、5b、5c、5dを介して共通ゲート配線3に接続され、ゲート端子Gに接続されている。各セルのエミッタ電極及びコレクタ電極は、各々、共通エミッタ配線からエミッタ端子Eへ、共通コレクタ配線からコレクタ端子Cへとそれぞれ接続されている。このように単一チップ上に、各セルのゲート電極と共通ゲート配線間にゲート抵抗を設けたことにより、単一チップ内での発振を未然に抑制できる。さらに、半導体スイッチ素子であるチップを並列接続して半導体スイッチ装置を構成した場合にも有効に全体の発振を抑制できる。
【0014】
この半導体スイッチ素子10で上記のように単一チップ上のセル間にゲート抵抗を設けたことによる作用効果について説明する。単一チップ上の各セル間の電気的な接続はインピーダンスがゼロでないため、並列接続されたセル間では一定の発振条件を満足する場合があり、単一チップ内で発振を生じる場合がある。このチップがさらに並列接続され、全体として一つのスイッチとして動作する半導体スイッチ装置では、この単一チップ内の発振に起因してチップ間の発振がより増幅されることがある。従来のようにチップ間にゲート抵抗を設けて並列接続されたチップ間に生じる発振を抑制しようとすると、必要となるチップ間のゲート抵抗のために、スイッチ装置としての特性劣化が大きくなる。一方、この半導体スイッチ素子10では、単一チップ上でセルのゲート電極と共通ゲート配線との間にゲート抵抗を設けており、チップ内に生じる発振エネルギーをゲート抵抗で吸収でき、単一チップ内での発振を抑制することができる。なお、コレクタ、エミッタに抵抗を接続すると、熱損失の発生によるスイッチ素子全体としての特性劣化が著しくなるため好ましくない。そこで、上記のように各セルのゲート電極と共通ゲート配線との間にゲート抵抗を設けるのが最も影響が少ないので好ましい。
【0015】
実施の形態2.
本発明に実施の形態2に係る半導体スイッチ素子について、図3を用いて説明する。この半導体スイッチ素子10aは、実施の形態1に係る半導体スイッチ素子と比較すると、4つのセル1a、1b、1c、1dのゲート電極2a、2b、2c、2dを挟んで互いに平行に配置された2本の共通ゲート配線3a、3bを備えている点で相違する。また、2本の共通ゲート配線3a、3bは、各々、それぞれのセルのゲート電極と個別にゲート抵抗5a〜5d、5e〜5hを介して電気的に接続されている。このようにそれぞれのセルのゲート電極と2本の共通ゲート配線3a、3bとの間にそれぞれゲート抵抗を配置することにより、ゲート抵抗を均一化できる。
【0016】
実施の形態3.
本発明の実施の形態3に係る半導体スイッチ素子について、図4を用いて説明する。この半導体スイッチ素子10bは、単一チップ上に第1の方向に列をなして配置された4つのセルを含む群6a、6b、6cが第1の方向と直交する第2の方向に列をなして配置された複数の群を含み、全体として一つのスイッチとして動作する。群6aには、例えば、4つのセル1a、1b、1c、1dが含まれる。また、このスイッチ素子10bは、互いに隣接する一対の群6a、6bの間に第1の方向に平行に延在して配置され、該一対の群6a、6bのうち一方の群6bのそれぞれのセル1e、1f、1g、1hのゲート電極2e、2f、2g、2hと接続された第1共通ゲート配線3bとを備える。同様に、一対の群6b、6cの間には、第1共通ゲート配線3c、図示されていない群と群6aとの間には、第1共通ゲート配線3a、群6cと図示されていない群との間には、第1共通ゲート配線6dとを備える。また、第2方向に平行に延在し、それぞれの第1共通ゲート配線3a、3b、3c、3dと個別にゲート抵抗5a、5b、5c、5dを介して接続された第2共通ゲート配線4を備える。
【0017】
上記のように、この半導体スイッチ素子10bでは、4つのセル1e、1f、1g、1hのゲート電極を第1ゲート配線3bに接続し、この第1共通ゲート配線3bとゲート抵抗5bを介して第2共通ゲート配線4と接続している。これによって、セルごとに個別にゲート抵抗を設ける場合に比べて全体としてのゲート抵抗の数を少なくすることができる。また、製造時にはゲート抵抗の挿入箇所を少なくできるので、製造工程を簡略化することができる。
【0018】
実施の形態4.
本発明の実施の形態4に係る半導体スイッチ素子について、図5を用いて説明する。この半導体スイッチ素子10cは、実施の形態3に係る半導体スイッチ素子とその基本構成が実質的に同一である。そこで、この半導体スイッチ素子10cと実施の形態3に係る半導体スイッチ素子とを比較すると、第2の方向に列をなして配置された複数の群の、互いに隣接する一対の群6a、6bの間に第1の方向に平行に延在して配置された第1共通ゲート配線3bが、該共通ゲート配線3bを挟む両側の複数のセル1a〜1d、1e〜1hのそれぞれのゲート電極2a〜2d、2e〜2hと接続されている点で相違する。その他の第1共通ゲート配線3a、3c、3dについても同様に、両側の群を構成する各セルのゲート電極と接続されている。このように、例えば、第1共通ゲート配線3bを互いに隣接する群6a、6bのそれぞれのセルで共有できるので、半導体スイッチ素子10cの構成をコンパクトにすることができる。
【0019】
実施の形態5.
本発明の実施の形態5に係る半導体スイッチ素子について、図6を用いて説明する。この半導体スイッチ素子10dは、実施の形態4に記載の半導体スイッチ素子と比較すると、3つの群6a、6b、6cを挟んで第2の方向に平行に延在して配置された2本の第2共通ゲート配線4a、4bを備える点で相違する。また、2本の第2共通ゲート配線4a、4bは、各々、4本の第1共通ゲート配線3a、3b、3c、3dと個別にゲート抵抗5a〜5d、5e〜5hを介して接続されている。このようにそれぞれの第1共通ゲート配線3a、3b、3c、3dは、2本の第2共通ゲート配線と個別にゲート抵抗を介して接続されているので、各第1共通ゲート配線ごとのゲート抵抗の均一化を容易に行うことができる。
【0020】
実施の形態6.
本発明の実施の形態6に係る半導体スイッチ装置について説明する。この半導体スイッチ装置では、上記の実施の形態に記載の半導体スイッチ素子のチップが列をなして配置され、並列接続され、全体として一つのスイッチとして動作する。それぞれのチップのゲート端子と共通ゲート配線との間には、抵抗素子が配設されている。これによって、並列接続されたチップ間に生じる発振を抑制することができる。また、上記の半導体スイッチ素子を用いることでチップ内の発振を抑制でき、チップ間に生じる発振も抑制できる。
【0021】
なお、上記の並列接続する半導体スイッチ素子には、上記実施の形態1から5のいずれの半導体スイッチ素子を用いてもよい。
【0022】
【発明の効果】
本発明に係る半導体スイッチ素子によれば、単一チップ上でそれぞれのセルのゲート電極と共通ゲート配線との間に個別にゲート抵抗を設けたことにより、単一チップ上での並列接続されたセル間に生じる発振を抑制でき、チップを複数並列接続した場合にも有効に全体の発振を抑制できる。
【0023】
また、本発明に係る半導体スイッチ素子によれば、それぞれのセルのゲート電極と2本の共通ゲート配線との間に個別にゲート抵抗を配置することにより、ゲート抵抗の均一化を容易に行うことができる。
【0024】
本発明に係る半導体スイッチ素子によれば、それぞれのセルごとではなく、複数のセルを含む群ごとにゲート抵抗を設けることによってゲート抵抗の数を少なくすることができる。また、製造時にはゲート抵抗の挿入箇所を少なくできるので、製造工程を簡略化できる。
【0025】
また、本発明に係る半導体スイッチ素子によれば、第1共通ゲート配線を互いに隣接する群のそれぞれのセルで共有できるので、半導体スイッチ素子をコンパクトにすることができる。
【0026】
さらに、本発明に係る半導体スイッチ素子によれば、2本の第2共通ゲート配線を備えており、この2本の第2共通ゲート配線は、各々、それぞれの第1共通ゲート配線と個別にゲート抵抗を介して接続されている。これによってゲート抵抗の均一化を容易に行うことができる。
【0027】
本発明に係る半導体スイッチ装置によれば、上記半導体スイッチ素子を並列接続されており、全体として一つのスイッチとして動作する。このスイッチ装置では、該半導体スイッチ素子のゲート端子と共通ゲート配線との間に抵抗素子が配設されている。これによって並列接続されたチップ間に生じる発振を抑制することができる。また、上記半導体スイッチ素子を用いることにより、チップ内の発振を抑制するとともに、チップ間の発振も抑制できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体スイッチ素子のゲート配線の構成を示す平面図である。
【図2】本発明の実施の形態1に係る半導体スイッチ素子の回路図である。
【図3】本発明の実施の形態2に係る半導体スイッチ素子のゲート配線の構成を示す平面図である。
【図4】本発明の実施の形態3に係る半導体スイッチ素子のゲート配線の構成を示す平面図である。
【図5】本発明の実施の形態4に係る半導体スイッチ素子のゲート配線の構成を示す平面図である。
【図6】本発明の実施の形態5に係る半導体スイッチ素子のゲート配線の構成を示す平面図である。
【符号の説明】
1、1a、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1l セル、2、2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l ゲート電極、3、3a、3b、3c、3d (第1)共通ゲート配線、4、4a、4b 第2共通ゲート配線、5a、5b、5c、5d、5e、5f、5g、5h ゲート抵抗、6a、6b、6c 群、10、10a、10b、10c、10d 半導体スイッチ素子
Claims (6)
- 単一チップ上に列をなして配置され、並列接続された複数のセルを備え、全体として一つのスイッチとして動作する半導体スイッチ素子であって、
前記各セルのゲート電極と個別にゲート抵抗を介して電気的に接続されている共通ゲート配線を備えることを特徴とする半導体スイッチ素子。 - 前記共通ゲート配線は、前記複数のセルのゲート電極を挟んで互いに平行に配置された2本の共通ゲート配線からなり、
前記2本の共通ゲート配線は、各々、前記各セルのゲート電極と個別にゲート抵抗を介して接続されていることを特徴とする請求項1に記載の半導体スイッチ素子。 - 単一チップ上に第1の方向に列をなして配置され、並列接続された複数のセルを含む群が前記第1の方向と直交する第2の方向に列をなして配置された複数の群を備え、全体として一つのスイッチとして動作する半導体スイッチ素子であって、
互いに隣接する一対の群の間に前記第1の方向に平行に延在して配置され、前記一対の群のうち少なくとも一方の群のそれぞれのセルのゲート電極と接続されている複数の第1共通ゲート配線と、
前記第2の方向に平行に延在して配置され、それぞれの前記第1共通ゲート配線と個別にゲート抵抗を介して接続されている第2共通ゲート配線と
を備えることを特徴とする半導体スイッチ素子。 - 前記第1共通ゲート配線は、前記第1共通ゲート配線を挟む前記一対の群のそれぞれのセルのゲート電極と接続されていることを特徴とする請求項3に記載の半導体スイッチ素子。
- 前記第2共通ゲート配線は、前記複数の群を挟んで前記第2の方向に平行に延在して配置された2本の第2共通ゲート配線からなり、
前記2本の第2共通ゲート配線は、各々、それぞれの前記第1共通ゲート配線と個別にゲート抵抗を介して接続されていることを特徴とする請求項3又は4に記載の半導体スイッチ素子。 - 請求項1から5のいずれか一項に記載の前記半導体スイッチ素子が列をなして配置され、並列接続された複数の半導体スイッチ素子を備え、全体として一つのスイッチとして動作する半導体スイッチ装置であって、
それぞれの前記半導体スイッチ素子のゲート端子と個別に抵抗素子を介して接続された共通ゲート配線を備えることを特徴とする半導体スイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251275A JP2004096191A (ja) | 2002-08-29 | 2002-08-29 | 半導体スイッチ素子及び半導体スイッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251275A JP2004096191A (ja) | 2002-08-29 | 2002-08-29 | 半導体スイッチ素子及び半導体スイッチ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096191A true JP2004096191A (ja) | 2004-03-25 |
Family
ID=32057902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251275A Pending JP2004096191A (ja) | 2002-08-29 | 2002-08-29 | 半導体スイッチ素子及び半導体スイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096191A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7438021B2 (ja) | 2020-05-19 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162935A (ja) * | 1994-12-08 | 1996-06-21 | Origin Electric Co Ltd | 半導体装置及び半導体回路 |
JPH09172359A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 電圧駆動形半導体スイッチング素子のゲート回路 |
JP2000040951A (ja) * | 1998-05-18 | 2000-02-08 | Toshiba Corp | 半導体素子、その駆動方法及び駆動装置 |
-
2002
- 2002-08-29 JP JP2002251275A patent/JP2004096191A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162935A (ja) * | 1994-12-08 | 1996-06-21 | Origin Electric Co Ltd | 半導体装置及び半導体回路 |
JPH09172359A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 電圧駆動形半導体スイッチング素子のゲート回路 |
JP2000040951A (ja) * | 1998-05-18 | 2000-02-08 | Toshiba Corp | 半導体素子、その駆動方法及び駆動装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7438021B2 (ja) | 2020-05-19 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9202784B2 (en) | Semiconductor integrated circuit capacitance device | |
JP4437113B2 (ja) | 積層型キャパシターアレイ及びその配線接続構造 | |
KR19990066747A (ko) | 반도체 장치 | |
JP5573884B2 (ja) | 電力変換装置 | |
US11450671B2 (en) | Semiconductor apparatus having stacked devices and method of manufacture thereof | |
TWI502702B (zh) | 半導體裝置 | |
EP0290672B1 (en) | A semiconductor integrated circuit device | |
JP2004096191A (ja) | 半導体スイッチ素子及び半導体スイッチ装置 | |
JPH1065146A (ja) | 半導体集積回路装置 | |
JP3892630B2 (ja) | 半導体装置 | |
JP2001044214A (ja) | 半導体集積回路装置 | |
JP2002064180A (ja) | 半導体モジュール | |
JPH04164371A (ja) | 半導体集積回路 | |
JP4133081B2 (ja) | モジュール型igbt | |
JP4719412B2 (ja) | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 | |
JPH0289365A (ja) | Cmos集積回路 | |
JP2018098397A (ja) | 回路基板 | |
JP2005167605A (ja) | トランジスタ回路 | |
JPH01209760A (ja) | 半導体装置 | |
JP2004152861A (ja) | 半導体装置 | |
US6943584B2 (en) | Programmable semiconductor device including universal logic modules coping with as many user inverters | |
US8405454B2 (en) | Output circuit of semiconductor apparatus having two different types of decoupling capacitors | |
JP2021052159A (ja) | 半導体装置及び増幅器モジュール | |
JP2001144246A (ja) | 半導体装置 | |
JPWO2005036645A1 (ja) | トランジスタ集積回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |