JP2017188517A - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP2017188517A
JP2017188517A JP2016074889A JP2016074889A JP2017188517A JP 2017188517 A JP2017188517 A JP 2017188517A JP 2016074889 A JP2016074889 A JP 2016074889A JP 2016074889 A JP2016074889 A JP 2016074889A JP 2017188517 A JP2017188517 A JP 2017188517A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
potential electrode
semiconductor chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016074889A
Other languages
English (en)
Other versions
JP6261642B2 (ja
Inventor
達也 深瀬
Tatsuya Fukase
達也 深瀬
政紀 加藤
Masaki Kato
政紀 加藤
藤田　暢彦
Nobuhiko Fujita
暢彦 藤田
堀田　学
Manabu Hotta
学 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016074889A priority Critical patent/JP6261642B2/ja
Priority to US15/218,541 priority patent/US10192811B2/en
Priority to DE102016215894.5A priority patent/DE102016215894A1/de
Publication of JP2017188517A publication Critical patent/JP2017188517A/ja
Application granted granted Critical
Publication of JP6261642B2 publication Critical patent/JP6261642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】材料コストの上昇や装置の大型化を伴わずに、パワー半導体チップの通電時の過渡的な温度上昇を抑制することが可能な電力半導体装置を得る。【解決手段】電力半導体装置１は、通電時にＰ電位電極２１に搭載された上側パワー半導体チップ３ａ、３ｂで生じた熱が第１のヒートマス部２１ｂと第２のヒートマス部２１ｃへ移動し、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄで生じた熱が抵抗器４へ移動する。また、リードフレーム２、パワー半導体チップ３、インナーリード６、および抵抗器４を中心線Ｃに対し線対称に配置することにより、通電時のパワー半導体チップ３間の温度上昇差を小さくすることができる。よって、熱拡散板等の新たな部材を追加することなく、パワー半導体チップ３の過渡的な温度上昇を抑制することが可能となる。【選択図】図１

Description

本発明は、リードフレーム上にスイッチング可能なパワー半導体チップを搭載した電力半導体装置に関する。
電力半導体装置は、配線パターン状に成形されたリードフレームの実装面にスイッチング可能なパワー半導体チップが搭載され、モールド樹脂で封止されたものである。この電力半導体装置単体、もしくは複数の組み合わせで電力変換回路が構成され、輸送用機器や生活家電等、様々な製品に組み込まれている。
パワー半導体チップは通電により発熱し温度が上昇するため、予め定められた許容温度を超えないように、パワー半導体チップに通電する電流を制御する必要がある。すなわち、通電時のパワー半導体チップの過渡的な温度上昇を抑制することにより、通電する電流値を大きくすることが可能となり、電力変換回路の性能が向上する。
車載用機器において、電力変換回路の性能は、モータを駆動するトルクの大きさや、モータによる発電量に影響する。このような機器には、短時間に数百Ａに達する大電流が通電されるものがあり、パワー半導体チップの大電流通電時の過渡的な温度上昇を抑制することは、製品の動作を実現する上で最も重要な要素の一つである。
パワー半導体チップの温度上昇を抑制する構造として、例えば、特許文献１には、半導体チップのメタライズ面を熱拡散板に半田付けした半導体パワーモジュールが提示されている。この例では、銅を含む焼結形成体と銅板からなる熱拡散板を用い、高熱伝導のセラミック基板を使用した場合よりも低コストで、半導体パワーモジュールの熱放散性の向上を図っている。
特許第４０３０９３０号公報
しかしながら、特許文献１に示された半導体チップの下に熱拡散板を設ける構造では、熱拡散板の上下のはんだ接合部の厚さのばらつきにより半導体チップの高さにばらつきが生じ、熱抵抗のばらつきが大きくなる。使用時の故障不具合を防ぐためには、高さばらつきの最も大きい箇所の熱抵抗で製品設計する必要があり、製品の性能が制限されるという問題がある。
また、熱拡散板を設ける場合、材料コストが増加する上、モジュールサイズが大型化するという問題がある。さらに、熱拡散板の上下のはんだ接合部が電流を通電する経路となるため、はんだ接合部の形状ばらつきを抑える必要があり、生産性が低下するという問題がある。
本発明は、上記のような課題を解決するためになされたものであり、材料コストの上昇や装置の大型化を伴わずに、パワー半導体チップの通電時の過渡的な温度上昇を抑制することが可能な電力半導体装置を得ることを目的とする。
本発明に係る電力半導体装置は、相対する主面の一方を実装面、他方を放熱面とし、電気的に独立したＰ電位電極、中間電位電極、Ｎ電位電極を有する金属製のリードフレームと、リードフレームの実装面に導電性接合部材を介して接合されているスイッチング可能なパワー半導体チップおよび電流検出用の抵抗器と、パワー半導体チップの電極とリードフレームの一部を接続する配線部材と、リードフレームの実装面の一部、パワー半導体チップ、抵抗器、および配線部材を覆う樹脂を備え、Ｐ電位電極は、２個以上のパワー半導体チップが接合され実装面が樹脂の内部に配置されているチップ搭載部と、チップ搭載部と隣接して設けられ樹脂の外部に配置されている第１のヒートマス部を有するものである。
本発明によれば、Ｐ電位電極に接合されているパワー半導体チップで生じた熱が第１のヒートマス部へ移動するため、材料コストの上昇や装置の大型化を伴わずに、パワー半導体チップの通電時の過渡的な温度上昇を抑制することが可能な電力半導体装置が得られる。
本発明の実施の形態１に係る電力半導体装置の内部透視模式図である。 本発明の実施の形態１に係る電力半導体装置の断面図である。 本発明の実施の形態１に係る電力半導体装置により構成される電力変換回路の等価回路図である。 本発明の実施の形態２に係る電力半導体装置の内部透視模式図である。 本発明の実施の形態３に係る電力半導体装置の内部透視模式図である。 本発明の実施の形態４に係る電力半導体装置の内部透視模式図である。 本発明の実施の形態５に係る電力半導体装置の断面図である。
実施の形態１．
以下に、本発明の実施の形態１に係る電力半導体装置について、図面に基づいて説明する。図１は、本実施の形態１に係る電力半導体装置の内部透視模式図、図２は、図１中、Ａ―Ａで示す部分の断面図、図３は、本実施の形態１に係る電力半導体装置により構成される電力変換回路の等価回路図である。なお、各図において、図中、同一、相当部分には、同一符号を付している。
本実施の形態１に係る電力半導体装置１は、配線パターン状に成形された金属製のリードフレーム２、スイッチング可能な上側パワー半導体チップ３ａ、３ｂおよび下側パワー半導体チップ３ｃ、３ｄ（総称してパワー半導体チップ３）、電流検出用の抵抗器４、はんだ等の導電性接合部材５ａ、５ｂ、配線部材である金属製のインナーリード６、およびこれらを覆う樹脂であるモールド樹脂７を備えている。
リードフレーム２は、相対する主面の一方を実装面２ａ、他方を放熱面２ｂとし、電気的に独立したＰ電位電極２１、中間電位電極２２ａ、２２ｂ、およびＮ電位電極２３を有している。リードフレーム２の実装面２ａには、導電性接合部材５ａを介してパワー半導体チップ３および電流検出用の抵抗器４が接合されている。
電力半導体装置１は、Ｐ電位電極２１に３相交流回路の２個の上側パワー半導体チップ３ａ、３ｂを搭載し、２つの中間電位電極２２ａ（第１の中間電位電極）に３相交流回路の下側パワー半導体チップ３ｃ、３ｄを各１個搭載している。これにより、図３に示すように、３相交流回路の２相分を構成している。この電力半導体装置１を３個搭載することにより、６相の電力変換回路または３相交流回路を２個並列にした電力変換回路を構成することができる。
電力半導体装置１は、図１に示すように、Ｐ電位電極２１とＮ電位電極２３がリードフレーム２の１つの中心線Ｃ上に配置され、リードフレーム２、パワー半導体チップ３、インナーリード６、および抵抗器４は、中心線Ｃに対し線対称に配置されている。
これにより、電力半導体装置１の内部の熱容量と温度分布が、中心線Ｃに対して線対象となる。特に、複数のパワー半導体チップ３を中心線Ｃに対して線対象に配置することにより、パワー半導体チップ３間の温度差を小さくすることができる。電力半導体装置１に通電する電流は、温度が最も高くなるパワー半導体チップ３の温度が許容値を超えないように設定されるため、パワー半導体チップ３間の温度差を小さくすることにより、電力半導体装置１の出力電力の許容値が向上する。
また、Ｐ電位電極２１は、２個の上側パワー半導体チップ３ａ、３ｂが接合され実装面２ａがモールド樹脂７の内部に配置されているチップ搭載部２１ａと、チップ搭載部２１ａと隣接して設けられモールド樹脂７の外部に配置されている第１のヒートマス部２１ｂを有している。さらに、Ｐ電位電極２１は、チップ搭載部２１ａを挟んで第１のヒートマス部２１ｂの反対側に第２のヒートマス部２１ｃを有し、第２のヒートマス部２１ｃの実装面２ａはモールド樹脂７の内部に配置されている。
図２に示すように、リードフレーム２の放熱面２ｂは、絶縁性接合部材である絶縁性接着剤８を介してヒートシンク９に接続されている。絶縁性接着剤８は、熱伝導率の高いセラミック製のフィラーを内蔵している。これにより、電力半導体装置１を固定すると共に、絶縁性と放熱性を両立した構成となる。第１のヒートマス部２１ｂと第２のヒートマス部２１ｃも同様に、絶縁性接着剤８を介してヒートシンク９に接続されている。
このように、モールド樹脂７の外部に配置された第１のヒートマス部２１ｂに加え、モールド樹脂７の内部に第２のヒートマス部２１ｃを備えることにより、Ｐ電位電極２１のチップ搭載部２１ａに搭載された上側パワー半導体チップ３ａ、３ｂの通電時の過渡的な温度上昇を抑制する効果が高まる。
また、過渡的な温度上昇におけるパワー半導体チップ３の温度分布は、外部からの影響が無い場合、ヒートマス部に近い側の温度が低くなる。このため、チップ搭載部２１ａの両側に第１のヒートマス部２１ｂと第２のヒートマス部２１ｃを設けることにより、上側パワー半導体チップ３ａ、３ｂの温度分布の偏りを防止することができる。
なお、第１のヒートマス部２１ｂと第２のヒートマス部２１ｃの実装面２ａの面積は、２０ｍｍ２以上であることが望ましい。これにより、絶縁性接着剤８を介してヒートシンク９へ伝達される熱量の伝達面積が十分に確保され、通電時の過渡的な温度上昇を抑制する作用と共に、定常的な熱抵抗低減効果も得られる。
一方、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄに対しては、電流検出用の抵抗器４がヒートマス部として機能する。シャント抵抗等の金属製の抵抗器４は、導電性接合部材５ａを介してリードフレーム２上の電極に接合され、図３に示すように、電力半導体装置１とモータ１０の間に配置される。
中間電位電極２２ａと中間電位電極２２ｂ（第２の中間電位電極）は、金属製の抵抗器４により電気的に接続されている。中間電位電極２２ｂは、パワー半導体チップ３を搭載しておらず、外部電極と接続される。なお、抵抗器４の詳細については後述する。
抵抗器４は、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄの近傍に搭載され、下側パワー半導体チップ３ｃ、３ｄで生じた熱のヒートマスとして作用する。これにより、Ｐ電位電極２１に搭載された上側パワー半導体チップ３ａ、３ｂと中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄとの温度差が低減される。
また、配線部材として金属製のインナーリード６を用いることにより、パワー半導体チップ３で生じた熱のヒートマスとして作用するため、パワー半導体チップ３の温度上昇を抑制する効果がさらに高まる。インナーリード６は、導電性接合部材５ｂを介して各電極と接続される部分以外はモールド樹脂７と接している。モールド樹脂７は、絶縁性のフィラーを含んでおり、パワー半導体チップ３で生じた熱を外部に伝達する。
本実施の形態１に係る電力半導体装置１の製造方法および構成材料、寸法等について、以下に例を挙げて説明する。リードフレーム２は、銅またはアルミニウム等を基材にした合金の板材からなり、この板材にエッチング加工やプレス加工を施すことにより、配線パターン状に成形したものである。リードフレームの表面は、基材の金属が露出していても良いし、一部にめっき処理が施されていてもよい。
リードフレーム２の実装面２ａにパワー半導体チップ３および抵抗器４を実装した後、トランスファー成形によりモールド樹脂７で覆い、リードフレーム２の不要な部分を切り離す。これにより、Ｐ電位電極２１、中間電位電極２２ａ、２２ｂ、およびＮ電位電極２３が形成される。
リードフレーム２は、厚さ寸法が０．４ｍｍ以上であることが望ましい。厚さ寸法が０．４ｍｍ以上のリードフレーム２を用いることにより、第１のヒートマス部２１ｂへの熱の伝達が効率よく行われ、上側パワー半導体チップ３ａ、３ｂの過渡的な温度上昇を抑制する効果が得られる。
パワー半導体チップ３は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）等である。パワー半導体チップ３の基材には、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＮ、ＧａＡｓ等が用いられる。
パワー半導体チップ３は、チップ上面に上面電極、ゲート部、およびゲート電極を備え、チップ下面に下面電極（いずれも図示省略）を備えている。ゲート電極は、ワイヤボンド（図示省略）によりリードフレーム２の一部で構成されたゲート端子に電気的に接続される。また、上面電極は、インナーリード６によりリードフレーム２上の電極と接続される。上面電極とインナーリード６をはんだで接合する場合、上面電極はＮｉめっきが施されたはんだ付け仕様となる。
また、抵抗器４は、両端部は銅を基材とする合金であり、中央部は熱伝導率が２０Ｗ／ｍ・ｋ以上の金属製の抵抗体である。抵抗器４の両端部に熱容量と熱伝導率の大きい基材を用いることにより、ヒートマスとしての機能が向上する。また、抵抗器４の中央部の抵抗体を高熱伝導率の金属で構成することにより、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄで生じた熱が抵抗器４を通って、中間電位電極２２ｂへ効率よく伝達される。
導電性接合部材５ａ、５ｂとしてはんだを用いる場合、パワー半導体チップ３の上面電極とインナーリード６の間、下面電極とリードフレーム２の間、および抵抗器４とリードフレーム２の間は、リフロー装置による一括の熱処理で接合される。なお、電力半導体装置１の使用時の温度変化に起因した歪みにより、はんだ接合部の耐久性に差が生じる場合は、接合部ごとに組成の異なるはんだを用いてもよい。
インナーリード６の胴体部は、リードフレーム２から離れる方向に変形しており、リードフレーム２との短絡を防止している。インナーリード６の胴体部の断面積は、通電する電流の量によって決定され、本実施の形態１に係る電力半導体装置１は、瞬間的に付加される電流を含め数Ａから数百Ａ程度まで通電することを想定している。
インナーリード６は、厚さ寸法の最小値を０．５ｍｍ以上とすることにより、パワー半導体チップ３の過渡時の温度上昇を抑制する効果が得られると共に、インナーリード６の剛性を確保することができ、インナーリード６の変形による不良を防止することができる。
同形且つ同サイズの複数のインナーリード６を用いることにより、全てのパワー半導体チップ３上に熱容量が同等のヒートマスを有することになり、パワー半導体チップ３間の温度差を小さくすることができる。
あるいは、Ｐ電位電極２１に搭載された上側パワー半導体チップ３ａ、３ｂに接続されるインナーリード６と、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄに接続されるインナーリード６とで、少なくとも厚さ寸法の最小値が異なるようにしてもよい。
すなわち、Ｐ電位電極２１に搭載された上側パワー半導体チップ３ａ、３ｂは、第１のヒートマス部２１ｂと第２のヒートマス部２１ｃにより温度上昇が抑制されるのに対し、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄは、抵抗器４がヒートマスとして作用するだけである。従って、下側パワー半導体チップ３ｃ、３ｄに接続されるインナーリード６の熱容量を大きくし、ヒートマスとしての機能を高めることにより、パワー半導体チップ３間の温度差を小さくすることができる。
なお、本実施の形態１では、Ｐ電位電極２１に２個の上側パワー半導体チップ３ａ、３ｂを搭載し、２つの中間電位電極２２ａに下側パワー半導体チップ３ｃ、３ｄを各１個搭載しているが、パワー半導体チップ３の数および配置はこれに限定されるものではない。Ｐ電位電極２１に２個以上のパワー半導体チップ３を搭載していてもよい。また、３相交流回路の１相分または３相分を構成する電力半導体装置においても、本発明は適用可能である。
また、導電性接合部材５ａ、５ｂは、はんだに限定されるものではなく、導電性樹脂ペーストまたはシンタリングペースト等を用いることもできる。また、配線部材はインナーリード６に限定されるものではなく、銅、アルミニウム、または銅とアルミニウムのクラッド材等からなるワイヤボンドやリボンボンド等を用いることもできる。
以上のように、本実施の形態１によれば、電力半導体装置１に通電した際に、Ｐ電位電極２１に搭載された上側パワー半導体チップ３ａ、３ｂで生じた熱は、第１のヒートマス部２１ｂと第２のヒートマス部２１ｃへ移動する。また、中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄで生じた熱は、抵抗器４へ移動する。
これにより、パワー半導体チップ３の下に熱拡散板等の新たな部材を追加することなく、材料コストの上昇や装置の大型化を伴わずに、パワー半導体チップ３の過渡的な温度上昇を抑制することが可能となる。
また、リードフレーム２、パワー半導体チップ３、インナーリード６、および抵抗器４を、中心線Ｃに対し線対称に配置することにより、電力半導体装置１内部の熱容量と温度分布が線対象となり、通電時のパワー半導体チップ３間の温度上昇差を小さくすることができる。
これにより、短時間に大電流が通電される場合に、パワー半導体チップ３を大型化することなく大電流に対応可能となり、製品の性能が向上する。さらに、電力半導体装置１の内部の重量バランスが良いため、製造時の搬送による不良や取扱いミスが低減され、製造歩留まりが向上する。
なお、本実施の形態１に係る電力半導体装置１は、複数個組み合わされることにより、モータジェネレータ用の電力変換回路を構成するものである。モータジェネレータは、スタータの始動機能とオイルネータの発電機能を備えた製品であり、エンジン始動時等の短時間に大電流が通電される。本実施の形態１によれば、この大電流通電時のパワー半導体チップ３の過渡的な温度上昇を抑制することが可能となり、電力半導体装置１に通電可能な電流が大きくなり、モータが出力するトルクの向上と発電量の向上が図られる。
実施の形態２．
図４は、本発明の実施の形態２に係る電力半導体装置の内部透視模式図である。本実施の形態２に係る電力半導体装置１Ａは、第１の中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄとＮ電位電極２３を接続するインナーリード６ａが、リードフレーム２の中心線Ｃ（図１参照）に対して斜め方向に配置されているものである。それ以外の構成については、上記実施の形態１と同様であるので説明を省略する。
電力半導体装置１Ａは、第１の中間電位電極２２ａに接合されている下側パワー半導体チップ３ｃ、３ｄ、Ｎ電位電極２３、およびそれらを接続するインナーリード６ａが、各々、円形の接合面パッド（図示省略）を有している。このため、下側パワー半導体チップ３ｃ、３ｄに対してインナーリード６ａを斜めに配置することが可能となる。
このような構成とすることにより、Ｐ電位電極２１に第２のヒートマス部２１ｃを設けても、その分だけ第１の中間電位電極２２ａを延ばす必要がなく、第１の中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄを、Ｎ電位電極２３に接続することが可能である。従って、本実施の形態２によれば、上記実施の形態１と同様の効果に加え、装置の小型化が図られる。
実施の形態３．
図５は、本発明の実施の形態３に係る電力半導体装置の内部透視模式図である。本実施の形態３に係る電力半導体装置１Ｂは、第１の中間電位電極２２ａの各々に接合されている下側パワー半導体チップ３ｃ、３ｄとＮ電位電極２３が、直線状の１つのインナーリード６ｂで接続されている。それ以外の構成については、上記実施の形態１と同様であるので説明を省略する。
第１の中間電位電極２２ａの各々に搭載された下側パワー半導体チップ３ｃ、３ｄを、直線状の１つのインナーリード６ｂで接続する場合、２つのインナーリードを用いる場合の半分の作業で接続することが可能となり、生産性が向上する。また、インナーリード６ｂの固定点が３点となるため、第１の中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄとインナーリード６ｂの位置ずれが小さくなる。
また、Ｎ電位電極２３と接続される中間の接続点を中心とした回転方向の位置ずれを抑制することができる。従って、本実施の形態３によれば、上記実施の形態１と同様の効果に加え、生産性の向上が図られる。
実施の形態４．
図６は、本発明の実施の形態４に係る電力半導体装置の内部透視模式図である。本実施の形態４に係る電力半導体装置１Ｃは、第１の中間電位電極２２ａの各々に接合されている下側パワー半導体チップ３ｃ、３ｄとＮ電位電極２３が、Ｔ字状の１つのインナーリード６ｃで接続されている。それ以外の構成については、上記実施の形態１と同様であるので説明を省略する。
第１の中間電位電極２２ａの各々に搭載された下側パワー半導体チップ３ｃ、３ｄを、Ｔ字状の１つのインナーリード６ｃで接続する場合、２つのインナーリードを用いる場合の半分の作業で接続することが可能となり、生産性が向上する。また、Ｐ電位電極２１に第２のヒートマス部２１ｃを設けても、その分だけ第１の中間電位電極２２ａを延ばす必要がなく、第１の中間電位電極２２ａに搭載された下側パワー半導体チップ３ｃ、３ｄを、Ｎ電位電極２３に接続することが可能である。
さらに、Ｔ字状のインナーリード６ｃは、直線状の場合よりも熱容量が大きいため、下側パワー半導体チップ３ｃ、３ｄの過渡的な温度上昇を低減する効果が高まる。従って、本実施の形態４によれば、上記実施の形態１と同様の効果に加え、装置の小型化と生産性の向上が図られる。
実施の形態５．
図７は、本発明の実施の形態５に係る電力半導体装置の断面図である。本実施の形態５に係る電力半導体装置１Ｄは、リードフレーム２が厚さ寸法の異なる二つの領域を有し、パワー半導体チップ３は、厚さ寸法の大きい領域である肉厚部２ｃに接合されている。それ以外の構成については、上記実施の形態１と同様であるので説明を省略する。
パワー半導体チップ３をリードフレーム２の肉厚部２ｃに搭載することにより、パワー半導体チップ３の過渡的な温度上昇を低減する効果がさらに高まる。また、リードフレーム２の厚さ寸法を部分的に大きくすることにより、リードフレーム２の剛性が向上し変形しにくい。
本実施の形態５によれば、上記実施の形態１と同様の効果に加え、製造歩留まりの向上が図られる。本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本発明は、モータジェネレータ用の電力変換回路を構成する電力半導体装置に利用することができる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ 電力半導体装置、
２ リードフレーム、２ａ 実装面、２ｂ 放熱面、２ｃ 肉厚部、
３ パワー半導体チップ、３ａ、３ｂ 上側パワー半導体チップ、
３ｃ、３ｄ 下側パワー半導体チップ、４ 抵抗器、５ａ、５ｂ 導電性接合部材、
６、６ａ、６ｂ、６ｃ インナーリード、７ モールド樹脂、８ 絶縁性接着剤、
９ ヒートシンク、１０ モータ、
２１ Ｐ電位電極、２１ａ チップ搭載部、２１ｂ 第１のヒートマス部、
２１ｃ 第２のヒートマス部、２２ａ、２２ｂ 中間電位電極、２３ Ｎ電位電極
本発明に係る電力半導体装置は、相対する主面の一方を実装面、他方を放熱面とし、電気的に独立したＰ電位電極、中間電位電極、Ｎ電位電極を有する金属製のリードフレームと、リードフレームの実装面に導電性接合部材を介して接合されているスイッチング可能なパワー半導体チップおよび電流検出用の抵抗器と、パワー半導体チップの電極とリードフレームの一部を接続する配線部材と、リードフレームの実装面の一部、パワー半導体チップ、抵抗器、および配線部材を覆う樹脂を備え、Ｐ電位電極とＮ電位電極は、リードフレームの１つの中心線上に配置され、リードフレーム、パワー半導体チップ、配線部材、および抵抗器は、中心線に対し線対称に配置されているものである。
本発明によれば、リードフレーム、パワー半導体チップ、配線部材、および抵抗器を、中心線に対し線対称に配置することにより、電力半導体装置内部の熱容量と温度分布が線対象となり、通電時のパワー半導体チップ間の温度上昇差を小さくすることができるため、材料コストの上昇や装置の大型化を伴わずに、パワー半導体チップの通電時の過渡的な温度上昇を抑制することが可能な電力半導体装置が得られる。

Claims (17)

  1. 相対する主面の一方を実装面、他方を放熱面とし、電気的に独立したＰ電位電極、中間電位電極、Ｎ電位電極を有する金属製のリードフレーム、
    前記リードフレームの前記実装面に導電性接合部材を介して接合されているスイッチング可能なパワー半導体チップおよび電流検出用の抵抗器、
    前記パワー半導体チップの電極と前記リードフレームの一部を接続する配線部材、
    前記リードフレームの前記実装面の一部、前記パワー半導体チップ、前記抵抗器、および前記配線部材を覆う樹脂を備え、
    前記Ｐ電位電極は、２個以上の前記パワー半導体チップが接合され前記実装面が前記樹脂の内部に配置されているチップ搭載部と、前記チップ搭載部と隣接して設けられ前記樹脂の外部に配置されている第１のヒートマス部を有することを特徴とする電力半導体装置。
  2. 前記Ｐ電位電極と前記Ｎ電位電極は、前記リードフレームの１つの中心線上に配置され、前記リードフレーム、前記パワー半導体チップ、前記配線部材、および前記抵抗器は、前記中心線に対し線対称に配置されていることを特徴とする請求項１記載の電力半導体装置。
  3. 前記リードフレームの前記放熱面は、絶縁性接合部材を介してヒートシンクに接合されており、前記第１のヒートマス部は、前記絶縁性接合部材を介して前記ヒートシンクに接合されていることを特徴とする請求項１または請求項２に記載の電力半導体装置。
  4. 前記Ｐ電位電極は、前記チップ搭載部を挟んで前記第１のヒートマス部の反対側に第２のヒートマス部を有し、前記第２のヒートマス部の前記実装面は前記樹脂の内部に配置されていることを特徴とする請求項１から請求項３のいずれか一項に記載の電力半導体装置。
  5. 前記リードフレームの前記放熱面は、絶縁性接合部材を介してヒートシンクに接合されており、前記第２のヒートマス部は、前記絶縁性接合部材を介して前記ヒートシンクに接合されていることを特徴とする請求項４記載の電力半導体装置。
  6. 前記第２のヒートマス部は、前記実装面の面積が２０ｍｍ２以上であることを特徴とする請求項４または請求項５に記載の電力半導体装置。
  7. 前記第１のヒートマス部は、前記実装面の面積が２０ｍｍ２以上であることを特徴とする請求項１から請求項６のいずれか一項に記載の電力半導体装置。
  8. 前記Ｐ電位電極の前記チップ搭載部に、３相交流回路の上側パワー半導体チップが２個接合され、且つ、２つの前記中間電位電極に、３相交流回路の下側パワー半導体チップが各１個接合され、３相交流回路の２相分を構成していることを特徴とする請求項１から請求項７のいずれか一項に記載の電力半導体装置。
  9. 前記中間電位電極は、前記パワー半導体チップが接合されている第１の中間電位電極と、前記パワー半導体チップが接合されていない第２の中間電位電極をそれぞれ２つ含み、前記第１の中間電位電極と前記第２の中間電位電極は、金属製の前記抵抗器により電気的に接続されていることを特徴とする請求項１から請求項８のいずれか一項に記載の電力半導体装置。
  10. 前記配線部材として金属性のインナーリードを備え、前記インナーリードは、厚さ寸法が０．５ｍｍ以上であることを特徴とする請求項１から請求項９のいずれか一項に記載の電力半導体装置。
  11. 前記配線部材として、同形且つ同サイズの複数の金属製のインナーリードを備えたことを特徴とする請求項１から請求項１０のいずれか一項に記載の電力半導体装置。
  12. 前記配線部材として金属性のインナーリードを備え、前記Ｐ電位電極に接合されている前記パワー半導体チップに接続されている前記インナーリードと、前記中間電位電極に接合されている前記パワー半導体チップに接続されている前記インナーリードは、少なくとも厚さ寸法の最小値が異なることを特徴とする請求項１から請求項１０のいずれか一項に記載の電力半導体装置。
  13. 前記配線部材として金属性のインナーリードを備え、前記第１の中間電位電極の各々に接合されている前記パワー半導体チップと前記Ｎ電位電極とは、直線状またはＴ字状の１つの前記インナーリードで接続されていることを特徴とする請求項９記載の電力半導体装置。
  14. 前記中間電位電極は、前記パワー半導体チップが接合されている第１の中間電位電極と、前記パワー半導体チップが接合されていない第２の中間電位電極をそれぞれ２つ含み、前記配線部材として金属製のインナーリードを備え、前記第１の中間電位電極に接合されている前記パワー半導体チップ、前記Ｎ電位電極、およびそれらを接続する前記インナーリードは各々、円形の接合面パッドを有し、前記インナーリードは、前記中心線に対して斜め方向に配置されていることを特徴とする請求項２記載の電力半導体装置。
  15. 前記リードフレームは、厚さ寸法が０．４ｍｍ以上であることを特徴とする請求項１から請求項１４のいずれか１項に記載の電力半導体装置。
  16. 前記リードフレームは、厚さ寸法の異なる二つの領域を有し、前記パワー半導体チップは、厚さ寸法の大きい領域に接合されていることを特徴とする請求項１から請求項１５のいずれか１項に記載の電力半導体装置。
  17. 前記抵抗器は、両端部が銅を基材とする合金であり、中央部は熱伝導率が２０Ｗ／ｍ・ｋ以上の金属製の抵抗体であることを特徴とする請求項１から請求項１６のいずれか一項に記載の電力半導体装置。
JP2016074889A 2016-04-04 2016-04-04 電力半導体装置 Active JP6261642B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016074889A JP6261642B2 (ja) 2016-04-04 2016-04-04 電力半導体装置
US15/218,541 US10192811B2 (en) 2016-04-04 2016-07-25 Power semiconductor device
DE102016215894.5A DE102016215894A1 (de) 2016-04-04 2016-08-24 Leistungshalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016074889A JP6261642B2 (ja) 2016-04-04 2016-04-04 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2017188517A true JP2017188517A (ja) 2017-10-12
JP6261642B2 JP6261642B2 (ja) 2018-01-17

Family

ID=59885301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016074889A Active JP6261642B2 (ja) 2016-04-04 2016-04-04 電力半導体装置

Country Status (3)

Country Link
US (1) US10192811B2 (ja)
JP (1) JP6261642B2 (ja)
DE (1) DE102016215894A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
WO2021029321A1 (ja) * 2019-08-09 2021-02-18 ローム株式会社 半導体装置
CN112514058A (zh) * 2018-08-02 2021-03-16 三菱电机株式会社 半导体模块
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices
US20230163055A1 (en) * 2020-04-01 2023-05-25 Panasonic Intellectual Property Management Co., Ltd. Semiconductor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2013098425A (ja) * 2011-11-02 2013-05-20 Hitachi Ltd パワー半導体モジュール
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
JP2015115966A (ja) * 2013-12-09 2015-06-22 三菱電機株式会社 電力変換装置付き回転電機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JP4030930B2 (ja) 2003-08-01 2008-01-09 株式会社日立製作所 半導体パワーモジュール
US6933593B2 (en) * 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink
DE102013010166A1 (de) * 2013-06-19 2015-01-08 Auto-Kabel Management Gmbh Polnischenintegrierter Startstrombegrenzer
US9698116B2 (en) * 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2013098425A (ja) * 2011-11-02 2013-05-20 Hitachi Ltd パワー半導体モジュール
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
JP2015115966A (ja) * 2013-12-09 2015-06-22 三菱電機株式会社 電力変換装置付き回転電機

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
CN112514058A (zh) * 2018-08-02 2021-03-16 三菱电机株式会社 半导体模块
JPWO2020026397A1 (ja) * 2018-08-02 2021-04-30 三菱電機株式会社 半導体モジュール
JP7019822B2 (ja) 2018-08-02 2022-02-15 三菱電機株式会社 半導体モジュール
US11410911B2 (en) 2018-08-02 2022-08-09 Mitsubishi Electric Corporation Semiconductor module
CN112514058B (zh) * 2018-08-02 2024-04-09 三菱电机株式会社 半导体模块
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle
WO2021029321A1 (ja) * 2019-08-09 2021-02-18 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6261642B2 (ja) 2018-01-17
US20170287819A1 (en) 2017-10-05
DE102016215894A1 (de) 2017-10-05
US10192811B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6261642B2 (ja) 電力半導体装置
JP4438489B2 (ja) 半導体装置
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP5975180B2 (ja) 半導体モジュール
JP4640345B2 (ja) 電力用半導体装置
JP6032294B2 (ja) 半導体装置
JP2007184525A (ja) 電子機器装置
EP2963682A1 (en) Semiconductor device and manufacturing method thereof
JP2018196180A (ja) 電力変換装置用のパワーモジュール、電力変換装置、制御装置一体型回転電機装置
JP2019067857A (ja) 電力変換装置
JP4575034B2 (ja) インバータ装置
JP2005094842A (ja) インバータ装置及びその製造方法
JP2009164647A (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2011023748A (ja) 電子機器装置
JP5429413B2 (ja) 半導体装置
JP2016174034A (ja) 半導体パワーモジュール
JP5177174B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2013004912A (ja) 半導体モジュール
JP2014041876A (ja) 電力用半導体装置
JP4861200B2 (ja) パワーモジュール
JP2015149363A (ja) 半導体モジュール
JP2019079935A (ja) 電力用半導体装置
JP2013034022A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R151 Written notification of patent or utility model registration

Ref document number: 6261642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250