JPWO2020026397A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JPWO2020026397A1
JPWO2020026397A1 JP2020533983A JP2020533983A JPWO2020026397A1 JP WO2020026397 A1 JPWO2020026397 A1 JP WO2020026397A1 JP 2020533983 A JP2020533983 A JP 2020533983A JP 2020533983 A JP2020533983 A JP 2020533983A JP WO2020026397 A1 JPWO2020026397 A1 JP WO2020026397A1
Authority
JP
Japan
Prior art keywords
semiconductor module
mold resin
terminal
terminals
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020533983A
Other languages
English (en)
Other versions
JP7019822B2 (ja
Inventor
謙介 竹内
謙介 竹内
政行 船越
政行 船越
崇志 長尾
崇志 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020026397A1 publication Critical patent/JPWO2020026397A1/ja
Application granted granted Critical
Publication of JP7019822B2 publication Critical patent/JP7019822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

反りまたは歪みを防止し信頼性を向上させることが可能な半導体モジュール（１）を得る。半導体モジュール（１）は、複数の端子（Ｃ１−Ｃ６、Ｂ１、Ｂ２、Ｍ１、Ｍ２）または配線（Ｇ１、Ｇ２）を構成しているベース（１０ａ）と、端子（Ｃ１−Ｃ６、Ｂ１、Ｂ２、Ｍ１、Ｍ２）の搭載部（２１）に装着された半導体スイッチング素子（Ｔ１−Ｔ４）と、半導体スイッチング素子（Ｔ１−Ｔ４）を封止するモールド樹脂（２０）と、を備え、モールド樹脂（２０）の外周側端部には、端子（Ｃ１−Ｃ６、Ｂ１、Ｂ２、Ｍ１、Ｍ２）または配線（Ｇ１、Ｇ２）の一部に端子（Ｃ１−Ｃ６、Ｂ１、Ｂ２、Ｍ１、Ｍ２）または配線（Ｇ１、Ｇ２）よりも大きい幅を有する幅広部（Ｇ１０、Ｇ２０）が形成されており、幅広部（Ｇ１０、Ｇ２０）は、モールド樹脂（２０）の外周側端部から内部へ向かって延在した状態でモールド樹脂（２０）の内部に埋め込まれて固定されたものである。

Description

本願は、半導体モジュールに関するものである。
従来の半導体モジュールは、プラス（＋）の電源端子、マイナス（−）の電源端子、出力（負荷）端子、制御信号端子等の複数の端子が配列されており、内部には複数の半導体スイッチング素子等々が配置され各端子と接続されており全体を樹脂によりモールドされていた。
特許第５２０１１７１号公報
例えば、特許文献１に開示された従来の半導体モジュールの内部構造では、各端子、及びランドは同一材料である銅板で形成されており、全体を樹脂モールドされている。また、銅板には半導体スイッチング素子が装着されており、端子は延出されている。また、半導体モジュールの形成工程において、銅板は、例えば外枠をなすフレームに接続されており、銅板の平面度の確保は必須である。
しかしながら、前述した特許文献１に開示された半導体モジュールにおいては、半導体スイッチング素子を銅板に装着する工程、ワイヤボンディング処理をした後に樹脂によりモールドを行う工程、最後に不要な外周フレームおよびそれぞれに接続されている不要部分をカットする工程により完成するため、各工程において銅板にストレスがかかることにより、平面度を確保することが困難であり、銅板の反りまたは歪みを防止することが困難であるという課題があった。
本願は、上述のような課題を解決するための技術を開示するものであり、半導体スイッチング素子を有する半導体モジュールにおいて、反りまたは歪みを防止し信頼性を向上させることが可能な半導体モジュールを提供することを目的とする。
本願に開示される半導体モジュールは、複数の端子または配線を構成しているベースと、前記端子の搭載部に装着された半導体スイッチング素子と、前記半導体スイッチング素子を封止するモールド樹脂と、を備え、前記モールド樹脂の外周側端部には、前記端子または前記配線の一部に前記端子または前記配線よりも大きい幅を有する幅広部が形成されており、前記幅広部は、前記モールド樹脂の外周側端部から内部へ向かって延在した状態で前記モールド樹脂の内部に埋め込まれて固定されたものである。
本願に開示される半導体モジュールによれば、モールド樹脂の外周側端部には、端子または配線の一部に端子または配線よりも大きい幅を有する幅広部が形成されており、幅広部は、モールド樹脂の外周側端部から内部へ向かって延在した状態でモールド樹脂の内部に埋め込まれて固定されたので、反りまたは歪みを防止し信頼性を向上させることが可能な半導体モジュールを得ることができる。
実施の形態１による半導体モジュールを示す回路図である。 実施の形態１による半導体モジュールの内部構成を示す平面図である。 実施の形態２による半導体モジュールの内部構成を示す平面図である。 実施の形態３による半導体モジュールの内部構成を示す平面図である。
以下、図面に基づいて実施の形態１による半導体モジュールについて説明する。
なお、各図面中において、同一符号は同一あるいは相当のものであることを示す。
実施の形態１．
図１は、実施の形態１による半導体モジュールを示す回路図である。半導体モジュール１は、複数の半導体スイッチング素子Ｔ１〜Ｔ４を少なくとも内蔵している。図１は、モータ２を駆動するＨブリッジ回路を示しており、半導体モジュール１は、モータ２、プラス（＋）電源３、グランド４を備えている。図１において、丸印は、小信号用端子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６を示しており、二重丸印は大電流用端子Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２を示している。半導体スイッチング素子Ｔ１〜Ｔ４は、例えば電界効果トランジスタ（Field effect transistor:ＦＥＴ）である。図１に示すように、半導体モジュール１は４個のＦＥＴによりブリッジ回路を構成し、上下アームの中間接続位置である小信号用端子Ｃ５、小信号用端子Ｃ６、大電流用端子Ｍ１、大電流用端子Ｍ２にはモータ２が接続される。
また、小信号用端子Ｃ１、Ｃ２、Ｃ３、Ｃ４は、ＦＥＴのゲート駆動用制御信号端子であり、小信号用端子Ｃ５、Ｃ６はモータ２の電圧モニタ端子である。大電流用端子Ｂ１および大電流用端子Ｂ２は、プラス（＋）の電源３に、大電流用端子Ｇ１、大電流用端子Ｇ２はグランド４にそれぞれ接続される。モータ２への出力端子は、大電流用端子Ｍ１、大電流用端子Ｍ２である。
図２は、実施の形態１による半導体モジュールの内部構成を示す平面図であり、図１に示した回路構成を半導体モジュール１ａとして形成したものである。また、図２は半導体モジュール１ａの未完成状態を示しており、モールド樹脂２０の外形を破線で示し、樹脂によりモールドを行う前の状態を示している。フレーム１０は、例えば銅または銅合金の板状のベース１０ａをなしており、このベース１０ａの上に半導体スイッチング素子Ｔ１〜Ｔ４が装着される。
具体的には、大電流用端子Ｂ１と一体的に形成された搭載部２１に半導体スイッチング素子Ｔ１が装着される。また、小信号用端子Ｃ６と一体的に形成された搭載部２１に半導体スイッチング素子Ｔ２が装着される。実施の形態１の半導体モジュール１ａによれば、フレーム１０を残した状態で半導体スイッチング素子Ｔ１〜Ｔ４の装着工程、半導体スイッチング素子Ｔ１〜Ｔ４と各配線との接続をおこなう。また、外枠であるフレーム１０の内側において、図中下側に大電流用端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２が配列され、図中上側に小信号用端子Ｃ２、Ｃ６、Ｃ１、Ｃ３、Ｃ５、Ｃ４が順に配列されている。大電流用端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２は、最大で１００Ａ程度通電する。また小信号用端子は、数ｍＡ以下通電する。
図１に示すように、Ｈブリッジ回路は上下アームに直列にＦＥＴが接続され、これが対で構成されているので、図２における配置も左右同様な配置、つまりミラー配置となっている。そのため、配置、接続については、一方についてのみ説明する。
図２に示すように、大電流用端子Ｂ１から銅板のベース１０ａは、半導体モジュール１ａの内部へ伸びており、半導体スイッチング素子Ｔ１であるＦＥＴが搭載部２１に装着されている。半導体スイッチング素子Ｔ１であるＦＥＴのゲート（図示なし）には、ワイヤボンドにより小信号用端子Ｃ１が接続されている。銅板のベース１０ａは、半導体スイッチング素子Ｔ１であるＦＥＴのドレイン（図示なし）と直接接続され、一方ソース（図示なし）はジャンパ線Ｊ１により電気的に配線されている。このジャンパ線Ｊ１も銅板のベース１０ａと同様に銅板状で形成され大電流を流すのみならず、伝熱性にも優れている。
ジャンパ線Ｊ１の一方（図中下側）は、別のベース１０ａと接続され、これはモータ２への出力用端子である大電流用端子Ｍ１へと接続されている。他方（図中上側）は下アームの半導体スイッチング素子Ｔ２であるＦＥＴのベース１０ａへ接続されている。半導体スイッチング素子Ｔ２であるＦＥＴも半導体スイッチング素子Ｔ１であるＦＥＴと同様に、ゲートにはワイヤボンディングで小信号用端子Ｃ２へ、ソースはジャンパ線Ｊ２を介してグランド配線である大電流用端子Ｇ１に接続されている。
以上のように、実施の形態１による半導体モジュール１ａは、半導体スイッチング素子Ｔ１、Ｔ２、Ｔ３、Ｔ４、ベース１０ａ、ジャンパ線Ｊ１、Ｊ２等々を配置して接続した後、破線で示したモールド樹脂２０の外形の位置で樹脂によりモールドされて封止される。その後、不要なフレーム１０を図中一点鎖線のフレーム切断線１００に沿って切断し、半導体モジュール１ａが完成する。
ここで、半導体モジュール１ａの図中左右両側は、ベース１０ａにより構成されたグランド配線である大電流用端子Ｇ１、Ｇ２が配置されており、このベース１０ａ、つまりグランド配線である大電流用端子Ｇ１、Ｇ２の一部に幅広部Ｇ１０、Ｇ２０が設けられている。具体的に幅広部Ｇ１０、Ｇ２０は、モールド樹脂２０の外周側端部に形成されている。この幅広部Ｇ１０、Ｇ２０は、グランド配線である大電流用端子Ｇ１、Ｇ２に流れる電流量に対応した配線幅よりも幅広に形成されている。大電流用端子Ｇ１、Ｇ２は、例えば最大で１００Ａ程度通電する。つまり、幅広部Ｇ１０、Ｇ２０は、グランド配線である大電流用端子Ｇ１、Ｇ２の幅よりも広いが、ベース１０ａと同一材料であるため、例えば厚みはグランド配線である大電流用端子Ｇ１、Ｇ２と同一で、幅のみが異なる。このベース１０ａは銅板であり、この幅広部Ｇ１０、Ｇ２０によりベース１０ａは樹脂によりモールドされるまで支持されるので、ベース１０ａの反りまたは歪み等を抑制することが可能である。
特に、半導体スイッチング素子Ｔ１、Ｔ２であるＦＥＴを装着する工程、ワイヤボンディングする工程、ジャンパ線Ｊ１、Ｊ２の装着工程により、各ベース１０ａの平面度がずれてくる可能性がある。実施の形態１による半導体モジュール１ａにおいては、外枠であるフレーム１０を各ベース１０ａの多数の腕部で支持している構造となっているので、フレーム１０の反りまたは歪みを抑制できる。またモールド後の不要フレ−ム切断時においてもモールド樹脂２０の左右両端には金属板である幅広部Ｇ１０、Ｇ２０が、モールド樹脂２０の外周側端部から内部へ向かって延在した状態で、モールド樹脂２０内部に埋め込まれて固定された構成となっているのでそれらが補強材となっている。
また幅広部Ｇ１０、Ｇ２０の一部は、モールド樹脂２０の外形よりも突出して形成されており、より補強の効果を奏する。さらに幅広部Ｇ１０、Ｇ２０は、電流的には図２に示したグランド配線である大電流用端子Ｇ１、Ｇ２へ電気が流れる。幅広部Ｇ１０、Ｇ２０は、半導体スイッチング素子Ｔ２であるＦＥＴの配置位置よりも図中上側に延在した配線となっており、モールド樹脂２０の一辺に沿うように伸びているので、フレーム１０またはモールド樹脂２０の反りまたは歪みに強い構造となっている。
以上のように、実施の形態１による半導体モジュール１ａによれば、半導体モジュール１ａのベース１０ａの両端部、つまりモールド樹脂２０の外周側端部に幅広部Ｇ１０、Ｇ２０を設けることにより、モールド樹脂２０、ベース１０ａの反り、歪みを製造工程の最初から完成後も抑制することが可能である。さらに、この補強のために別部材を追加することもなく、必要な配線の一部のベース１０ａを幅広くすることで成し遂げられるので、コスト的にも、工作的にも有利である。
実施の形態２．
図３は、実施の形態２による半導体モジュールの内部構成を示す平面図である。図３に示すように、半導体モジュール１ｂにおける回路は、図１と同一であるので、内蔵された半導体スイッチング素子Ｔ１〜Ｔ４、ジャンパ線Ｊ１、Ｊ２も同一である。また半導体モジュール１ｂは完成品であり、樹脂によりモールドされた半導体モジュール１ｂの内部の透視図としている。図中左右両端には、ベース１０ｂから構成されたグランド配線である大電流用端子Ｇ１、Ｇ２に幅広部Ｇ１１が設けられている。モールド樹脂２０の側端部の中央部には、半円形の凹部１１が設けられている。そのため、幅広部Ｇ１１にも同等な凹部１１ａを設けている。半導体モジュール１ｂは、半導体スイッチング素子Ｔ１〜Ｔ４により発熱があり、例えば放熱性向上のためベース１０ｂの裏面（半導体スイッチング素子の装着面と逆の裏面）から放熱用ヒートシンク他で伝熱させる必要がある。このような場合、半導体モジュール１ｂをヒートシンク（図示せず）に密着させる必要があり、この凹部１１、１１ａを用いて固定することが可能である。固定部材、例えばネジ締めを行う場合にこの幅広部Ｇ１１が補強の役目を担うことになる。なお、凹部１１、凹部１１ａは穴部であってもよい。
また、図３に示すように、幅広部Ｇ１１はグランド配線である大電流用端子Ｇ１、Ｇ２と一体となった配線である。また、幅広部Ｇ１１は、小信号用端子Ｃ２、Ｃ４または大電流用端子Ｂ１、Ｂ２と隣接して配置されたグランド配線に設けられている。この幅広部Ｇ１１が、モールド樹脂２０の上下方向より突出して形成されている。この突出部分は、フレーム１０（図２参照）との接続部分であるので、モールド樹脂２０より突出して形成されたことで、フレーム１０の反りまたは歪みの防止にさらに寄与している。また、モールド樹脂２０の左右方向に幅広部Ｇ１１を突出して形成することも可能である。実施の形態２の半導体モジュール１ｂによれば、モールド樹脂２０の左右方向に幅広部Ｇ１１を突出して形成するより、放熱性向上にさらに寄与する効果を有する。
以上のように、実施の形態２による半導体モジュール１ｂによれば、幅広部Ｇ１１に凹部１１ａ、又は穴部を設け、半導体モジュール１ｂの固定を容易にできる効果がある。さらに、モールド樹脂２０の外周よりも幅広部Ｇ１１を突出して形成することにより、反りまたは歪みの防止となり、また放熱性を向上させることも可能となる。
実施の形態３．
図４は、実施の形態３による半導体モジュールの内部構成を示す平面図である。図４に示すように、実施の形態３の半導体モジュール１ｃの回路は図１と同一のＨブリッジ回路であり、半導体スイッチング素子Ｔ１〜Ｔ４、ジャンパ線Ｊ１、Ｊ２等も同一である。半導体モジュール１ｃのモールド樹脂２０の外周側端部である左右両側には、配線１２、１３が設置されている。この配線１２、１３は、ベース１０ｃと同様の銅板であり、かつ幅広部Ｇ１２、Ｇ１３が配線１２、１３とそれぞれ一体となって形成されている。配線１２、１３は、例えば、信号ラインまたは電源系ラインをなしており、半導体モジュール１ｃを介して他の部品と接続するための役割をなしている。そのため、図中上下方向に端子が延在されて形成されている。実施の形態３の半導体モジュール１ｃによれば、モールド樹脂２０の外周側端部の両側に配線１２、１３を備えたことで、外枠であるフレーム１０（図２参照）から不要部分を切断するまでフレーム１０、モールド樹脂２０を支持しているので、半導体モジュール１ｃとして製品が完成するまでのフレーム１０またはモールド樹脂２０の反りまたは歪みの防止となる。そのため、実施の形態３による半導体モジュール１ｃによれば、フレーム１０との接続のために凸部１４ａ、１４ｂ、１４ｃ、１４ｄが配置されている。
このような半導体モジュール１ｃを使用した全体の装置には、この半導体モジュール１ｃの他に部品、例えばＣＰＵ、インターフェース部等々を備えており、これらに電源系、又は信号ラインをこの半導体モジュール１ｃを介して接続することに使用できる。つまり、図４の配線１２、１３は、図中上下方向に端子が他のブリッジ回路と同様に伸びている。半導体モジュール１ｃの周囲に配置された他の電子部品との接続を考えると、ブリッジ回路以外の電気的配線が必要であり、特に半導体モジュール１ｃの図中上下方向に部品を配置すると、この配線１２、１３を利用することで外部配線の一部を削減することができる。なお、幅広部Ｇ１２、Ｇ１３は左右の対で配置したが、一方のみであってもよい。
さらにブリッジ回路同士の間に幅広部Ｇ１２、Ｇ１３を配置することもできる。実施の形態３においては、半導体モジュール１ｃの内部相当の長さで配置された幅広部Ｇ１２、Ｇ１３を有するベース１０ｃであればよい。また、この幅広部Ｇ１２、Ｇ１３を有するベース１０ｃが電源系のラインである場合、小信号用端子（Ｃ１〜Ｃ６）に隣接して配列された端子は、小信号用端子（Ｃ１〜Ｃ６）よりは幅広い端子である方が望ましい。逆に信号ラインとして使用される場合は、大電流用端子に隣接して配列された端子は、大電流用端子よりも細い端子であってもよい。また、半導体モジュール１ｃの内部の配線の一部から分岐したベース１０ｃであり、その一方端に端子を有する構造であってもよい。どのようなタイプであっても、半導体モジュール１ｃの内部が端子の幅よりも広ければ多様なラインに適用できる。
実施の形態３による半導体モジュール１ｃによれば、幅広部Ｇ１２、Ｇ１３を有する配線１２、１３により、モールド樹脂２０、ベース１０ｃの反りまたは歪みを防止できる。また、この配線１２、１３には発熱部品の装着がなく、モールド樹脂２０の熱をこの配線１２、１３を介して伝熱させることにより、放熱性を向上させることも可能である。また、このような幅広部Ｇ１２、Ｇ１３は、半導体モジュール１ｃの両端への配置のみならず、中央に配置することも可能である。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１、１ａ、１ｂ、１ｃ 半導体モジュール、２ モータ、３ 電源、４ グランド、１０ フレーム、１０ａ、１０ｂ、１０ｃ ベース、１１ 凹部、１１ａ 凹部、１２、１３ 配線、１４ａ〜１４ｄ 凸部、２０ モールド樹脂、２１ 搭載部、１００ フレーム切断線、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６ 小信号用端子、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２ 大電流用端子、Ｔ１、Ｔ２、Ｔ３、Ｔ４ 半導体スイッチング素子、Ｇ１０、Ｇ１１、Ｇ１２、Ｇ１３、Ｇ２０ 幅広部、Ｊ１、Ｊ２ ジャンパ線

Claims (6)

  1. 複数の端子または配線を構成しているベースと、
    前記端子の搭載部に装着された半導体スイッチング素子と、
    前記半導体スイッチング素子を封止するモールド樹脂と、を備え、
    前記モールド樹脂の外周側端部には、前記端子または前記配線の一部に前記端子または前記配線よりも大きい幅を有する幅広部が形成されており、
    前記幅広部は、前記モールド樹脂の外周側端部から内部へ向かって延在した状態で前記モールド樹脂の内部に埋め込まれて固定されたことを特徴とする半導体モジュール。
  2. 前記幅広部は、前記端子または前記配線に流れる電流量に対応した配線幅よりも広く形成されたことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記幅広部および前記モールド樹脂の一部に凹部または穴部を設けたことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 前記幅広部の一部は、前記モールド樹脂の外形側面から突出して形成されたことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記複数の端子は、小信号用端子と前記小信号用端子よりも大きい電流を通電する大電流用端子であり、前記幅広部は、前記小信号用端子または前記大電流用端子と隣接して配置されたグランド配線に設けられたことを特徴する請求項１から請求項４のいずれか１項に記載の半導体モジュール。
  6. 前記幅広部は、前記モールド樹脂の一辺に沿って延在しており、前記モールド樹脂の外周側端部の両端部に配置されたことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体モジュール。
JP2020533983A 2018-08-02 2018-08-02 半導体モジュール Active JP7019822B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/028968 WO2020026397A1 (ja) 2018-08-02 2018-08-02 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2020026397A1 true JPWO2020026397A1 (ja) 2021-04-30
JP7019822B2 JP7019822B2 (ja) 2022-02-15

Family

ID=69231647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533983A Active JP7019822B2 (ja) 2018-08-02 2018-08-02 半導体モジュール

Country Status (5)

Country Link
US (1) US11410911B2 (ja)
EP (1) EP3832715A4 (ja)
JP (1) JP7019822B2 (ja)
CN (1) CN112514058B (ja)
WO (1) WO2020026397A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2011250490A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
JP2017188517A (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 電力半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP2008078324A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ及びその製造方法
JP2009253153A (ja) * 2008-04-09 2009-10-29 Asmo Co Ltd 樹脂封止型半導体装置
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
EP3067925B1 (en) * 2013-11-05 2020-12-23 Mitsubishi Electric Corporation Semiconductor module
US10043738B2 (en) * 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
JP6312170B2 (ja) * 2014-04-08 2018-04-18 三菱電機株式会社 モールドモジュール
JP2016004792A (ja) * 2014-06-13 2016-01-12 パナソニックＩｐマネジメント株式会社 半導体装置とその製造方法および機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2011250490A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
JP2017188517A (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
CN112514058A (zh) 2021-03-16
WO2020026397A1 (ja) 2020-02-06
US11410911B2 (en) 2022-08-09
CN112514058B (zh) 2024-04-09
JP7019822B2 (ja) 2022-02-15
US20210151362A1 (en) 2021-05-20
EP3832715A1 (en) 2021-06-09
EP3832715A4 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
JP5253455B2 (ja) パワー半導体装置
JP4829690B2 (ja) 半導体装置
KR101149298B1 (ko) 4개의 모스펫 풀 브릿지 모듈
JP4878520B2 (ja) 半導体装置
US9472538B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4138612B2 (ja) 電力用半導体装置
JP6020379B2 (ja) 半導体装置
JP2019186403A (ja) 半導体装置
JP2009278772A (ja) インバータモジュール
WO2013118275A1 (ja) 半導体装置
JP4820233B2 (ja) 半導体装置
JP4196001B2 (ja) 半導体パワーモジュール
JP4977430B2 (ja) 半導体装置
JP5490276B2 (ja) パワー半導体装置
JP7019822B2 (ja) 半導体モジュール
JP6123722B2 (ja) 半導体装置
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
JP7145798B2 (ja) 半導体装置の製造方法および半導体装置
JP2002353406A (ja) 半導体装置
JP6819394B2 (ja) 半導体装置
JP2010177453A (ja) 半導体装置
JP7046200B2 (ja) 半導体モジュール
JP2010177330A (ja) 半導体リレーモジュールおよびこれを用いた台座コネクタ
US20180218959A1 (en) Semiconductor device
JP2011108946A (ja) トランジスタの実装方法及び電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R151 Written notification of patent or utility model registration

Ref document number: 7019822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151