JP7046200B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7046200B2
JP7046200B2 JP2020537902A JP2020537902A JP7046200B2 JP 7046200 B2 JP7046200 B2 JP 7046200B2 JP 2020537902 A JP2020537902 A JP 2020537902A JP 2020537902 A JP2020537902 A JP 2020537902A JP 7046200 B2 JP7046200 B2 JP 7046200B2
Authority
JP
Japan
Prior art keywords
terminals
semiconductor module
convex portion
terminal
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020537902A
Other languages
English (en)
Other versions
JPWO2020039466A1 (ja
Inventor
謙介 竹内
政行 船越
崇志 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020039466A1 publication Critical patent/JPWO2020039466A1/ja
Application granted granted Critical
Publication of JP7046200B2 publication Critical patent/JP7046200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/40177—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本願は、半導体モジュールに関するものである。
従来、半導体モジュールのパッケージにおいては、トラッキング対策としてパッケージの外周より突出された端子同士の間を凹凸形状とすることにより、端子同士間の沿面距離を長く形成していた。例えば、特許文献１に開示された従来の半導体モジュールのＩＣパッケージにあっては、ＩＣパッケージの側面全面に亘って凹凸を呈する段付き形状とし、外部リードをパッケージ外形の凹部、凸部よりジグザグ配列に引き出して構成したことにより端子同士間の沿面距離を長くするものである。
実開平１－１１３３４６号公報
しかしながら、前述した特許文献１に開示された半導体モジュールのＩＣパッケージにおいては、パッケージの外形と端子は隣同士で異なり、樹脂によりモールドされるパッケージの金型製作が複雑な形状となり、工作性が複雑であるという課題があった。また、金型から離形の際に、金型と樹脂が接する面が広いため、樹脂剥離が発生し半導体モジュールの信頼性を損なうという問題があった。
本願は、上述のような課題を解決するための技術を開示するものであり、端子間の沿面距離を確保しつつ、モールド樹脂の工作性を簡略化するとともに信頼性を向上させた半導体モジュールを提供することを目的とする。
本願に開示される半導体モジュールは、半導体スイッチング素子と、少なくともいずれかには前記半導体スイッチング素子が装着された複数のベースと、前記半導体スイッチング素子および前記複数のベースを封止するモールド樹脂と、前記複数のベースのそれぞれと一体的に形成され、前記モールド樹脂の外周側面から突出して設けられた複数の端子と、前記複数の端子間の前記モールド樹脂の外周側面の一部に、前記複数の端子間の沿面距離を確保するような高さを有し、前記複数の端子間の対向部分を横切るように形成された凸部と、を備え、前記複数の端子は、前記モールド樹脂の外周側面からジグザグ状に配置されて形成されており、前記凸部は、ジグザグ状に配置された上下の前記複数の端子間に設けられ、横長形状を有する第１の凸部を有することを特徴とするものである。
本願に開示される半導体モジュールによれば、端子間の沿面距離を確保しつつ、モールド樹脂の工作性を簡略化するとともに信頼性を向上させることが可能な半導体モジュールを得ることができる。
実施の形態１による半導体モジュールを示す回路図である。 実施の形態１による半導体モジュールの内部構成を示す平面図である。 実施の形態１による半導体モジュールの側面図である。 実施の形態１による半導体モジュールの部分詳細図である。 実施の形態１による半導体モジュールの部分詳細図である。 実施の形態２による半導体モジュールの部分上面図である。 実施の形態２による半導体モジュールの部分側面図である。
以下、図面に基づいて実施の形態１による半導体モジュールについて説明する。
なお、各図面中において、同一符号は同一あるいは相当のものであることを示す。
実施の形態１．
図１は、実施の形態１による半導体モジュールを示す回路図である。半導体モジュール１は、複数の半導体スイッチング素子Ｔ１‐Ｔ４を少なくとも１つは内蔵している。図１は、モータ２を駆動するＨブリッジ回路を示しており、半導体モジュール１は、モータ２、プラス（＋）の電源３、グランド４を備えている。図１において、二重丸印は端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２を示している。半導体スイッチング素子Ｔ１‐Ｔ４は、例えば電界効果トランジスタ（Field effect transistor:ＦＥＴ）である。図１に示すように、半導体モジュール１は、４個のＦＥＴによりブリッジ回路を構成し、上下アームの中間接続位置である小信号用の端子Ｃ５および端子Ｃ６、大電流用の端子Ｍ１および端子Ｍ２にはモータ２が接続される。
また、小信号用の端子Ｃ１、Ｃ２、Ｃ３、Ｃ４は、ＦＥＴのゲート駆動用制御信号端子であり、小信号用の端子Ｃ５、Ｃ６はモータ２の電圧モニタ端子である。大電流用の端子Ｂ１および端子Ｂ２は、プラス（＋）の電源３に、大電流用の端子Ｇ１および端子Ｇ２はグランド４にそれぞれ接続される。モータ２への出力端子は、大電流用の端子Ｍ１および端子Ｍ２である。
図２Ａは、実施の形態１による半導体モジュールの内部構成を示す平面図であり、図１に示した回路構成を半導体モジュール１として形成したものである。また、図２Ａは半導体モジュール１を透視して示したものであり、モールド樹脂１０の外形を一点鎖線で示している。例えば、銅または銅合金の板状のベース１１は、複数のパターンに分割されている。端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２は、複数のベース１１とそれぞれ一体的に形成されており、このベース１１の上に半導体スイッチング素子Ｔ１‐Ｔ４が装着されて形成されている。半導体モジュール１のモールド樹脂１０の外周９側面には、ベース１１から延長され突出して設けられた大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２および小信号用の端子Ｃ２、Ｃ６、Ｃ１、Ｃ３、Ｃ５、Ｃ４が形成される。図２Ａに示すように、図中下側に大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２が配列され、図中上側に小信号用の端子Ｃ２、Ｃ６、Ｃ１、Ｃ３、Ｃ５、Ｃ４が順に配列されている。
図１に示すように、Ｈブリッジ回路は上下アームに直列にＦＥＴが接続され、これが対で構成されているので、図２Ａにおける配置も左右同様な配置、つまりミラー配置となっている。そのため、配置および接続については、一方についてのみ説明する。
図２Ａに示すように、大電流用の端子Ｂ１から銅板のベース１１は、半導体モジュール１の内部へ伸びており、半導体スイッチング素子Ｔ１であるＦＥＴが装着されている。半導体スイッチング素子Ｔ１であるＦＥＴのゲート（図示なし）は、ワイヤボンディングによるワイヤＪ３により小信号用の端子Ｃ１に接続されている。銅板のベース１１は、半導体スイッチング素子Ｔ１であるＦＥＴのドレイン（図示なし）と直接接続され、一方、ソース（図示なし）はジャンパ線Ｊ１により電気的に配線されている。このジャンパ線Ｊ１も銅板のベース１１と同様に銅板状で形成され大電流を流すのみならず、伝熱性にも優れている。
ジャンパ線Ｊ１の一方（図中下側）は別のベース１１と接続され、これはモータ２への出力用端子である大電流用の端子Ｍ１へと接続されている。他方、（図中上側）は下アームの半導体スイッチング素子Ｔ２であるＦＥＴのベース１１へ接続されている。半導体スイッチング素子Ｔ２であるＦＥＴも半導体スイッチング素子Ｔ１であるＦＥＴと同様に、ゲートにはワイヤボンディングによるワイヤＪ３で小信号用の端子Ｃ２へ、ソースはジャンパ線Ｊ２を介してグランド端子である大電流用の端子Ｇ１に接続されている。
以上のように、実施の形態１による半導体モジュール１は、半導体スイッチング素子Ｔ１、Ｔ２、Ｔ３、Ｔ４、ベース１１、ジャンパ線Ｊ１、Ｊ２等々を配置して接続した後、一点鎖線のモールド樹脂１０で全体を覆われて封止されている。
半導体モジュール１は半導体スイッチング素子Ｔ１‐Ｔ４がオン、オフ駆動され、比較的大電流が制御されている。具体的には、大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２は、最大で１００Ａ程度通電する。また、小信号用の端子Ｃ１‐Ｃ６は比較的小電流の信号が制御され、数ｍＡ以下通電する。
各端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２は、装置全体つまり半導体モジュール１の小型化のため近接して配列される。また、装置である半導体モジュール１の設置される環境、又はモールド樹脂１０の材料、塗料等々によりトラッキングが発生する可能性があり、絶縁性の確保は装置である半導体モジュール１の正常な駆動のみならず、この半導体モジュール１を含んだ全体の装置、例えば電力変換装置の信頼性に影響する。
そのため、実施の形態１における半導体モジュール１においては、沿面距離の確保が必要であるが、この距離を取りすぎると装置の小型化の阻害となる。沿面距離は一般にはその材料、汚損度等々で規定されるが、特に動作電圧が重要であり、例えば車両へ装置を装着した場合、電圧は通常バッテリ電圧１４Ｖであるため、比較的低電圧であるので沿面距離は１ｍｍ程度でよい。しかし、電気自動車では３５０Ｖ程度と高電圧であるので動作電圧も３５０Ｖと仮定すると沿面距離は３ｍｍ程度が必要である。
さらに沿面距離は、絶縁樹脂であるモールド樹脂１０に沿って端子同士が対向する最短距離となるので、隣接する端子との対向位置、端子自体の厚みと幅、端子の各辺同士の距離も考慮しなければならない。実施の形態１による半導体モジュール１によれば、端子同士間の半導体モジュール１の外周９の一部に凹部１２または凸部１３を設ける。これにより、端子間の最短距離が凹凸面によって延長される。
図２Ａに示すように、図中上側のモールド樹脂１０の外周９には、小信号用の端子Ｃ１、Ｃ６、Ｃ２が設けられており、小信号用の端子Ｃ１、Ｃ６、Ｃ２の間の外周９には凹部１２が設けられている。一方、図中下側のモールド樹脂１０の外周９には、大電流用の端子Ｍ１、Ｂ１、Ｇ１が設けられており、大電流用の端子Ｍ１、Ｂ１、Ｇ１の間の外周９には凸部１３が設けられている。図２Ａに示すように、この凹部１２、凸部１３が形成されていない場合は、端子間の最短距離は一点鎖線で示した外周９となるが、凹部１２、凸部１３を設けることにより、その外周９に沿った距離は凹部１２の深さまたは凸部１３の高さで任意に距離を稼ぐことが可能となる。また、複数の端子Ｃ１、Ｃ６、Ｃ２と凹部１２または複数の端子Ｍ１、Ｂ１、Ｇ１と凸部１３とは接することなく隙間を有している。
なお、小信号用の端子Ｃ１、端子Ｃ３の間１４ａ、及び大電流用の端子Ｍ１、Ｍ２の間１４ｂは、端子間の長さが大きく広いため、沿面距離が確保されているため、凹部１２または凸部１３を設ける必要がない。図２Ｂは、実施の形態１による半導体モジュールの側面図である。図２Ｂに示すように、凸部１３の形状は端子Ｇ２の延在方向に形成された山形形状（台形も含む）である。また、半導体モジュール１において、モールド樹脂１０の外周９の側面全体に渡って凸部１３を形成しなくてもよい。さらにまた、小信号用の端子Ｃ１‐Ｃ６間に凸部１３を設け、大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２間に凹部１２を設ける構成であっても、凹部１２または凸部１３のどちらか１種類を設ける構成であってもよい。
次に、図３、図４を用いてさらに詳細に凹凸部について説明する。図３は、実施の形態１による半導体モジュールの部分詳細図である。図３は、図２Ａに示した半導体モジュール１の端子Ｃ６‐Ｂ１からＣ２‐Ｇ１を見た断面図であり、一点鎖線は半導体モジュール１の外周９を示している。
実施の形態１による半導体モジュール１において、小信号用の端子Ｃ２の近傍に設けた凹部１２は外周９から略半円状に穿かれている。一方、凸部１３は、端子Ｇ１の延在方向に向かって突出して形成されており、台形形状となっている。沿面距離は、端子の端部間の最短距離であるので、実施の形態１の半導体モジュール１では、凸部１３は、大電流用の端子Ｇ１の厚み方向ｔに対向する部分が最も高く、端子の厚み方向ｔから離れるに従って徐々に低くなっている。つまり、凸部１３の凸高さは、端子同士の対向部分８の距離に応じて可変させることも可能である。
端子同士間の対向部分８を横切るように凸部１３を配置し、沿面距離を確保できるようにその高さを可変する。同様に凹部１２であっても、破線１２ａのように端子Ｃ２の厚み方向、つまり端子同士の対向部分８が最も深く、厚み方向ｔから離れるに従って凹部１２を浅くすることもできる。また、この凹部１２または凸部１３を設けることにより、端子同士の対向部分８の空間距離も自ずと伸ばすことができるので、トラッキング防止のみならず、端子からの放電防止にも効果がある。
図４は、実施の形態１による半導体モジュールの部分詳細図であり、凸部１３を部分的に拡大して示す斜視拡大図である。凸部１３は、半導体モジュール１において、大電流用の端子Ｇ１と大電流用の端子Ｂ１との間のモールド樹脂１０の外周９側面（壁面）に配置されている。ここで、大電流用の端子Ｇ１と大電流用の端子Ｂ１との沿面距離をみると、大電流用の端子Ｇ１と大電流用の端子Ｂ１の対向する１つの角から直線的に引かれたラインＬ１は、凸部１３の表面に沿っており、その長さは凸部１３がない場合と比較して、長くなっている。この長さが沿面距離とみなすことができるので、凸部１３の高さを可変することにより、長さを所望の距離に変更できる。
また、ラインＬ２は出発および到着地点である端子の角部がラインＬ１と同一であるが、凸部１３の低い地点を回って引かれている。このラインＬ２のライン長であっても所望の沿面距離を確保するようにしなければならず、凸部１３の頂部から徐々に低くする場合は注意してその傾斜面７を決定する必要がある。つまり、端子同士間の最短距離は直線とは限らず、凹部１２または凸部１３の周囲、さらにはパッケージであるモールド樹脂１０の外周９についても考慮すべきである。
また、凹部１２に関しても奥部から外周９に向かって滑らかな傾斜面７を有するように形成することができる。凹部１２または凸部１３にこの傾斜面７を設けることで、半導体モジュール１の全体のモールド樹脂１０を成形するための型抜きが容易となるメリットもある。
実施の形態１による半導体モジュール１においては、凹部１２または凸部１３のどちらを設けた場合であっても、沿面距離を確保することに対する有意差は少ないが、別の条件によりどちらを設けるのかについて選択できる。例えば、モールド樹脂１０の外周９に近接する位置までベース１１等が設けられている場合は、凹部１２を設ける余地がないため凸部１３を設けた方が信頼性の高い半導体モジュール１が得られる。さらに、沿面距離をさらに伸ばす必要がある場合は、凹部１２および凸部１３を組合せて設けることも可能である。
以上のように、実施の形態１の半導体モジュール１によれば、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間のモールド樹脂１０の外周９側面の一部に、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間の沿面距離を確保するような深さまたは高さを有し、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間の対向部分８を横切るように形成された凹部１２または凸部１３と、を備えたことにより、半導体モジュール１の信頼性を向上することができる。また、凸部１３は、半導体モジュール１のモールド樹脂１０と一体でなくてもよいが、一体であればモールド時の同一工程で形成することができるので、製造工程が簡略化できる効果を有する。
また、実施の形態１の半導体モジュール１によれば、沿面距離を確保して信頼性を向上すると同時に、端子同士間の空間距離も伸ばすことができる。また、半導体モジュール１において、モールド樹脂１０の外周９の一部において端子同士間が凹凸状となっているので、端子自体の配置、形状には影響しないため、装置である半導体モジュール１の製造のための工作性を低下させることがない。
実施の形態２．
図５Ａは、実施の形態２による半導体モジュールの部分上面図であり、図５Ｂは、実施の形態２による半導体モジュールの部分側面図である。図５Ａおよび図５Ｂは、実施の形態１と回路構成は同じであるが、別構成の半導体モジュール１ａを示す。ここでは、図５Ａおよび図５Ｂを用いて、複数の端子Ｃ１０‐Ｃ１３間の沿面距離の確保について説明する。
図５Ｂに示すように、実施の形態２における半導体モジュール１ａにおいては、複数の端子Ｃ１０‐Ｃ１３が、モールド樹脂１０の外周９側面から千鳥状（ジグザグ状）に配置されて形成されている。さらに、各端子Ｃ１０‐Ｃ１３の対向部分８には、各端子Ｃ１０‐Ｃ１３の厚みのみならず各端子Ｃ１０‐Ｃ１３の幅方向も寄与するものである。このような複数の端子Ｃ１０‐Ｃ１３の配列であっても、沿面距離は、複数の端子Ｃ１０‐Ｃ１３間の対向部分８の最短距離であるので、端子Ｃ１０‐Ｃ１３の各辺からの直線となる。図５Ａおよび図５Ｂでは、破線１８が端子Ｃ１２の角部から端子Ｃ１０の各角部を結んだ複数の線であり、別の破線で示した対向線１７が端子Ｃ１０と端子Ｃ１２の対向部分８に相当するので、この領域の間を横切るように凹凸部を設ける必要がある。つまり、実施の形態２における複数の端子Ｃ１０‐Ｃ１３間の対向部分８は、隣接した複数の端子Ｃ１０‐Ｃ１３の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域である。
図５Ａおよび図５Ｂにおいては、複数の端子Ｃ１０‐Ｃ１３間の対向部分８に凸部１５を形成する事例を用いて説明する。図５Ｂに示すように、例えば、端子Ｃ１０と端子Ｃ１２の対向部分８は、別の破線で示した対向線１７により挟まれて囲まれた面積部分の領域であり、斜線で示されている。また、端子Ｃ１０と端子Ｃ１３の対向部分８についても、別の破線で示した対向線１７により挟まれて囲まれた面積部分の領域である。図５Ａおよび図５Ｂに示すように、実施の形態２の半導体モジュール１ａでは、別の破線で示した対向線１７により囲まれた対向部分８に凸部１５を設ける。そのため、実施の形態２の半導体モジュール１ａでは、凸部１５が横長形状となる。これにより、実施の形態２の半導体モジュール１ａにおいては、上下の端子同士間に凸部１５を設けたことになる。
さらに横方向に隣接する端子間である、例えば端子Ｃ１０と端子Ｃ１１、端子Ｃ１２と端子Ｃ１３の間にも凸部１６を設けられている。
以上のように、実施の形態２による半導体モジュール１ａによれば、端子同士間の対向部分８に凸部１５または凸部１６を設けることにより、沿面距離を確保するものである。凸部１５または凸部１６は、対向部分８を横切る（分断する）ように設けるもので、特に凸部１５のその図中水平方向位置は対向線１７を分断すればよいので左右方向の配置には自由度がある。また凸部１６は、凸部１５と比較して端子同士間の最短距離が長いので、凸部１６の高さは凸部１５の高さよりも低く形成することができる。
また、実施の形態２による半導体モジュール１ａにおいても、凸部１５または凸部１６は、半導体モジュール１ａのモールド樹脂１０と一体でなくてもよいが、一体であればモールド時の同一工程で形成することができるので、製造工程が簡略化できる効果を有する。また、実施の形態２による半導体モジュール１ａにおいては、端子Ｃ１０‐Ｃ１３同士間の対向部分８を分断するように凹部（図示なし）を設けることもできる。実施の形態２の半導体モジュール１ａでは、凹凸部をできる限りどちらかの形状に１本化して単純な構造とすることが可能である。
実施の形態２において、複数の端子Ｃ１０‐Ｃ１３間の対向部分８は、隣接した複数の端子Ｃ１０‐Ｃ１３の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域であると規定したが、実施の形態１の半導体モジュール１においても、例えば図４に示す端子Ｇ１と端子Ｂ１の対向部分８は、隣接した複数の端子である例えば端子Ｇ１と端子Ｂ１の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域であることは言うまでもない。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１、１ａ 半導体モジュール、２ モータ、３ 電源、４ グランド、７ 傾斜面、８ 対向部分、９ 外周、１０ モールド樹脂、１１ ベース、１２ 凹部、１２ａ 破線、１３、１５、１６ 凸部、１７ 対向線、１８ 破線、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２ 端子、Ｔ１、Ｔ２、Ｔ３、Ｔ４ 半導体スイッチング素子

Claims (6)

  1. 半導体スイッチング素子と、
    少なくともいずれかには前記半導体スイッチング素子が装着された複数のベースと、
    前記半導体スイッチング素子および前記複数のベースを封止するモールド樹脂と、
    前記複数のベースのそれぞれと一体的に形成され、前記モールド樹脂の外周側面から突出して設けられた複数の端子と、
    前記複数の端子間の前記モールド樹脂の外周側面の一部に、前記複数の端子間の沿面距離を確保するような高さを有し、前記複数の端子間の対向部分を横切るように形成された凸部と、を備え、
    前記複数の端子は、前記モールド樹脂の外周側面からジグザグ状に配置されて形成されており、
    前記凸部は、ジグザグ状に配置された上下の前記複数の端子間に設けられ、横長形状を有する第１の凸部を有することを特徴とする半導体モジュール。
  2. 前記凸部は、横方向に隣接する前記複数の端子間に設けられた第２の凸部を有することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記凸部は、前記モールド樹脂と同一材料であり、前記複数の端子と前記凸部とは接することなく隙間を有することを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 前記凸部は、前記端子の延在方向に形成された山形形状であり、前記端子の厚み方向に対向する第１の部分を有しており、
    前記凸部の高さは、前記端子の厚み方向から離れるにしたがって徐々に前記第１の部分よりも低く形成されたことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記凸部は、傾斜面を有していることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体モジュール。
  6. 前記複数の端子間の対向部分は、隣接した前記複数の端子の周囲の箇所同士を最短距離で結ぶ複数の線により挟まれた領域であり、
    前記凸部は、前記領域を分断するように配置されたことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体モジュール。
JP2020537902A 2018-08-20 2018-08-20 半導体モジュール Active JP7046200B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/030620 WO2020039466A1 (ja) 2018-08-20 2018-08-20 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2020039466A1 JPWO2020039466A1 (ja) 2021-06-03
JP7046200B2 true JP7046200B2 (ja) 2022-04-01

Family

ID=69591898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020537902A Active JP7046200B2 (ja) 2018-08-20 2018-08-20 半導体モジュール

Country Status (5)

Country Link
US (1) US11621216B2 (ja)
EP (1) EP3843134A4 (ja)
JP (1) JP7046200B2 (ja)
CN (1) CN112534572A (ja)
WO (1) WO2020039466A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130465A (ja) 2013-12-06 2015-07-16 トヨタ自動車株式会社 半導体装置
JP2018022837A (ja) 2016-08-05 2018-02-08 トヨタ自動車株式会社 半導体モジュールの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160449A (ja) * 1974-11-25 1976-05-26 Hitachi Ltd Denshibuhin
JPS63153850A (ja) * 1986-12-17 1988-06-27 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63128745U (ja) * 1987-02-16 1988-08-23
JPH01113346U (ja) 1988-01-25 1989-07-31
JPH0897333A (ja) * 1994-09-29 1996-04-12 Tokin Corp 半導体モールドパッケージ
US6362517B1 (en) * 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
CN102934225B (zh) * 2011-02-15 2016-05-04 松下知识产权经营株式会社 半导体装置及其制造方法
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
US9041172B1 (en) * 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
DE102015109073B4 (de) * 2015-06-09 2023-08-10 Infineon Technologies Ag Elektronische Vorrichtungen mit erhöhten Kriechstrecken

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130465A (ja) 2013-12-06 2015-07-16 トヨタ自動車株式会社 半導体装置
JP2018022837A (ja) 2016-08-05 2018-02-08 トヨタ自動車株式会社 半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20210217687A1 (en) 2021-07-15
EP3843134A4 (en) 2021-08-04
EP3843134A1 (en) 2021-06-30
WO2020039466A1 (ja) 2020-02-27
US11621216B2 (en) 2023-04-04
CN112534572A (zh) 2021-03-19
JPWO2020039466A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
KR100958422B1 (ko) 고전압 응용에 적합한 구조를 갖는 반도체 패키지
JP5253455B2 (ja) パワー半導体装置
JP4829690B2 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
JP4138612B2 (ja) 電力用半導体装置
TW201816973A (zh) 模壓智慧電源模組
JP7124474B2 (ja) 半導体装置
JP2010287737A (ja) 半導体装置
JP4196001B2 (ja) 半導体パワーモジュール
JP3769228B2 (ja) 電力半導体装置
JP4820233B2 (ja) 半導体装置
JP2001308265A (ja) 半導体装置
JP4218243B2 (ja) 半導体装置
JP7046200B2 (ja) 半導体モジュール
JP2014165452A (ja) 半導体装置
US20150187669A1 (en) Semiconductor device
JP2013102242A (ja) パワー半導体装置
JP5932555B2 (ja) 電力半導体装置
JP2002353406A (ja) 半導体装置
US20100052140A1 (en) Package structure
JP7019822B2 (ja) 半導体モジュール
JP6099784B2 (ja) 電力半導体装置
JP2009038138A (ja) 樹脂封止型半導体装置およびこれを用いた回路モジュール
JP3922698B2 (ja) 半導体装置
US20180218959A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220322

R151 Written notification of patent or utility model registration

Ref document number: 7046200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151