WO2020039466A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2020039466A1
WO2020039466A1 PCT/JP2018/030620 JP2018030620W WO2020039466A1 WO 2020039466 A1 WO2020039466 A1 WO 2020039466A1 JP 2018030620 W JP2018030620 W JP 2018030620W WO 2020039466 A1 WO2020039466 A1 WO 2020039466A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminals
semiconductor module
terminal
convex portion
mold resin
Prior art date
Application number
PCT/JP2018/030620
Other languages
English (en)
French (fr)
Inventor
謙介 竹内
政行 船越
崇志 長尾
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/056,505 priority Critical patent/US11621216B2/en
Priority to CN201880096364.0A priority patent/CN112534572A/zh
Priority to JP2020537902A priority patent/JP7046200B2/ja
Priority to PCT/JP2018/030620 priority patent/WO2020039466A1/ja
Priority to EP18931121.0A priority patent/EP3843134A4/en
Publication of WO2020039466A1 publication Critical patent/WO2020039466A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/40177—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Definitions

  • the present application relates to a semiconductor module.
  • a creepage distance between terminals is formed long by forming irregularities between terminals protruding from the outer periphery of the package as a measure against tracking.
  • a stepped shape having irregularities is provided over the entire side surface of the IC package, and external leads are arranged in a zigzag pattern from concave and convex portions of the package outer shape. The creepage distance between the terminals is extended by being drawn out.
  • the present application discloses a technique for solving the above-described problem, and a semiconductor module that has improved the reliability while simplifying the workability of a mold resin while securing a creepage distance between terminals.
  • the purpose is to provide.
  • the semiconductor module disclosed in the present application is a semiconductor switching element, at least one of the plurality of bases on which the semiconductor switching element is mounted, a mold resin for sealing the semiconductor switching element and the plurality of bases, A plurality of terminals formed integrally with each of the plurality of bases and protruding from an outer peripheral side surface of the mold resin; and a part of the outer peripheral side surface of the mold resin between the plurality of terminals; A concave or convex portion having a depth or a height to ensure a creepage distance therebetween, and formed to cross an opposing portion between the plurality of terminals.
  • the semiconductor module disclosed in the present application it is possible to obtain a semiconductor module capable of simplifying the workability of the mold resin and improving the reliability while securing the creepage distance between the terminals.
  • FIG. 2 is a circuit diagram showing a semiconductor module according to the first embodiment.
  • FIG. 2 is a plan view showing an internal configuration of the semiconductor module according to the first embodiment.
  • FIG. 2 is a side view of the semiconductor module according to the first embodiment.
  • FIG. 3 is a partial detailed view of the semiconductor module according to the first embodiment;
  • FIG. 3 is a partial detailed view of the semiconductor module according to the first embodiment;
  • FIG. 13 is a partial top view of the semiconductor module according to the second embodiment.
  • FIG. 13 is a partial side view of a semiconductor module according to a second embodiment.
  • FIG. 1 is a circuit diagram showing a semiconductor module according to the first embodiment.
  • the semiconductor module 1 includes at least one semiconductor switching element T1 to T4.
  • FIG. 1 shows an H-bridge circuit for driving a motor 2.
  • the semiconductor module 1 includes a motor 2, a plus (+) power supply 3, and a ground 4.
  • double circles indicate terminals C1-C6, B1, B2, G1, G2, M1, and M2.
  • Each of the semiconductor switching elements T1 to T4 is, for example, a field effect transistor (FET).
  • FET field effect transistor
  • the semiconductor module 1 forms a bridge circuit with four FETs, and the terminals C5 and C6 for small signals and the terminals M1 and M2 for large current, which are intermediate connection positions of the upper and lower arms. Is connected to the motor 2.
  • the small signal terminals C1, C2, C3 and C4 are control signal terminals for driving the gate of the FET, and the small signal terminals C5 and C6 are voltage monitor terminals of the motor 2.
  • the large-current terminals B1 and B2 are connected to a positive (+) power supply 3, and the large-current terminals G1 and G2 are connected to a ground 4.
  • Output terminals to the motor 2 are a large current terminal M1 and a terminal M2.
  • FIG. 2A is a plan view showing the internal configuration of the semiconductor module according to the first embodiment, in which the circuit configuration shown in FIG. FIG. 2A shows the semiconductor module 1 in a see-through manner, and shows the outer shape of the mold resin 10 by a one-dot chain line.
  • the plate-shaped base 11 made of copper or a copper alloy is divided into a plurality of patterns.
  • the terminals C 1 -C 6, B 1, B 2, G 1, G 2, M 1, M 2 are respectively formed integrally with the plurality of bases 11, and the semiconductor switching elements T 1 -T 4 are mounted on the bases 11. ing.
  • Terminals G1, B1, M1, M2, B2, G2 for large current and terminals C2, C6 for small signals provided on the outer peripheral 9 side surface of the mold resin 10 of the semiconductor module 1 and extended from the base 11 are provided.
  • C1, C3, C5, and C4 are formed.
  • terminals G1, B1, M1, M2, B2, and G2 for large current are arranged on the lower side in the figure, and terminals C2, C6, C1, C3, and C5 for small signals are arranged on the upper side in the figure.
  • C4 are arranged in order.
  • the H-bridge circuit has FETs connected in series to the upper and lower arms, and these are configured as a pair. Therefore, the arrangement in FIG. Therefore, only one of the arrangement and connection will be described.
  • a copper plate base 11 extends from the large current terminal B1 to the inside of the semiconductor module 1, and an FET as a semiconductor switching element T1 is mounted.
  • the gate (not shown) of the FET which is the semiconductor switching element T1 is connected to the small signal terminal C1 by a wire J3 formed by wire bonding.
  • the base 11 of the copper plate is directly connected to the drain (not shown) of the FET which is the semiconductor switching element T1, while the source (not shown) is electrically wired by a jumper J1.
  • the jumper wire J1 is also formed in a copper plate shape like the copper plate base 11 and has not only a large current flow but also excellent heat conductivity.
  • the jumper wire J1 is connected to another base 11, which is connected to a large current terminal M1 which is an output terminal to the motor 2.
  • the upper side in the figure is connected to the base 11 of the FET which is the semiconductor switching element T2 of the lower arm.
  • the FET which is the semiconductor switching element T2 has a gate connected to a small signal terminal C2 with a wire J3 by wire bonding, and a source connected to a large current which is a ground terminal via a jumper wire J2. Terminal G1.
  • the semiconductor switching elements T1, T2, T3, T4, the base 11, the jumper wires J1, J2, etc. are arranged and connected. The whole is covered and sealed.
  • the semiconductor switching elements T1 to T4 are turned on and off, and a relatively large current is controlled.
  • the terminals G1, B1, M1, M2, B2, and G2 for large current are energized by about 100 A at the maximum.
  • the terminals C1-C6 for small signals are controlled by signals of relatively small current, and are supplied with currents of several mA or less.
  • the terminals C 1 -C 6, B 1, B 2, G 1, G 2, M 1, M 2 are arranged close to each other in order to reduce the size of the entire device, that is, the semiconductor module 1.
  • tracking may occur due to the environment in which the semiconductor module 1 as the device is installed, the material of the molding resin 10, paint, and the like, and if insulation is ensured only by normal driving of the semiconductor module 1 as the device. However, this affects the reliability of the entire device including the semiconductor module 1, for example, the power converter.
  • the creepage distance is generally defined by the material, the degree of contamination, and the like, but the operating voltage is particularly important. For example, when the device is mounted on a vehicle, the voltage is usually 14 V, which is a relatively low voltage. Therefore, the creepage distance may be about 1 mm. However, since the electric vehicle has a high voltage of about 350 V, assuming that the operating voltage is also 350 V, the creepage distance needs to be about 3 mm.
  • the creepage distance is the shortest distance between the terminals along the molding resin 10 which is an insulating resin
  • the position of the terminals facing each other, the thickness and width of the terminals themselves, and the distance between the sides of the terminals are also taken into consideration.
  • the concave portion 12 or the convex portion 13 is provided on a part of the outer periphery 9 of the semiconductor module 1 between the terminals. Thereby, the shortest distance between the terminals is extended by the uneven surface.
  • small signal terminals C1, C6, and C2 are provided on the outer periphery 9 of the upper mold resin 10 in the figure, and the outer periphery between the small signal terminals C1, C6, and C2 is provided.
  • 9 has a recess 12.
  • terminals M1, B1, and G1 for large current are provided on the outer periphery 9 of the lower mold resin 10 in the figure, and the outer periphery 9 between the terminals M1, B1, and G1 for large current is convex.
  • a part 13 is provided. As shown in FIG.
  • the shortest distance between the terminals is the outer periphery 9 indicated by a dashed line, but by providing the concave portion 12 and the convex portion 13,
  • the distance along the outer periphery 9 can be arbitrarily increased by the depth of the concave portion 12 or the height of the convex portion 13.
  • the plurality of terminals C1, C6, C2 and the recess 12 or the plurality of terminals M1, B1, G1 and the protrusion 13 have a gap without being in contact with each other.
  • FIG. 2B is a side view of the semiconductor module according to the first embodiment.
  • the shape of the protrusion 13 is a mountain shape (including a trapezoid) formed in the extending direction of the terminal G2. Further, in the semiconductor module 1, the protrusion 13 may not be formed over the entire side surface of the outer periphery 9 of the mold resin 10.
  • the convex portion 13 is provided between the small signal terminals C1 and C6 and the concave portion 12 is provided between the large current terminals G1, B1, M1, M2, B2 and G2, the concave portion 12 or A configuration in which any one of the protrusions 13 is provided may be employed.
  • FIG. 3 is a partial detailed view of the semiconductor module according to the first embodiment.
  • FIG. 3 is a sectional view of terminals C6-B1 to C2-G1 of the semiconductor module 1 shown in FIG. 2A, and a dashed line indicates an outer periphery 9 of the semiconductor module 1.
  • the concave portion 12 provided near the small signal terminal C2 is formed in a substantially semicircular shape from the outer periphery 9.
  • the protrusion 13 is formed to protrude in the direction in which the terminal G1 extends, and has a trapezoidal shape.
  • the protruding portion 13 is the highest at a portion facing the thickness direction t of the terminal G1 for large current, and Gradually decreases with increasing distance from the thickness direction t. That is, the convex height of the convex portion 13 can be changed according to the distance between the opposing portions 8 of the terminals.
  • the convex portion 13 is arranged so as to cross the facing portion 8 between the terminals, and its height is varied so that the creepage distance can be secured. Similarly, even in the concave portion 12, the concave portion 12 can be made shallower in the thickness direction of the terminal C2, that is, the opposing portion 8 between the terminals, as shown by the broken line 12a, and becomes farther away from the thickness direction t. In addition, by providing the concave portion 12 or the convex portion 13, the spatial distance between the opposing portions 8 of the terminals can be naturally increased, which is effective not only for preventing tracking but also for preventing discharge from the terminals.
  • FIG. 4 is a partially detailed view of the semiconductor module according to the first embodiment, and is an enlarged perspective view showing the protrusion 13 in a partially enlarged manner.
  • the protrusions 13 are arranged on the outer peripheral 9 side surfaces (wall surfaces) of the mold resin 10 between the large current terminal G1 and the large current terminal B1.
  • the creepage distance was linearly drawn from one opposing corner of the large current terminal G1 and the large current terminal B1.
  • the line L ⁇ b> 1 is along the surface of the convex portion 13, and its length is longer than that without the convex portion 13. Since this length can be regarded as the creeping distance, the length can be changed to a desired distance by changing the height of the projection 13.
  • the line L2 has the same terminal corners as the departure and arrival points, but is drawn around the low point of the protrusion 13. A desired creepage distance must be ensured even with the line length of the line L2, and when gradually lowering from the top of the convex portion 13, it is necessary to determine the inclined surface 7 with care. That is, the shortest distance between the terminals is not limited to a straight line, and the periphery of the concave portion 12 or the convex portion 13 and the outer periphery 9 of the mold resin 10 which is a package should be considered.
  • the recess 12 can be formed so as to have a smooth inclined surface 7 from the back toward the outer periphery 9.
  • Providing the inclined surface 7 in the concave portion 12 or the convex portion 13 also has an advantage that the die for forming the entire mold resin 10 of the semiconductor module 1 can be easily removed.
  • the semiconductor module 1 according to the first embodiment there is little significant difference in securing the creepage distance regardless of whether the concave portion 12 or the convex portion 13 is provided. You can choose. For example, when the base 11 and the like are provided up to a position close to the outer periphery 9 of the mold resin 10, there is no room for providing the concave portion 12, and thus the semiconductor module 1 having higher reliability is provided by providing the convex portion 13. . Further, when it is necessary to further increase the creepage distance, the concave portion 12 and the convex portion 13 can be provided in combination.
  • the plurality of terminals C1-C6, B1, B2, G1, G2, M1, and M2 have a plurality of Terminals C1-C6, B1, B2, G1, G2, M1, M2, having a depth or height to ensure a creepage distance between them, and a plurality of terminals C1-C6, B1, B2, G1, G2,
  • the convex portion 13 may not be integral with the mold resin 10 of the semiconductor module 1, but if it is integral, it can be formed in the same process at the time of molding, and thus has the effect of simplifying the manufacturing process.
  • the creepage distance can be ensured to improve the reliability, and at the same time, the space distance between the terminals can be increased. Further, in the semiconductor module 1, since a part of the outer periphery 9 of the mold resin 10 has irregularities between terminals, the arrangement and shape of the terminals themselves are not affected. Workability is not reduced.
  • FIG. 5A is a partial top view of the semiconductor module according to the second embodiment
  • FIG. 5B is a partial side view of the semiconductor module according to the second embodiment.
  • FIGS. 5A and 5B show a semiconductor module 1a having the same circuit configuration as the first embodiment, but having a different configuration.
  • the securing of the creepage distance between the terminals C10 and C13 will be described with reference to FIGS. 5A and 5B.
  • a plurality of terminals C10 to C13 are formed in a zigzag manner from the outer peripheral 9 side surfaces of the mold resin 10. Furthermore, not only the thickness of each terminal C10-C13 but also the width direction of each terminal C10-C13 contributes to the facing portion 8 of each terminal C10-C13. Even in such an arrangement of the plurality of terminals C10-C13, the creepage distance is the shortest distance of the facing portion 8 between the plurality of terminals C10-C13, and therefore, is a straight line from each side of the terminals C10-C13. .
  • a broken line 18 is a plurality of lines connecting a corner of the terminal C12 to each corner of the terminal C10, and a facing line 17 shown by another broken line is a facing line 8 of the terminal C10 and the terminal C12. Therefore, it is necessary to provide an uneven portion so as to cross between the regions. That is, the opposing portion 8 between the plurality of terminals C10 and C13 in the second embodiment is surrounded by a plurality of lines connecting arbitrary points around the plurality of adjacent terminals C10 and C13 with the shortest distance. This is the area of the area.
  • a convex portion 15 is formed on the facing portion 8 between the terminals C10 and C13.
  • the opposing portion 8 of the terminal C10 and the terminal C12 is a region of an area surrounded by an opposing line 17 indicated by another broken line, and is indicated by oblique lines.
  • the opposing portion 8 of the terminal C10 and the terminal C13 is also a region of an area surrounded by the opposing line 17 indicated by another broken line.
  • the convex portion 15 is provided in the facing portion 8 surrounded by the facing line 17 shown by another broken line.
  • the protrusion 15 has a horizontally long shape.
  • the protrusion 15 is provided between the upper and lower terminals.
  • the protrusions 16 are provided between the terminals adjacent in the horizontal direction, for example, between the terminals C10 and C11 and between the terminals C12 and C13.
  • the creepage distance is ensured by providing the protrusion 15 or the protrusion 16 in the facing portion 8 between the terminals.
  • the convex portion 15 or the convex portion 16 is provided so as to cross (divide) the opposing portion 8.
  • the horizontal position of the convex portion 15 in the drawing may be the opposing line 17.
  • the height of the protrusion 16 can be formed lower than the height of the protrusion 15.
  • the protrusions 15 or 16 may not be integral with the molding resin 10 of the semiconductor module 1a, but if they are integral, they are formed in the same step during molding. Therefore, there is an effect that the manufacturing process can be simplified.
  • a concave portion (not shown) may be provided so as to divide the facing portion 8 between the terminals C10 and C13.
  • the concave and convex portions can be integrated into one of the shapes as much as possible to have a simple structure.
  • the opposing portion 8 between the plurality of terminals C10 and C13 has an area surrounded by a plurality of lines connecting arbitrary points around the plurality of adjacent terminals C10 and C13 with the shortest distance.
  • the opposing portion 8 of the terminal G1 and the terminal B1 shown in FIG. 4 is a plurality of adjacent terminals, for example, the terminal G1 and the terminal B1. It is needless to say that it is a region of an area portion surrounded by a plurality of lines connecting arbitrary points around the shortest distance with each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体モジュール（１）は、半導体スイッチング素子（Ｔ１‐Ｔ４）と、少なくともいずれかには半導体スイッチング素子（Ｔ１‐Ｔ４）が装着された複数のベース（１１）と、半導体スイッチング素子（Ｔ１‐Ｔ４）および複数のベース（１１）を封止するモールド樹脂（１０）と、複数のベース（１１）のそれぞれと一体的に形成され、モールド樹脂（１０）の外周側面から突出して設けられた複数の端子（Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２）と、複数の端子（Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２）間のモールド樹脂（１０）の外周（９）側面の一部に、複数の端子（Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２）間の沿面距離を確保するような深さまたは高さを有し、複数の端子（Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２）間の対向部分を横切るように形成された凹部（１２）または凸部（１３）と、を備えたものである。

Description

半導体モジュール
　本願は、半導体モジュールに関するものである。
　従来、半導体モジュールのパッケージにおいては、トラッキング対策としてパッケージの外周より突出された端子同士の間を凹凸形状とすることにより、端子同士間の沿面距離を長く形成していた。例えば、特許文献１に開示された従来の半導体モジュールのＩＣパッケージにあっては、ＩＣパッケージの側面全面に亘って凹凸を呈する段付き形状とし、外部リードをパッケージ外形の凹部、凸部よりジグザグ配列に引き出して構成したことにより端子同士間の沿面距離を長くするものである。
実開平１－１１３３４６号公報
　しかしながら、前述した特許文献１に開示された半導体モジュールのＩＣパッケージにおいては、パッケージの外形と端子は隣同士で異なり、樹脂によりモールドされるパッケージの金型製作が複雑な形状となり、工作性が複雑であるという課題があった。また、金型から離形の際に、金型と樹脂が接する面が広いため、樹脂剥離が発生し半導体モジュールの信頼性を損なうという問題があった。
　本願は、上述のような課題を解決するための技術を開示するものであり、端子間の沿面距離を確保しつつ、モールド樹脂の工作性を簡略化するとともに信頼性を向上させた半導体モジュールを提供することを目的とする。
　本願に開示される半導体モジュールは、半導体スイッチング素子と、少なくともいずれかには前記半導体スイッチング素子が装着された複数のベースと、前記半導体スイッチング素子および前記複数のベースを封止するモールド樹脂と、前記複数のベースのそれぞれと一体的に形成され、前記モールド樹脂の外周側面から突出して設けられた複数の端子と、前記複数の端子間の前記モールド樹脂の外周側面の一部に、前記複数の端子間の沿面距離を確保するような深さまたは高さを有し、前記複数の端子間の対向部分を横切るように形成された凹部または凸部と、を備えたものである。
　本願に開示される半導体モジュールによれば、端子間の沿面距離を確保しつつ、モールド樹脂の工作性を簡略化するとともに信頼性を向上させることが可能な半導体モジュールを得ることができる。
実施の形態１による半導体モジュールを示す回路図である。 実施の形態１による半導体モジュールの内部構成を示す平面図である。 実施の形態１による半導体モジュールの側面図である。 実施の形態１による半導体モジュールの部分詳細図である。 実施の形態１による半導体モジュールの部分詳細図である。 実施の形態２による半導体モジュールの部分上面図である。 実施の形態２による半導体モジュールの部分側面図である。
　以下、図面に基づいて実施の形態１による半導体モジュールについて説明する。
　なお、各図面中において、同一符号は同一あるいは相当のものであることを示す。
実施の形態１．
　図１は、実施の形態１による半導体モジュールを示す回路図である。半導体モジュール１は、複数の半導体スイッチング素子Ｔ１‐Ｔ４を少なくとも１つは内蔵している。図１は、モータ２を駆動するＨブリッジ回路を示しており、半導体モジュール１は、モータ２、プラス（＋）の電源３、グランド４を備えている。図１において、二重丸印は端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２を示している。半導体スイッチング素子Ｔ１‐Ｔ４は、例えば電界効果トランジスタ（Field effect transistor:ＦＥＴ）である。図１に示すように、半導体モジュール１は、４個のＦＥＴによりブリッジ回路を構成し、上下アームの中間接続位置である小信号用の端子Ｃ５および端子Ｃ６、大電流用の端子Ｍ１および端子Ｍ２にはモータ２が接続される。
　また、小信号用の端子Ｃ１、Ｃ２、Ｃ３、Ｃ４は、ＦＥＴのゲート駆動用制御信号端子であり、小信号用の端子Ｃ５、Ｃ６はモータ２の電圧モニタ端子である。大電流用の端子Ｂ１および端子Ｂ２は、プラス（＋）の電源３に、大電流用の端子Ｇ１および端子Ｇ２はグランド４にそれぞれ接続される。モータ２への出力端子は、大電流用の端子Ｍ１および端子Ｍ２である。
　図２Ａは、実施の形態１による半導体モジュールの内部構成を示す平面図であり、図１に示した回路構成を半導体モジュール１として形成したものである。また、図２Ａは半導体モジュール１を透視して示したものであり、モールド樹脂１０の外形を一点鎖線で示している。例えば、銅または銅合金の板状のベース１１は、複数のパターンに分割されている。端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２は、複数のベース１１とそれぞれ一体的に形成されており、このベース１１の上に半導体スイッチング素子Ｔ１‐Ｔ４が装着されて形成されている。半導体モジュール１のモールド樹脂１０の外周９側面には、ベース１１から延長され突出して設けられた大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２および小信号用の端子Ｃ２、Ｃ６、Ｃ１、Ｃ３、Ｃ５、Ｃ４が形成される。図２Ａに示すように、図中下側に大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２が配列され、図中上側に小信号用の端子Ｃ２、Ｃ６、Ｃ１、Ｃ３、Ｃ５、Ｃ４が順に配列されている。
　図１に示すように、Ｈブリッジ回路は上下アームに直列にＦＥＴが接続され、これが対で構成されているので、図２Ａにおける配置も左右同様な配置、つまりミラー配置となっている。そのため、配置および接続については、一方についてのみ説明する。
　図２Ａに示すように、大電流用の端子Ｂ１から銅板のベース１１は、半導体モジュール１の内部へ伸びており、半導体スイッチング素子Ｔ１であるＦＥＴが装着されている。半導体スイッチング素子Ｔ１であるＦＥＴのゲート（図示なし）は、ワイヤボンディングによるワイヤＪ３により小信号用の端子Ｃ１に接続されている。銅板のベース１１は、半導体スイッチング素子Ｔ１であるＦＥＴのドレイン（図示なし）と直接接続され、一方、ソース（図示なし）はジャンパ線Ｊ１により電気的に配線されている。このジャンパ線Ｊ１も銅板のベース１１と同様に銅板状で形成され大電流を流すのみならず、伝熱性にも優れている。
　ジャンパ線Ｊ１の一方（図中下側）は別のベース１１と接続され、これはモータ２への出力用端子である大電流用の端子Ｍ１へと接続されている。他方、（図中上側）は下アームの半導体スイッチング素子Ｔ２であるＦＥＴのベース１１へ接続されている。半導体スイッチング素子Ｔ２であるＦＥＴも半導体スイッチング素子Ｔ１であるＦＥＴと同様に、ゲートにはワイヤボンディングによるワイヤＪ３で小信号用の端子Ｃ２へ、ソースはジャンパ線Ｊ２を介してグランド端子である大電流用の端子Ｇ１に接続されている。
　以上のように、実施の形態１による半導体モジュール１は、半導体スイッチング素子Ｔ１、Ｔ２、Ｔ３、Ｔ４、ベース１１、ジャンパ線Ｊ１、Ｊ２等々を配置して接続した後、一点鎖線のモールド樹脂１０で全体を覆われて封止されている。
　半導体モジュール１は半導体スイッチング素子Ｔ１‐Ｔ４がオン、オフ駆動され、比較的大電流が制御されている。具体的には、大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２は、最大で１００Ａ程度通電する。また、小信号用の端子Ｃ１‐Ｃ６は比較的少電流の信号が制御され、数ｍＡ以下通電する。
　各端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２は、装置全体つまり半導体モジュール１の小型化のため近接して配列される。また、装置である半導体モジュール１の設置される環境、又はモールド樹脂１０の材料、塗料等々によりトラッキングが発生する可能性があり、絶縁性の確保は装置である半導体モジュール１の正常な駆動のみならず、この半導体モジュール１を含んだ全体の装置、例えば電力変換装置の信頼性に影響する。
　そのため、実施の形態１における半導体モジュール１においては、沿面距離の確保が必要であるが、この距離を取りすぎると装置の小型化の疎外となる。沿面距離は一般にはその材料、汚損度等々で規定されるが、特に動作電圧が重要であり、例えば車両へ装置を装着した場合、電圧は通常バッテリ電圧１４Ｖであるため、比較的低電圧であるので沿面距離は１ｍｍ程度でよい。しかし、電気自動車では３５０Ｖ程度と高電圧であるので動作電圧も３５０Ｖと仮定すると沿面距離は３ｍｍ程度が必要である。
　さらに沿面距離は、絶縁樹脂であるモールド樹脂１０に沿って端子同士が対向する最短距離となるので、隣接する端子との対向位置、端子自体の厚みと幅、端子の各辺同士の距離も考慮しなければならない。実施の形態１による半導体モジュール１によれば、端子同士間の半導体モジュール１の外周９の一部に凹部１２または凸部１３を設ける。これにより、端子間の最短距離が凹凸面によって延長される。
　図２Ａに示すように、図中上側のモールド樹脂１０の外周９には、小信号用の端子Ｃ１、Ｃ６、Ｃ２が設けられており、小信号用の端子Ｃ１、Ｃ６、Ｃ２の間の外周９には凹部１２が設けられている。一方、図中下側のモールド樹脂１０の外周９には、大電流用の端子Ｍ１、Ｂ１、Ｇ１が設けられており、大電流用の端子Ｍ１、Ｂ１、Ｇ１の間の外周９には凸部１３が設けられている。図２Ａに示すように、この凹部１２、凸部１３が形成されていない場合は、端子間の最短距離は一点鎖線で示した外周９となるが、凹部１２、凸部１３を設けることにより、その外周９に沿った距離は凹部１２の深さまたは凸部１３の高さで任意に距離を稼ぐことが可能となる。また、複数の端子Ｃ１、Ｃ６、Ｃ２と凹部１２または複数の端子Ｍ１、Ｂ１、Ｇ１と凸部１３とは接することなく隙間を有している。
　なお、小信号用の端子Ｃ１、端子Ｃ３の間１４ａ、及び大電流用の端子Ｍ１、Ｍ２の間１４ｂは、端子間の長さが大きく広いため、沿面距離が確保されているため、凹部１２または凸部１３を設ける必要がない。図２Ｂは、実施の形態１による半導体モジュールの側面図である。図２Ｂに示すように、凸部１３の形状は端子Ｇ２の延在方向に形成された山形形状（台形も含む）である。また、半導体モジュール１において、モールド樹脂１０の外周９の側面全体に渡って凸部１３を形成しなくてもよい。さらにまた、小信号用の端子Ｃ１‐Ｃ６間に凸部１３を設け、大電流用の端子Ｇ１、Ｂ１、Ｍ１、Ｍ２、Ｂ２、Ｇ２間に凹部１２を設ける構成であっても、凹部１２または凸部１３のどちらか１種類を設ける構成であってもよい。
　次に、図３、図４を用いてさらに詳細に凹凸部について説明する。図３は、実施の形態１による半導体モジュールの部分詳細図である。図３は、図２Ａに示した半導体モジュール１の端子Ｃ６‐Ｂ１からＣ２‐Ｇ１を見た断面図であり、一点鎖線は半導体モジュール１の外周９を示している。
　実施の形態１による半導体モジュール１において、小信号用の端子Ｃ２の近傍に設けた凹部１２は外周９から略半円状に穿かれている。一方、凸部１３は、端子Ｇ１の延在方向に向かって突出して形成されており、台形形状となっている。沿面距離は、端子の端部間の最短距離であるので、実施の形態１の半導体モジュール１では、凸部１３は、大電流用の端子Ｇ１の厚み方向ｔに対向する部分が最も高く、端子の厚み方向ｔから離れるに従って徐々に低くなっている。つまり、凸部１３の凸高さは、端子同士の対向部分８の距離に応じて可変させることも可能である。
　端子同士間の対向部分８を横切るように凸部１３を配置し、沿面距離を確保できるようにその高さを可変する。同様に凹部１２であっても、破線１２ａのように端子Ｃ２の厚み方向、つまり端子同士の対向部分８が最も深く、厚み方向ｔから離れるに従って凹部１２を浅くすることもできる。また、この凹部１２または凸部１３を設けることにより、端子同士の対向部分８の空間距離も自ずと伸ばすことができるので、トラッキング防止のみならず、端子からの放電防止にも効果がある。
　図４は、実施の形態１による半導体モジュールの部分詳細図であり、凸部１３を部分的に拡大して示す斜視拡大図である。凸部１３は、半導体モジュール１において、大電流用の端子Ｇ１と大電流用の端子Ｂ１との間のモールド樹脂１０の外周９側面（壁面）に配置されている。ここで、大電流用の端子Ｇ１と大電流用の端子Ｂ１との沿面距離をみると、大電流用の端子Ｇ１と大電流用の端子Ｂ１の対向する１つの角から直線的に引かれたラインＬ１は、凸部１３の表面に沿っており、その長さは凸部１３がない場合と比較して、長くなっている。この長さが沿面距離とみなすことができるので、凸部１３の高さを可変することにより、長さを所望の距離に変更できる。
　また、ラインＬ２は出発および到着地点である端子の角部がラインＬ１と同一であるが、凸部１３の低い地点を回って引かれている。このラインＬ２のライン長であっても所望の沿面距離を確保するようにしなければならず、凸部１３の頂部から徐々に低くする場合は注意してその傾斜面７を決定する必要がある。つまり、端子同士間の最短距離は直線とは限らず、凹部１２または凸部１３の周囲、さらにはパッケージであるモールド樹脂１０の外周９についても考慮すべきである。
　また、凹部１２に関しても奥部から外周９に向かって滑らかな傾斜面７を有するように形成することができる。凹部１２または凸部１３にこの傾斜面７を設けることで、半導体モジュール１の全体のモールド樹脂１０を成形するための型抜きが容易となるメリットもある。
　実施の形態１による半導体モジュール１においては、凹部１２または凸部１３のどちらを設けた場合であっても、沿面距離を確保することに対する有意差は少ないが、別の条件によりどちらを設けるのかについて選択できる。例えば、モールド樹脂１０の外周９に近接する位置までベース１１等が設けられている場合は、凹部１２を設ける余地がないため凸部１３を設けた方が信頼性の高い半導体モジュール１が得られる。さらに、沿面距離をさらに伸ばす必要がある場合は、凹部１２および凸部１３を組合せて設けることも可能である。
　以上のように、実施の形態１の半導体モジュール１によれば、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間のモールド樹脂１０の外周９側面の一部に、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間の沿面距離を確保するような深さまたは高さを有し、複数の端子Ｃ１‐Ｃ６、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２間の対向部分８を横切るように形成された凹部１２または凸部１３と、を備えたことにより、半導体モジュール１の信頼性を向上することができる。また、凸部１３は、半導体モジュール１のモールド樹脂１０と一体でなくてもよいが、一体であればモールド時の同一工程で形成することができるので、製造工程が簡略化できる効果を有する。
　また、実施の形態１の半導体モジュール１によれば、沿面距離を確保して信頼性を向上すると同時に、端子同士間の空間距離も伸ばすことができる。また、半導体モジュール１において、モールド樹脂１０の外周９の一部において端子同士間が凹凸状となっているので、端子自体の配置、形状には影響しないため、装置である半導体モジュール１の製造のための工作性を低下させることがない。
実施の形態２．
　図５Ａは、実施の形態２による半導体モジュールの部分上面図であり、図５Ｂは、実施の形態２による半導体モジュールの部分側面図である。図５Ａおよび図５Ｂは、実施の形態１と回路構成は同じであるが、別構成の半導体モジュール１ａを示す。ここでは、図５Ａおよび図５Ｂを用いて、複数の端子Ｃ１０‐Ｃ１３間の沿面距離の確保について説明する。
　図５Ｂに示すように、実施の形態２における半導体モジュール１ａにおいては、複数の端子Ｃ１０‐Ｃ１３が、モールド樹脂１０の外周９側面から千鳥状（ジグザグ状）に配置されて形成されている。さらに、各端子Ｃ１０‐Ｃ１３の対向部分８には、各端子Ｃ１０‐Ｃ１３の厚みのみならず各端子Ｃ１０‐Ｃ１３の幅方向も寄与するものである。このような複数の端子Ｃ１０‐Ｃ１３の配列であっても、沿面距離は、複数の端子Ｃ１０‐Ｃ１３間の対向部分８の最短距離であるので、端子Ｃ１０‐Ｃ１３の各辺からの直線となる。図５Ａおよび図５Ｂでは、破線１８が端子Ｃ１２の角部から端子Ｃ１０の各角部を結んだ複数の線であり、別の破線で示した対向線１７が端子Ｃ１０と端子Ｃ１２の対向部分８に相当するので、この領域の間を横切るように凹凸部を設ける必要がある。つまり、実施の形態２における複数の端子Ｃ１０‐Ｃ１３間の対向部分８は、隣接した複数の端子Ｃ１０‐Ｃ１３の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域である。
　図５Ａおよび図５Ｂにおいては、複数の端子Ｃ１０‐Ｃ１３間の対向部分８に凸部１５を形成する事例を用いて説明する。図５Ｂに示すように、例えば、端子Ｃ１０と端子Ｃ１２の対向部分８は、別の破線で示した対向線１７により挟まれて囲まれた面積部分の領域であり、斜線で示されている。また、端子Ｃ１０と端子Ｃ１３の対向部分８についても、別の破線で示した対向線１７により挟まれて囲まれた面積部分の領域である。図５Ａおよび図５Ｂに示すように、実施の形態２の半導体モジュール１ａでは、別の破線で示した対向線１７により囲まれた対向部分８に凸部１５を設ける。そのため、実施の形態２の半導体モジュール１ａでは、凸部１５が横長形状となる。これにより、実施の形態２の半導体モジュール１ａにおいては、上下の端子同士間に凸部１５を設けたことになる。
　さらに横方向に隣接する端子間である、例えば端子Ｃ１０と端子Ｃ１１、端子Ｃ１２と端子Ｃ１３の間にも凸部１６を設けられている。
　以上のように、実施の形態２による半導体モジュール１ａによれば、端子同士間の対向部分８に凸部１５または凸部１６を設けることにより、沿面距離を確保するものである。凸部１５または凸部１６は、対向部分８を横切る（分断する）ように設けるもので、特に凸部１５のその図中水平方向位置は対向線１７を分断すればよいので左右方向の配置には自由度がある。また凸部１６は、凸部１５と比較して端子同士間の最短距離が長いので、凸部１６の高さは凸部１５の高さよりも低く形成することができる。
　また、実施の形態２による半導体モジュール１ａにおいても、凸部１５または凸部１６は、半導体モジュール１ａのモールド樹脂１０と一体でなくてもよいが、一体であればモールド時の同一工程で形成することができるので、製造工程が簡略化できる効果を有する。また、実施の形態２による半導体モジュール１ａにおいては、端子Ｃ１０‐Ｃ１３同士間の対向部分８を分断するように凹部（図示なし）を設けることもできる。実施の形態２の半導体モジュール１ａでは、凹凸部をできる限りどちらかの形状に１本化して単純な構造とすることが可能である。
　実施の形態２において、複数の端子Ｃ１０‐Ｃ１３間の対向部分８は、隣接した複数の端子Ｃ１０‐Ｃ１３の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域であると規定したが、実施の形態１の半導体モジュール１においても、例えば図４に示す端子Ｇ１と端子Ｂ１の対向部分８は、隣接した複数の端子である例えば端子Ｇ１と端子Ｂ１の周囲の任意の箇所同士を最短距離で結ぶ複数の線により挟まれて囲まれた面積部分の領域であることは言うまでもない。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１、１ａ　半導体モジュール、２　モータ、３　電源、４　グランド、７　傾斜面、８　対向部分、９　外周、１０　モールド樹脂、１１　ベース、１２　凹部、１２ａ　破線、１３、１５、１６　凸部、１７　対向線、１８　破線、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｂ１、Ｂ２、Ｇ１、Ｇ２、Ｍ１、Ｍ２　端子、Ｔ１、Ｔ２、Ｔ３、Ｔ４　半導体スイッチング素子

Claims (6)

  1. 　半導体スイッチング素子と、
    　少なくともいずれかには前記半導体スイッチング素子が装着された複数のベースと、
    　前記半導体スイッチング素子および前記複数のベースを封止するモールド樹脂と、
    　前記複数のベースのそれぞれと一体的に形成され、前記モールド樹脂の外周側面から突出して設けられた複数の端子と、
    　前記複数の端子間の前記モールド樹脂の外周側面の一部に、前記複数の端子間の沿面距離を確保するような深さまたは高さを有し、前記複数の端子間の対向部分を横切るように形成された凹部または凸部と、を備えたことを特徴とする半導体モジュール。
  2. 　前記凹部または前記凸部は、前記モールド樹脂と同一材料であり、前記複数の端子と前記凹部または前記凸部とは接することなく隙間を有することを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記凸部は、前記端子の延在方向に形成された山形形状であり、前記端子の厚み方向に対向する第１の部分を有しており、
    　前記凸部の高さは、前記端子の厚み方向から離れるにしたがって徐々に前記第１の部分よりも低く形成されたことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 　前記凹部は、前記モールド樹脂の外周側面から半円状に穿かれて形成されており、
    　前記凹部の深さは、前記端子の厚み方向から離れるにしたがって浅く形成されたことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  5. 　前記凹部または前記凸部は、傾斜面を有していることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体モジュール。
  6. 　前記複数の端子は、前記モールド樹脂の外周側面からジグザグ状に配置されて形成されており、
    　前記複数の端子間の対向部分は、隣接した前記複数の端子の周囲の箇所同士を最短距離で結ぶ複数の線により挟まれた領域であり、
    　前記領域を分断するように前記凹部または前記凸部が配置されたことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体モジュール。
PCT/JP2018/030620 2018-08-20 2018-08-20 半導体モジュール WO2020039466A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/056,505 US11621216B2 (en) 2018-08-20 2018-08-20 Semiconductor module
CN201880096364.0A CN112534572A (zh) 2018-08-20 2018-08-20 半导体模块
JP2020537902A JP7046200B2 (ja) 2018-08-20 2018-08-20 半導体モジュール
PCT/JP2018/030620 WO2020039466A1 (ja) 2018-08-20 2018-08-20 半導体モジュール
EP18931121.0A EP3843134A4 (en) 2018-08-20 2018-08-20 SEMI-CONDUCTOR MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/030620 WO2020039466A1 (ja) 2018-08-20 2018-08-20 半導体モジュール

Publications (1)

Publication Number Publication Date
WO2020039466A1 true WO2020039466A1 (ja) 2020-02-27

Family

ID=69591898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/030620 WO2020039466A1 (ja) 2018-08-20 2018-08-20 半導体モジュール

Country Status (5)

Country Link
US (1) US11621216B2 (ja)
EP (1) EP3843134A4 (ja)
JP (1) JP7046200B2 (ja)
CN (1) CN112534572A (ja)
WO (1) WO2020039466A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160449A (ja) * 1974-11-25 1976-05-26 Hitachi Ltd Denshibuhin
JPS63153850A (ja) * 1986-12-17 1988-06-27 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63128745U (ja) * 1987-02-16 1988-08-23
JPH0897333A (ja) * 1994-09-29 1996-04-12 Tokin Corp 半導体モールドパッケージ
JP2015130465A (ja) * 2013-12-06 2015-07-16 トヨタ自動車株式会社 半導体装置
JP2018022837A (ja) * 2016-08-05 2018-02-08 トヨタ自動車株式会社 半導体モジュールの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113346U (ja) 1988-01-25 1989-07-31
US6362517B1 (en) * 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
JP5873998B2 (ja) 2011-02-15 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
US9041172B1 (en) * 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
DE102015109073B4 (de) * 2015-06-09 2023-08-10 Infineon Technologies Ag Elektronische Vorrichtungen mit erhöhten Kriechstrecken

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160449A (ja) * 1974-11-25 1976-05-26 Hitachi Ltd Denshibuhin
JPS63153850A (ja) * 1986-12-17 1988-06-27 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63128745U (ja) * 1987-02-16 1988-08-23
JPH0897333A (ja) * 1994-09-29 1996-04-12 Tokin Corp 半導体モールドパッケージ
JP2015130465A (ja) * 2013-12-06 2015-07-16 トヨタ自動車株式会社 半導体装置
JP2018022837A (ja) * 2016-08-05 2018-02-08 トヨタ自動車株式会社 半導体モジュールの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3843134A4 *

Also Published As

Publication number Publication date
CN112534572A (zh) 2021-03-19
JP7046200B2 (ja) 2022-04-01
US20210217687A1 (en) 2021-07-15
JPWO2020039466A1 (ja) 2021-06-03
US11621216B2 (en) 2023-04-04
EP3843134A1 (en) 2021-06-30
EP3843134A4 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
KR100958422B1 (ko) 고전압 응용에 적합한 구조를 갖는 반도체 패키지
JP5357315B1 (ja) 半導体装置
JP5481104B2 (ja) 半導体装置
JP7124474B2 (ja) 半導体装置
JP5776707B2 (ja) 半導体装置
JP3769228B2 (ja) 電力半導体装置
JP2001308265A (ja) 半導体装置
WO2020039466A1 (ja) 半導体モジュール
JP4485995B2 (ja) パワー半導体モジュール
JPH0897333A (ja) 半導体モールドパッケージ
JP5932555B2 (ja) 電力半導体装置
JP4870204B2 (ja) パワー半導体モジュール
JP2003100938A (ja) 半導体装置
JP4479365B2 (ja) 半導体装置
JP5880331B2 (ja) 半導体装置
JP5602703B2 (ja) パワー半導体モジュール
JP2005183417A (ja) 電力用半導体装置
JPS6322678Y2 (ja)
JP2001144251A (ja) 複合半導体装置
JP7484800B2 (ja) 半導体装置および半導体装置の製造方法
JP7019822B2 (ja) 半導体モジュール
JPH05326796A (ja) 半導体装置用パッケージ
JP2000208655A (ja) 電子部品内蔵モジュ―ル
JPH0328511Y2 (ja)
JP2016082056A (ja) パワーモジュール及びパワーユニット

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18931121

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020537902

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018931121

Country of ref document: EP

Effective date: 20210322