KR101874229B1 - 발광 소자의 제조 방법 - Google Patents
발광 소자의 제조 방법 Download PDFInfo
- Publication number
- KR101874229B1 KR101874229B1 KR1020170010714A KR20170010714A KR101874229B1 KR 101874229 B1 KR101874229 B1 KR 101874229B1 KR 1020170010714 A KR1020170010714 A KR 1020170010714A KR 20170010714 A KR20170010714 A KR 20170010714A KR 101874229 B1 KR101874229 B1 KR 101874229B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- type semiconductor
- semiconductor layer
- polarity
- emitting structure
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims description 72
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 208000012868 Overgrowth Diseases 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 200
- 229910052738 indium Inorganic materials 0.000 claims description 18
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 18
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 14
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 14
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000003486 chemical etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052596 spinel Inorganic materials 0.000 claims description 3
- 239000011029 spinel Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 18
- 239000010931 gold Substances 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 16
- 230000007547 defect Effects 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L33/0079—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 발광 소자의 제조 방법을 개시한다. 본 발명의 실시예에 따른 발광 소자의 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN; gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 및 상기 마스크층을 제거하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 한다.
Description
본 발명의 실시예들은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth) 및 선택적 식각을 이용한 발광 소자의 제조 방법에 관한 것이다.
최근, 질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지, 광전자장치, 레이저 다이오드, 고-주파수 마이크로 전자장치와 같은 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치와 같은 각종 제품의 광원으로 응용되고 있다.
그러나, 질화 갈륨(GaN)은 실리콘(Si)과 달리 잉곳 제작이 거의 불가능하기 때문에 단결정 기판 제작에 큰 어려움이 있다. 따라서, 질화 갈륨은 사파이어 기판, 실리콘 카바이드 기판 또는 실리콘 기판에 질화 갈륨 후막을 이종 에피텍시얼에 의해 성장시킨 후, 기판을 분리하여 질화 갈륨을 제조하였다.
그러나, 상기와 같이 질화 갈륨을 형성하는 방법은 층들 사이에 격자 짝을 잘못 짓기 때문에 팽팽하게 되거나 완화되고, 이로 인해 탈구의 가능성이 매우 높게 되어 디바이스의 수명 단축과 함께 실행의 한계를 가져오게 되는 문제점이 있었다.
또한, 질화 갈륨을 고품질로 제조하는 것은 고품질의 벌크 결정 및/또는 이들 물질들의 결정 성질에 정합되는 적합한 성장 기판이 없기 때문에 질화 갈륨의 결정 성질들과 근접하게 정합되지 않는 성장 기판은 수용하기 어려운 밀도의 결함들과 전위들로 이어질 수 있다(질화 갈륨에 있어서, 특히 성장 기판과 GaN 사이의 계면에서 비롯되는 관통 전위(TD: threading dislocation)).
또한, 질화 갈륨을 분리하는 기술로 주로 레이저 리프트 오프(LLO; Laser Lift Off) 방식 또는 화학적 리프트 오프(CLO; Chemical Lift Off) 방식을 사용하였다.
그러나, 레이저 리프트 오프(LLO; Laser Lift Off) 방식은 레이저로 기판과 후막 사이 계면을 녹여서 분리하는 기술로 분리 과정에서 결함 발생율이 높고, 비용이 많이 발생하는 문제점이 있고, 화학적 리프트 오프(CLO; Chemical Lift Off) 방식은 비교적 저렴하고 분리 과정에서 추가적인 결함 발생률이 낮으나, 화학적으로 식각 가능한 희생층(sacrificial layer)이 필요하기 때문에, 희생층 상에 성장된 질화 갈륨의 결정성이 상대적으로 낮다는 문제점이 있었다.
또한, 이와 같은 질화 갈륨(GaN)에 기반한 발광 소자(GaN-LED)들은 향후의 고효율 조명 응용들에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 그러나, 현재까지 개발된 질화 갈륨(GaN) 발광 소자는 발광 효율, 광 출력 및 가격 면에서 더욱 많은 개선이 필요하고, 특히, 질화 갈륨(GaN) 발광 소자가 일반 조명으로 응용을 확대하기 위해서는 발광 효율의 개선을 통한 고휘도의 달성이 최우선 과제로 꼽히고 있다.
즉, 질화 갈륨(GaN) 발광 소자 내부에서 생성된 빛이 반도체와 공기와의 굴절율 차이로 인한 내부 전반사를 발생시켜 광 추출 효율을 높이는데 문제점으로 작용하고 있으며, 이러한 문제점은 결과적으로 질화 갈륨(GaN) 발광 소자 고휘도화에 걸림돌이 되어왔다.
이에, 높은 광 추출 효율을 향상시키기 위하여, 기하학적으로 전반사를 깨드려 소자 내부에 트랩되거나 열로 바뀌는 광자를 최소화할 고휘도 마이크로 발광 소자(micro LED)의 제조 방법이 요구되고 있다.
기존의 마이크로 발광 소자(micro LED)는 주로 사파이어 기판에 발광 구조물을 성장 시킨 후, 마이크로 사이즈로 패터닝하여 마이크로 발광 소자(micro LED)를 제조한 후, 전극을 배선하므로써, 마이크로 발광 소자(micro LED)를 구현한다. 이 방법을 이용할 경우 결정성 결함에 따른 광효율 문제, 제조 공정이 복잡하고, 기판 으로부터 칩을 분리하는 기술적인 어려움 등이 있다.
Hoon-sik Kim, Unusual strategies for using indium gallium nitride grown on silicon (111) for solid-state lighting, 2011
Tae-il Kim, High efficiency, microscale GaN light-emitting diodes and their thermal properties on unusual substrates, 2012
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자의 결함 비율을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 쉽게 제거하고, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시키기 위한 것이다.
본 발명의 실시예들의 목적은 발광 구조물은 N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층과 Ga-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제조하기 위한 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계; 상기 N-극성 발광 구조물을 선택적으로 식각하는 단계; 상기 Ga-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 Ga-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는다.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.
상기 돌출 영역 상에 형성된 상기 Ga-극성 발광 구조물은 네거티브 패턴(negative pattern)을 가질 수 있다.
상기 윈도우 영역 상에서는 상기 N-극성 발광 구조물 만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 Ga-극성 발광 구조물만 성장되거나, 상기 N-극성 발광 구조물 및 상기 Ga-극성 발광 구조물이 혼재되어 성장될 수 있다.
상기 제 1 전극 및 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
상기 제 1 전극 및 상기 제 2 전극은 상기 Ga-극성 발광 구조물의 각각에 개별적으로 형성될 수 있다.
상기 N-극성 발광 구조물을 선택적으로 식각하는 단계는, 수산화 칼륨(KOH; potassium hydroxide)을 사용할 수 있다.
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성될 수 있다.
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있다.
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는다.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 Ga-극성 n-type 반도체층을 측면 성장시키는 단계; 상기 측면 성장된 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 가짐
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조할 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자의 결함 비율을 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 제거하여, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시킬 수 있다
본 발명의 실시예들에 따른 발광 소자 제조 방법은 발광 구조물을 N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층과 Ga-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층을 제거하는 공정을 이용하여 수직형 발광소자 제작에 활용되는 고품질의 n-type 반도체층를 제작할 수 있다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 Ga-극성 발광 구조물을 도시한 평면도이다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5h는 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 Ga-극성 발광 구조물을 도시한 평면도이다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5h는 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
질화 갈륨은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화 갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.
질화 갈륨을 성장시키기 위해서는 결정 품질에 유의하여야 한다. 특히, 결정 품질은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)를 활용함으로써 개선될 수도 있다.
에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)는 기판으로부터 수직 방향으로 질화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로도 측면 방향으로 성장될 수 있다.
또한, 질화 갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.
도 1을 참조하면, 갈륨(Ga) 원자들은 큰 회색 구로 도시되고, 질소(N) 원자들은 작은 흑색 구로 도시된다.
도 1에 도시된 바와 같이, 질화 갈륨에서(예; 우르짜이트(wurtzite) 질화 갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다.
질화 갈륨은 방향에 따라, Ga-극성(+c; 100) 및 N-극성(-c; 200)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.
질화 갈륨의 극성은 표면 성질은 아니나, 질화 갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한 성질이 발현될 수 있다. 따라서, 에피택시 질화 갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다.
본 발명에서는 Ga-극성(+c; 100) 질화 갈륨 및 N-극성(-c; 200) 질화 갈륨을 선택적으로 성장시키고, 그 중 N-극성(-c; 200) 부분의 질화 갈륨만을 선택적으로 제거함으로써, 고품질의 질화 갈륨 발광 구조물 또는 발광구조물을 위한 n-type 반도체층을 제조할 수 있다.
이하에서는, 도 2a 내지 도 2g를 참조하여 본 발명의 일 실시예에 따른 발광 소자를 제조하는 기술에 대해 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 성장 기판(310) 상에 적어도 하나의 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320)을 형성하는 단계, 성장 기판(310) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시키고, n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, N-극성 발광 구조물(341) 및 Ga-극성 발광 구조물(342)을 포함하는 발광 구조물(330)을 형성하는 단계 및 N-극성 발광 구조물(341)을 선택적으로 식각하는 단계를 포함한다.
또한, Ga-극성 발광 구조물(342)의 상단에 제1 전극(350)을 형성하는 단계 및 Ga-극성 발광 구조물(342)의 하단에 제2 전극(360)을 형성하는 단계를 포함한다.
발광 구조물(330)은 윈도우 영역(321) 상에 N-극성 방향으로 성장된 발광 구조물(341; 이하, "N-극성 발광 구조물"이라 함) 및 돌출 영역(322) 상에 Ga-극성 방향으로 성장된 발광 구조물(342; 이하, "Ga-극성 발광 구조물"이라 함)을 포함할 수 있다.
도 2a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
마스크층(320)은 성장 기판(310) 상에 증착 공정 또는 용액 공정을 이용하여 성막한 다음, 포토리소그래피 공정들을 이용하여 패터닝될 수 있다.
마스크층(320)은 패터닝 공정에 의해 윈도우 영역(321) 및 돌출 영역(322)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(320)의 윈도우 영역(321)을 통하여 성장될 수 있다.
또한, 마스크층(320)의 윈도우 영역(321)은 네거티브 타입(negative type)의 윈도우 패턴을 가질 수 있고, 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법으로 제조된 발광 소자는 네거티브 패턴(negative pattern)으로 형성된 발광 소자를 제조할 수 있다.
즉, 돌출 영역(322) 및 윈도우 영역(321) 상에 발광 구조물이 성장 되나, 추후에 윈도우 영역(321) 상에 성장된 발광 구조물을 화학적 식각에 의해 제거되기 때문에, 발광 구조물은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상과 같은 패턴의 홀(hole)을 포함하는 구조로 형성될 수 있다.
발광 소자의 네거티브 패턴(negative pattern)에 대해서는 도 3에서 상세히 설명하기로 한다.
성장 기판(310)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있고, 바람직하게는 사파이어가 사용될 수 있다.
마스크층(320)은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 실리콘 산화물이 사용될 수 있다.
도 2b 및 도 2c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(331)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
에피택셜 측면 오버그로스(ELOG)는 성장 기판(310)으로부터 수직 방향으로뿐만 아니라 마스크층(320) 상부의 측면 방향으로도 n-type 반도체층(331)이 성장될 수 있다.
먼저, 도 2b에서와 같이, n-type 반도체층(331)이 마스크층(320)의 윈도우 영역(321)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크층(320)의 돌출 영역(322)의 측방향으로 연장되어 n-type 반도체층(331)이 성장될 수 있다.
이로 인해, 측방향으로 성장되는 n-type 반도체층(331)은 일정 시간이 지난 후, 수직 성장된 n-type 반도체층(331)이 병합되어 도 2c에서와 같이, 성장 기판(310) 및 마스크층(320) 상부 표면에 전체적으로 성장된 n-type 반도체층(331)이 형성될 수 있다.
성장된 n-type 반도체층(331)은 마스크층(320)의 윈도우 영역(321) 상에 성장된 N-극성 n-type 반도체층 및 마스크층(320)의 돌출 영역(322) 상에 성장된 Ga-극성 n-type 반도체층(331)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 N-극성 n-type 반도체층만 성장되도록 하고, 돌출 영역(322) 상에서는 Ga-극성 n-type 반도체층만 성장되거나, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층이 혼재되어 성장될 수 있다.
윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 일반적으로 전 영역에서 N-극성 n-type 반도체층 혹은 Ga-극성 n-type 반도체층이 한 종류만이 전 영역에 걸쳐 성장되게 된다.
그러나, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 특정 조건을 사용함으로써, 윈도우 영역(321) 상부에는 N-극성 n-type 반도체층만 성장되고, 돌출 영역 상부에는 Ga-극성 n-type 반도체층만 성장되는 극성 반전(polarity inversion) 특성을 가질 수 있다.
n-type 반도체층(331)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층으로 사용되는 질화 갈륨의 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위되고, 방향에 따라 Ga-극성 n-type 반도체층 특성 및 N-극성 n-type 반도체층 특성을 가진다.
또한, 윈도우 영역(321) 상에 성장된 N-극성 n-type 반도체층은 돌출 영역(322) 상에 성장된 Ga-극성 n-type 반도체층 보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 n-type 반도체층보다 Ga-극성 n-type 반도체층을 사용하는 것이 더욱 바람직하다.
도 2d는 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물이 형성된 단면도이다.
활성층(332)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(332)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(333)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, 형성된 발광 구조물(330)은 윈도우 영역(321) 상에 성장된 N-극성 발광 구조물(341) 및 돌출 영역(322) 상에 성장된 Ga-극성 발광 구조물(342)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 N-극성 발광 구조물(341)만 성장되도록 하고, 돌출 영역(322) 상에서는 Ga-극성 발광 구조물(342)만 성장되거나, N-극성 발광 구조물(341) 및 Ga-극성 발광 구조물(342)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역 상에 성장된 N-극성 발광 구조물(341)은 돌출 영역 상에 성장된 Ga-극성 발광 구조물(342)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 발광 구조물(341)보다 Ga-극성 발광 구조물(342)를 사용하는 것이 더욱 바람직하다.
도 2e는 N-극성 발광 구조물이 선택적으로 식각된 단면도이다.
발광 구조물은 극성에 따라 식각 속도에서 차이를 나타낼 수 있다. Ga-극성 발광 구조물(342)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 발광 구조물(341)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
N-극성 발광 구조물(341)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
또한, 실시예에 따라, N-극성 발광 구조물 (341)은 추가적인 마스크를 사용하여 건식 식각 방법으로 식각될 수 있고, 건식 식각 방법은 RIE(Reactive Ion Etching), ECR(Electron Cyclotron Resonance) 및 ICP(Inductively Coupled Plasma) 중 적어도 어느 하나일 수 있다.
Ga-극성 발광 구조물(342)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 발광 구조물(341)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 발광 구조물(341)을 용이하게 제거할 수 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 N-극성 발광 구조물(341)만 선택적으로 제거하여 결함이 상대적으로 적은 Ga-극성 발광 구조물(342)만 존재하게 된다.
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물(341)과 Ga-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물(341)을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조할 수 있다.
도 2f는 Ga-극성 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 Ga-극성 발광 구조물(242)을 기판으로부터 분리함으로써, 성장 기판(310) 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 질화 갈륨 기판(333) 특성을 유지시킬 수 있다.
이후, Ga-극성 발광 구조물(242)의 상단에 제1 전극(350)을 형성한다.
도 2f에서는 Ga-극성 발광 구조물(242)의 상단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, Ga-극성 발광 구조물(242)의 각각에 제1 전극(350)을 형성할 수 있다.
제1 전극(350)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(350)은 지지 기판(도시하지 않음)을 이용하여 Ga-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(350)을 Ga-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 2g는 Ga-극성 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
Ga-극성 발광 구조물(242)의 하단에, 즉, 제1 전극(350)이 형성되지 않은 면에 제 2 전극(360)을 부착시킨다.
도 2g 에서는 Ga-극성 발광 구조물(242)의 하단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, Ga-극성 발광 구조물(242) 각각에 형성되는 제2 전극(360)을 형성할 수 있다.
제 2 전극(360)은 n-형 전극일 수 있고, 제 2 전극(360)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(360)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(360)은 지지 기판(도시하지 않음)을 이용하여 Ga-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(360)을 Ga-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자(300)는 제 1 전극(350) 및 제 2 전극(360)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(350) 및 제 2 전극(360)은 발광 소자(300)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자의 Ga-극성 발광 구조물(242)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, Ga-극성 발광 구조물(242)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(300) 수득 시, 제 1 전극(350)이 상부에 배치되고, 제 2 전극(360)이 하부에 배치되면, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법은 Ga-극성 방향으로 발광 구조물을 성장시켰기 때문에, Ga-극성 발광 소자(300)를 수득할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법에 따라 제조된 발광 소자(300)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 N-극성 발광 구조물(341)과 Ga-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물(341)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 Ga-극성 발광 구조물을 도시한 평면도이다.
도 3는 마스크층의 윈도우 영역(321)은 도트(dot) 형상의 네거티브 타입(negative type)의 윈도우 패턴을 가짐으로써, 도트(dot) 형상의 홀(윈도우 영역(321)에 해당하는 부분)을 포함하는 Ga-극성 발광 구조물(342)이 형성될 수 있다.
따라서, 도 3에 따른 Ga-극성 발광 구조물(342)을 이용하면 네거티브 패턴(negative pattern)으로 형성된 발광 소자가 형성될 수 있다.
이하에서는, 도 4a 내지 도 4g를 참조하여 본 발명의 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 2a 내지 도 2g에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 성장 기판(410) 상에 적어도 하나의 윈도우 영역(421) 및 돌출 영역(422)을 포함하는 마스크층(420)을 형성하는 단계, 성장 기판(410) 상에 n-type 반도체층(430)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층(431) 및 Ga-극성 n-type 반도체층(432)을 포함하는 n-type 반도체층(430)을 형성하는 단계 및 N-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계를 포함한다.
또한, Ga-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성하는 단계, 발광 구조물(460)의 상단에 제1 전극(470)을 형성하는 단계 및 발광 구조물(460)의 하단에 제2 전극(480)을 형성하는 단계를 포함한다.
n-type 반도체층(430)은 윈도우 영역(421) 상에 N-극성 방향으로 성장된 n-type 반도체층(431; 이하, "N-극성 n-type 반도체층"이라 함) 및 돌출 영역(422) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(431; 이하, "Ga-극성 n-type 반도체층"이라 함)을 포함할 수 있다.
도 4a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
바람직하게는, 성장 기판(410)은 사파이어가 사용될 수 있다.
마스크층(420)은 패터닝 공정에 의해 윈도우 영역(421) 및 돌출 영역(422)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(420)의 윈도우 영역(421)을 통하여 성장될 수 있다.
마스크층(420)은 실리콘 산화물이 사용될 수 있다.
또한, 마스크층(420)의 윈도우 영역(421) 및 돌출 영역(422)은 네거티브 타입(negative type)의 윈도우 패턴을 가질 수 있고, 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.
도 4b 및 도 4c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(430)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
도 4b 및 도 4c를 참조하면, n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(821)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, n-type 반도체층(430)은 마스크층(420)의 돌출 영역(422)의 측방향으로 연장되어 성장될 수 있다.
측방향으로 성장되는 n-type 반도체층(430)은 일정 시간이 지난 후, 병합되어 성장 기판(410) 및 마스크층(420) 상부 표면에 전체적으로 n-type 반도체층(430)이 형성될 수 있다.
성장된 n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(421) 상에 성장된 N-극성 n-type 반도체층(431) 및 마스크층(420)의 돌출 영역(422) 상에 성장된 Ga-극성 n-type 반도체층(432)을 포함할 수 있다.
또한, 윈도우 영역(421) 상에서는 N-극성 n-type 반도체층(431)만 성장되도록 하고, 돌출 영역(422) 상에서는 Ga-극성 n-type 반도체층(432)만 성장되거나, N-극성 n-type 반도체층(431) 및 Ga-극성 n-type 반도체층(432)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역(421) 상에 성장된 N-극성 n-type 반도체층(431)은 돌출 영역(422) 상에 성장된 Ga-극성 n-type 반도체층(432)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 n-type 반도체층(431)보다 Ga-극성 n-type 반도체층(432)을 사용하는 것이 더욱 바람직하다.
n-type 반도체층(430)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4d는 N-극성 n-type 반도체층이 선택적으로 식각된 단면도이다.
N-극성 n-type 반도체층(431)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낸다. Ga-극성 n-type 반도체층(432)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 n-type 반도체층(431)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 n-type 반도체층(431)을 용이하게 제거할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 N-극성 n-type 반도체층(431)만 선택적으로 제거하여 성장 기판(410) 상에 상대적으로 결함이 적은 Ga-극성 n-type 반도체층(432)만 남게 된다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층(431)과 Ga-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층(431)을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제할 수 있다.
도 4e는 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.
Ga-극성 n-type 반도체층(432) 상에만 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 형성된 발광 구조물(460)을 형성한다.
바람직하게는, 도트(dot) 형상의 네거티브 타입(negative type)의 윈도우 패턴을 제외한 돌출 영역(422) 상에만 Ga-극성 n-type 반도체층, 활성층(440) 및 p-type 반도체층(450)이 형성됨으로써, 발광 구조물(460)은 원통형의 홀을 포함하는 구조로 형성될 수 있다.
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4f는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
이후, 발광 구조물(460)의 상단에 제1 전극(470)을 형성한다.
도 4f에서는 발광 구조물(460)의 상단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460)의 각각에 제1 전극(470)을 형성할 수 있다.
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 4g는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.
도 4g 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자(400)는 제 1 전극(470) 및 제 2 전극(480)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(470) 및 제 2 전극(480)은 발광 소자(400)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(460)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(460)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(400) 수득 시, 제 1 전극(470)이 상부에 배치되고, 제 2 전극(480)이 하부에 배치되면, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법은 Ga-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, Ga-극성 n-type 반도체층(432)을 포함하는 발광 소자(400)를 수득할 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법에 따라 제조된 발광 소자(400)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 N-극성 n-type 반도체층(431)과 Ga-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층(431)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
이하에서는, 도 5a 내지 도 5h를 참조하여 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 4a 내지 도 4g 에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5d는, 성장 기판(510) 상에 적어도 하나의 윈도우 영역(521) 및 돌출 영역(522)을 포함하는 마스크층(520)을 형성하는 단계, 성장 기판(510) 상에 n-type 반도체층(530)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층(531) 및 Ga-극성 n-type 반도체층(532)을 포함하는 n-type 반도체층(530)을 형성하는 단계 및 N-극성 n-type 반도체층(531)을 선택적으로 식각하는 단계에 대해 도시하고 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법의 도 4a 내지 도 4d에서 도시된 바와 동일하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
따라서, 이후 공정인, Ga-극성 n-type 반도체층(532)을 측면 성장시키는 단계, 측면 성장된 Ga-극성 n-type 반도체층(533) 상에 활성층(540) 및 p-type 반도체층(550)을 성장시켜, 발광 구조물(560)을 형성하는 단계, 발광 구조물(560)의 상단에 제1 전극(570)을 형성하는 단계 및 발광 구조물(560)의 하단에 제2 전극(580)을 형성하는 단계는 도 5e 내지 도 5h에서 설명하기로 한다.
n-type 반도체층(530)은 윈도우 영역(521) 상에 N-극성 방향으로 성장된 n-type 반도체층(531; 이하, "N-극성 n-type 반도체층"이라 함) 및 돌출 영역(522) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(531; 이하, "Ga-극성 n-type 반도체층"이라 함)을 포함할 수 있다.
도 5e는 측면 성장된 Ga-극성 n-type 반도체층을 도시한 단면도이다.
본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법은 마스크 패턴(120) 상에 Ga-극성 n-type 반도체층(532)을 측면 성장시켜 도트(dot) 형상의 홀(윈도우 영역(521)에 해당하는 부분)을 포함하지 않는 판 형태의 Ga-극성 n-type 반도체층(533)을 형성할 수 있다.
마스크 패턴(520) 상에 Ga-극성 n-type 반도체층(532)을 측면 성장시킴으로써, 측면 성장된 Ga-극성 n-type 반도체층(133)이 형성된다.
마스크 패턴(520) 상에 측면 성장된 Ga-극성 n-type 반도체층(133)은 성장 기판(510)에 접촉되지 않는다. 즉, 수직방향보다 수평방향으로 성장이 훨씬 빠르게 되도록하면 Ga-극성 n-type 반도체층(532)은 하부 방향으로는 매우 느리거나 거의 성장되지 않기 때문에, 측면 성장된 Ga-극성 n-type 반도체층(533) (132)은 성장 기판(510)과 닿지 않도록 형성될 수 있다.
도 5f는 측면 성장된 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층이 성장된 단면도이다.
Ga-극성 n-type 반도체층(533) 상에 활성층(540) 및 p-type 반도체층(550)을 성장시켜, 형성된 발광 구조물(560)을 형성한다.
활성층(540)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(540)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(550)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 5g는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
이후, 발광 구조물(560)의 상단에 제1 전극(570)을 형성한다.
도 4f에서는 발광 구조물(560)의 상단의 전면에 형성된 제1 전극(570)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(560)의 각각에 제1 전극(570)을 형성할 수 있다.
제1 전극(570)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(570)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(560)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(570)을 발광 구조물(560)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 5h는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(560)의 하단에, 즉, 제1 전극(570)이 형성되지 않은 면에 제 2 전극(580)을 부착시킨다.
도 5h 에서는 발광 구조물(560)의 하단의 전면에 형성된 제1 전극(570)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(560) 각각에 형성되는 제2 전극(570)을 형성할 수 있다.
제 2 전극(570)은 n-형 전극일 수 있고, 제 2 전극(570)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(570)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(570)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(560)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자(500)는 제 1 전극(570) 및 제 2 전극(580)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(570) 및 제 2 전극(580)은 발광 소자(500)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 발광 소자(500) 수득 시, 제 1 전극(570)이 상부에 배치되고, 제 2 전극(580)이 하부에 배치되면, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법은 Ga-극성 방향으로 발광 구조물을 성장시켰기 때문에, Ga-극성 발광 소자(500)를 수득할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(560)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(560)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(500) 수득 시, 제 1 전극(570)이 상부에 배치되고, 제 2 전극(580)이 하부에 배치되면, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법은 Ga-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, Ga-극성 n-type 반도체층(532)을 포함하는 발광 소자(500)를 수득할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법에 따라 제조된 발광 소자(500)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 N-극성 n-type 반도체층(531)과 Ga-극성 n-type 반도체층(532)을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층(531)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: Ga-극성(+c) 200: N-극성(-c)
310, 410, 510: 성장 기판 320, 420, 520: 마스크층
321, 421, 521: 윈도우 영역 422, 522: 돌출 영역
330, 460, 560: 발광 구조물 331, 430, 530: n-type 반도체층
332, 440, 540: 활성층 333, 450, 550: p-type 반도체층
341: N-극성 발광 구조물 342: Ga-극성 발광 구조물
350, 470, 570: 제1 전극 360, 480, 580: 제2 전극
300, 400: 발광 소자 431, 531: N-극성 n-type 반도체층
432, 532: Ga-극성 n-type 반도체층
432, 533: 측면 성장된 Ga-극성 n-type 반도체층
310, 410, 510: 성장 기판 320, 420, 520: 마스크층
321, 421, 521: 윈도우 영역 422, 522: 돌출 영역
330, 460, 560: 발광 구조물 331, 430, 530: n-type 반도체층
332, 440, 540: 활성층 333, 450, 550: p-type 반도체층
341: N-극성 발광 구조물 342: Ga-극성 발광 구조물
350, 470, 570: 제1 전극 360, 480, 580: 제2 전극
300, 400: 발광 소자 431, 531: N-극성 n-type 반도체층
432, 532: Ga-극성 n-type 반도체층
432, 533: 측면 성장된 Ga-극성 n-type 반도체층
Claims (17)
- 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
상기 마스크층의 윈도우 영역 상부에는 N-극성 n-type 반도체층만 성장되도록 하고, 상기 마스크층의 돌출 영역 상부에는 Ga-극성 n-type 반도체층만 성장되도록 하는 극성 반전(polarity inversion)을 통하여 선택적으로 상기 N-극성 n-type 반도체층 및 상기 Ga-극성 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키며, 상기 선택적으로 성장된 N-극성 n-type 반도체층 상에는 N-극성 활성층 및 N-극성 p-type 반도체층만 성장시키고, 상기 선택적으로 성장된 Ga-극성 n-type 반도체층 상에는 Ga-극성 활성층 및 Ga-극성 p-type 반도체층만 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계;
상기 N-극성 발광 구조물을 선택적으로 식각하는 단계;
상기 Ga-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계;
상기 마스크층의 화학적 식각을 통하여 희생층 필요 없이 상기 Ga-극성 발광 구조물로부터 성장 기판을 제거하는 단계; 및
상기 Ga-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 돌출 영역 상에 형성된 상기 Ga-극성 발광 구조물은 네거티브 패턴(negative pattern)을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 삭제
- 제1항에 있어서,
상기 제 1 전극 및 상기 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 제 1 전극 및 상기 제 2 전극은 상기 Ga-극성 발광 구조물의 각각에 개별적으로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 N-극성 발광 구조물을 선택적으로 식각하는 단계는,
수산화 칼륨(KOH; potassium hydroxide)을 사용하는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
- 제1항에 있어서,
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
- 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
상기 마스크층의 윈도우 영역 상부에는 N-극성 n-type 반도체층만 성장되도록 하고, 상기 마스크층의 돌출 영역 상부에는 Ga-극성 n-type 반도체층만 성장되도록 하는 극성 반전(polarity inversion)을 통하여 선택적으로 상기 N-극성 n-type 반도체층 및 상기 Ga-극성 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, 상기 선택적으로 성장된 N-극성 n-type 반도체층 및 상기 선택적으로 성장된 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계;
상기 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
상기 발광 구조물의 상단에 제1 전극을 형성하는 단계;
상기 마스크층의 화학적 식각을 통하여 희생층 필요 없이 상기 발광 구조물로부터 성장 기판을 제거하는 단계; 및
상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 제14항에 있어서,
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
상기 마스크층의 윈도우 영역 상부에는 N-극성 n-type 반도체층만 성장되도록 하고, 상기 마스크층의 돌출 영역 상부에는 Ga-극성 n-type 반도체층만 성장되도록 하는 극성 반전(polarity inversion)을 통하여 선택적으로 상기 N-극성 n-type 반도체층 및 상기 Ga-극성 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, 상기 선택적으로 성장된 N-극성 n-type 반도체층 및 상기 선택적으로 성장된 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계;
상기 Ga-극성 n-type 반도체층을 측면 성장시키는 단계;
상기 측면 성장된 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
상기 발광 구조물의 상단에 제1 전극을 형성하는 단계;
상기 마스크층의 화학적 식각을 통하여 희생층 필요 없이 상기 발광 구조물로부터 성장 기판을 제거하는 단계; 및
상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
- 제16항에 있어서,
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170010714A KR101874229B1 (ko) | 2017-01-23 | 2017-01-23 | 발광 소자의 제조 방법 |
| PCT/KR2017/001444 WO2018135690A1 (ko) | 2017-01-23 | 2017-02-10 | 발광 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170010714A KR101874229B1 (ko) | 2017-01-23 | 2017-01-23 | 발광 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101874229B1 true KR101874229B1 (ko) | 2018-07-03 |
Family
ID=62908401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170010714A KR101874229B1 (ko) | 2017-01-23 | 2017-01-23 | 발광 소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101874229B1 (ko) |
| WO (1) | WO2018135690A1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080070334A1 (en) * | 2002-01-28 | 2008-03-20 | Philips Lumileds Lighting Company, Llc | LED Including Photonic Crystal Structure |
| WO2011139004A1 (en) | 2010-05-06 | 2011-11-10 | Gwangju Institute Of Science And Technology | Method of fabricating vertical type light-emitting diode and method of separating layers from each other |
| KR101128612B1 (ko) | 2005-05-24 | 2012-03-26 | 엘지이노텍 주식회사 | 발광 소자 및 그의 제조 방법 |
| US20130309794A1 (en) | 2009-12-02 | 2013-11-21 | Samsung Electronics Co., Ltd. | Light emitting device and method of manufacturing the same |
| KR101383161B1 (ko) * | 2012-01-30 | 2014-04-14 | 인텔렉추얼디스커버리 주식회사 | 발광 다이오드 및 그 제조 방법 |
-
2017
- 2017-01-23 KR KR1020170010714A patent/KR101874229B1/ko active IP Right Grant
- 2017-02-10 WO PCT/KR2017/001444 patent/WO2018135690A1/ko active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080070334A1 (en) * | 2002-01-28 | 2008-03-20 | Philips Lumileds Lighting Company, Llc | LED Including Photonic Crystal Structure |
| KR101128612B1 (ko) | 2005-05-24 | 2012-03-26 | 엘지이노텍 주식회사 | 발광 소자 및 그의 제조 방법 |
| US20130309794A1 (en) | 2009-12-02 | 2013-11-21 | Samsung Electronics Co., Ltd. | Light emitting device and method of manufacturing the same |
| WO2011139004A1 (en) | 2010-05-06 | 2011-11-10 | Gwangju Institute Of Science And Technology | Method of fabricating vertical type light-emitting diode and method of separating layers from each other |
| KR101383161B1 (ko) * | 2012-01-30 | 2014-04-14 | 인텔렉추얼디스커버리 주식회사 | 발광 다이오드 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018135690A1 (ko) | 2018-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1798781B1 (en) | LED having vertical structure and method for fabricating the same | |
| CN107112394B (zh) | 发光二极管和包括发光二极管的发光二极管阵列 | |
| TWI405257B (zh) | 分離基板與半導體層的方法 | |
| US7824942B2 (en) | Method of fabricating photoelectric device of group III nitride semiconductor and structure thereof | |
| US20240079856A1 (en) | Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region | |
| KR20140121070A (ko) | 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 | |
| CN103367578A (zh) | 发光二极管 | |
| KR100705225B1 (ko) | 수직형 발광소자의 제조방법 | |
| KR101781505B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| CN111326611B (zh) | 一种iii族氮化物半导体发光器件台面刻蚀方法 | |
| KR100815226B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
| KR101933778B1 (ko) | 질화 갈륨 기판의 제조 방법 | |
| KR101134493B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| KR101874228B1 (ko) | 발광 소자의 제조 방법 | |
| KR102043601B1 (ko) | 발광 소자의 제조 방법 | |
| KR101874229B1 (ko) | 발광 소자의 제조 방법 | |
| US9876136B2 (en) | Separation method of GaN substrate by wet etching | |
| KR102043602B1 (ko) | 발광 소자의 제조 방법 | |
| CN109962134B (zh) | 一种氮化物半导体发光二极管 | |
| KR20230088832A (ko) | 재성장을 통해 제작된 소형 발광 다이오드 | |
| US8541772B2 (en) | Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device | |
| TW201419580A (zh) | 具有高亮度的氮化物發光裝置及其製造方法 | |
| JP4994656B2 (ja) | 光半導体素子の製造方法 | |
| KR101012638B1 (ko) | 수직형 질화물계 발광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |