KR102043602B1 - 발광 소자의 제조 방법 - Google Patents

발광 소자의 제조 방법 Download PDF

Info

Publication number
KR102043602B1
KR102043602B1 KR1020180073878A KR20180073878A KR102043602B1 KR 102043602 B1 KR102043602 B1 KR 102043602B1 KR 1020180073878 A KR1020180073878 A KR 1020180073878A KR 20180073878 A KR20180073878 A KR 20180073878A KR 102043602 B1 KR102043602 B1 KR 102043602B1
Authority
KR
South Korea
Prior art keywords
light emitting
polar
emitting structure
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020180073878A
Other languages
English (en)
Inventor
김진교
장동수
김화섭
이현규
김동회
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020180073878A priority Critical patent/KR102043602B1/ko
Application granted granted Critical
Publication of KR102043602B1 publication Critical patent/KR102043602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

본 발명은 발광 소자의 제조 방법을 개시한다. 본 발명의 실시예에 따른 발광 소자의 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN; gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 질화 갈륨 및 N-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 Ga-극성 질화 갈륨을 선택적으로 식각하는 단계; 및 상기 마스크층을 제거하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 한다.

Description

발광 소자의 제조 방법{METHOD FOR MANUFACTURING A GALLIUM NITRIDE LIGHT EMITTING DEVICE}
본 발명의 실시예들은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth) 및 선택적 식각을 이용한 발광 소자의 제조 방법에 관한 것이다.
최근, 질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지, 광전자장치, 레이저 다이오드, 고-주파수 마이크로 전자장치와 같은 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1-x-yN(0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치와 같은 각종 제품의 광원으로 응용되고 있다.
그러나, 질화 갈륨(GaN)은 실리콘(Si)과 달리 잉곳 제작이 거의 불가능하기 때문에 단결정 기판 제작에 큰 어려움이 있다. 따라서, 질화 갈륨은 사파이어 기판, 실리콘 카바이드 기판 또는 실리콘 기판에 질화 갈륨 후막을 이종 에피텍시얼에 의해 성장시킨 후, 기판을 분리하여 질화 갈륨을 제조하였다.
그러나, 상기와 같이 질화 갈륨을 형성하는 방법은 층들 사이에 격자 짝을 잘못 짓기 때문에 팽팽하게 되거나 완화되고, 이로 인해 탈구의 가능성이 매우 높게 되어 디바이스의 수명 단축과 함께 실행의 한계를 가져오게 되는 문제점이 있었다.
또한, 질화 갈륨을 고품질로 제조하는 것은 고품질의 벌크 결정 및/또는 이들 물질들의 결정 성질에 정합되는 적합한 성장 기판이 없기 때문에 질화 갈륨의 결정 성질들과 근접하게 정합되지 않는 성장 기판은 수용하기 어려운 밀도의 결함들과 전위들로 이어질 수 있다(질화 갈륨에 있어서, 특히 성장 기판과 GaN 사이의 계면에서 비롯되는 관통 전위(TD: threading dislocation)).
또한, 질화 갈륨을 분리하는 기술로 주로 레이저 리프트 오프(LLO; Laser Lift Off) 방식 또는 화학적 리프트 오프(CLO; Chemical Lift Off) 방식을 사용하였다.
그러나, 레이저 리프트 오프(LLO; Laser Lift Off) 방식은 레이저로 기판과 후막 사이 계면을 녹여서 분리하는 기술로 분리 과정에서 결함 발생율이 높고, 비용이 많이 발생하는 문제점이 있고, 화학적 리프트 오프(CLO; Chemical Lift Off) 방식은 비교적 저렴하고 분리 과정에서 추가적인 결함 발생률이 낮으나, 화학적으로 식각 가능한 희생층(sacrificial layer)이 필요하기 때문에, 희생층 상에 성장된 질화 갈륨의 결정성이 상대적으로 낮다는 문제점이 있었다.
또한, 이와 같은 질화 갈륨(GaN)에 기반한 발광 소자(GaN-LED)들은 향후의 고효율 조명 응용들에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 그러나, 현재까지 개발된 질화 갈륨(GaN) 발광 소자는 발광 효율, 광 출력 및 가격 면에서 더욱 많은 개선이 필요하고, 특히, 질화 갈륨(GaN) 발광 소자가 일반 조명으로 응용을 확대하기 위해서는 발광 효율의 개선을 통한 고휘도의 달성이 최우선 과제로 꼽히고 있다.
즉, 질화 갈륨(GaN) 발광 소자 내부에서 생성된 빛이 반도체와 공기와의 굴절율 차이로 인한 내부 전반사를 발생시켜 광 추출 효율을 높이는데 문제점으로 작용하고 있으며, 이러한 문제점은 결과적으로 질화 갈륨(GaN) 발광 소자 고휘도화에 걸림돌이 되어왔다.
이에, 높은 광 추출 효율을 향상시키기 위하여, 기하학적으로 전반사를 깨드려 소자 내부에 트랩되거나 열로 바뀌는 광자를 최소화할 고휘도 마이크로 발광 소자(micro LED)의 제조 방법이 요구되고 있다.
기존의 마이크로 발광 소자(micro LED)는 주로 사파이어 기판에 발광 구조물을 성장 시킨 후, 마이크로 사이즈로 패터닝하여 마이크로 발광 소자(micro LED)를 제조한 후, 전극을 배선하므로써 마이크로 발광 소자(micro LED)를 구현한다. 이 방법을 이용할 경우 결정성 결함에 따른 광효율 문제, 제조 공정이 복잡하고, 기판 으로부터 칩을 분리하는 기술적인 어려움 등이 있다.
한국등록특허 제10-1354491호, "고효율 발광다이오드 제조방법 " 미국공개특허 제2010-0317132호, "Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays" 국제공개특허 제WO2015-193436호, "SYSTEMS AND METHODS FOR PREPARING GAN AND RELATED MATERIALS FOR MICRO ASSEMBLY"
Hoon-sik Kim, Unusual strategies for using indium gallium nitride grown on silicon (111) for solid-state lighting, 2011 Tae-il Kim, High efficiency, microscale GaN light-emitting diodes and their thermal properties on unusual substrates, 2012
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 쉽게 제거하고, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시키기 위한 것이다.
본 발명의 실시예들의 목적은 발광 구조물은 Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층과 N-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제조하기 위한 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계; 상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계; 상기 N-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및 상기 N-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는다.
상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있다.
상기 돌출 영역 상에 형성된 상기 N-극성 발광 구조물은 포지티브 패턴(positive pattern)을 가질 수 있다.
상기 윈도우 영역 상에서는 상기 Ga-극성 발광 구조물 만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 N-극성 발광 구조물만 성장되거나, 상기 Ga-극성 발광 구조물 및 상기 N-극성 발광 구조물이 혼재되어 성장될 수 있다.
상기 제 1 전극 및 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
상기 제 1 전극 및 상기 제 2 전극은 상기 N-극성 발광 구조물의 각각에 개별적으로 형성될 수 있다.
상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계는, 염화수소 가스(HCl gas)를 사용할 수 있다.
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성될 수 있다.
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있다.
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는다.
상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조할 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조할 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조할 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 제거하여, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 발광 구조물을 Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층과 N-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층을 제거하는 공정을 이용하여 수직형 발광소자 제작에 활용되는 고품질의 n-type 반도체층를 제작할 수 있다.
도 1은 질화 갈륨의 Ga-극성 및 N-극성을 도시한 도면이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 N-극성 발광 구조물을 도시한 평면도이다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 코어-쉘 구조의 발광 소자 제조 방법을 도시한 단면도이다.
도 6은 건식 식각 공정이 일부 진행된 Ga-극성 발광구조물 및 N-극성 발광구조물을 도시한 이미지이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 질화 갈륨의 Ga-극성 및 N-극성을 도시한 도면이다.
질화 갈륨은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화 갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.
질화 갈륨을 성장시키기 위해서는 결정 품질에 유의하여야 한다. 특히, 결정 품질은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)를 활용함으로써 개선될 수도 있다.
에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)는 기판으로부터 수직 방향으로 질화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로도 측면 방향으로 성장될 수 있다.
또한, 질화 갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.
도 1을 참조하면, 갈륨(Ga) 원자들은 큰 회색 구로 도시되고, 질소(N) 원자들은 작은 흑색 구로 도시된다.
도 1에 도시된 바와 같이, 질화 갈륨에서(예; 우르짜이트(wurtzite) 질화 갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다.
질화 갈륨은 방향에 따라, Ga-극성(+c; 100) 및 N-극성(-c; 200)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.
질화 갈륨의 극성은 표면 성질은 아니나, 질화 갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한한 성질이 발현될 수 있다. 따라서, 에피택시 질화 갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다.
본 발명에서는 Ga-극성(+c; 100) 질화 갈륨 및 N-극성(-c; 200) 질화 갈륨을 선택적으로 성장시키고, 그 중 Ga-극성(+c; 100) 부분의 질화 갈륨만을 선택적으로 제거함으로써, 광효율이 개선된 수직형 질화 갈륨 발광 구조물 또는 발광구조물을 위한 n-type 반도체층을 제조할 수 있다.
이하에서는, 도 2a 내지 도 2g를 참조하여 본 발명의 일 실시예에 따른 발광 소자를 제조하는 기술에 대해 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 성장 기판(310) 상에 적어도 하나의 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320)을 형성하는 단계, 성장 기판(310) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시키고, n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)을 포함하는 발광 구조물(330)을 형성하는 단계 및 Ga-극성 발광 구조물(341)을 선택적으로 식각하는 단계를 포함한다.
또한, N-극성 발광 구조물(342)의 상단에 제1 전극(350)을 형성하는 단계 및 N-극성 발광 구조물(342)의 하단에 제2 전극(360)을 형성하는 단계를 포함한다.
발광 구조물(330)은 윈도우 영역(321) 상에 Ga-극성 방향으로 성장된 발광 구조물(341; 이하, "Ga-극성 발광 구조물"이라 함) 및 돌출 영역(322) 상에 N-극성 방향으로 성장된 발광 구조물(342; 이하, "N-극성 발광 구조물"이라 함)을 포함할 수 있다.
도 2a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
마스크층(320)은 성장 기판(310) 상에 증착 공정 또는 용액 공정을 이용하여 성막을 형성한 다음, 포토리소그래피 공정들을 이용하여 패터닝될 수 있다.
마스크층(320)은 패터닝 공정에 의해 윈도우 영역(321) 및 돌출 영역(322)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(320)의 윈도우 영역(321)을 통하여 성장될 수 있다.
또한, 마스크층(320)의 돌출 영역(322)은 포지티브 타입(positive type)의 돌출 패턴을 가질 수 있고, 포지티브 타입(positive type)의 돌출 패턴으로는 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있으나, 이에 한정 되는 것은 아니다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법으로 제조된 발광 소자는 포지티브 패턴(positive pattern)으로 형성된 발광 소자를 제조할 수 있다.
즉, 돌출 영역(322) 및 윈도우 영역(321) 상에 발광 구조물이 성장 되나, 추후에 윈도우 영역(321) 상에 성장된 발광 구조물을 화학적 식각에 의해 제거되기 때문에, 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상과 같은 패턴 구조를 같은 발광 구조물이 형성될 수 있다.
발광 소자의 포지티브 패턴(positive pattern) 에 대해서는 도 3에서 설명하기로 한다.
성장 기판(310)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있고, 바람직하게는 사파이어가 사용될 수 있다.
마스크층(320)은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 실리콘 산화물이 사용될 수 있다.
도 2b 및 도 2c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(331)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
에피택셜 측면 오버그로스(ELOG)는 성장 기판(310)으로부터 수직 방향으로뿐만 아니라 마스크층(320) 상부의 측면 방향으로도 n-type 반도체층(331)이 성장될 수 있다.
먼저, 도 2b에서와 같이, n-type 반도체층(331)이 마스크층(320)의 윈도우 영역(321)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크층(320)의 돌출 영역(322)의 측방향으로 연장되어 n-type 반도체층(331)이 성장될 수 있다.
이로 인해, 측방향으로 성장되는 n-type 반도체층(331)은 일정 시간이 지난 후, 수직 성장된 n-type 반도체층(331)이 병합되어 도 2c에서와 같이, 성장 기판(310) 및 마스크층(320) 상부 표면에 전체적으로 성장된 n-type 반도체층(331)이 형성될 수 있다.
성장된 n-type 반도체층(331)은 마스크층(320)의 윈도우 영역(321) 상에 성장된 Ga-극성 n-type 반도체층 및 마스크층(320)의 돌출 영역(322) 상에 성장된 N-극성 n-type 반도체층(331)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 Ga-극성 n-type 반도체층만 성장되도록 하고, 돌출 영역(322) 상에서는 N-극성 n-type 반도체층만 성장되거나, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층이 혼재되어 성장될 수 있다.
윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 일반적으로 전 영역에서 Ga-극성 n-type 반도체층 혹은 N-극성 n-type 반도체층 한 종류만이 전 영역에 걸쳐 성장되게 된다.
그러나, 본 발명의 실시예에 따른 발광 소자 제조 방법은 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 특정 조건을 사용함으로써, 윈도우 영역(321) 상부에는 Ga-극성 n-type 반도체층만 성장되고, 돌출 영역 상부에는 N-극성 n-type 반도체층만 성장되는 극성 반전(polarity inversion) 특성을 가질 수 있다.
보다 구체적으로, 윈도우 영역(321) 상부에 Ga-극성 n-type 반도체층이 성장되고, 윈도우 영역(321) 및 돌출 영역(322)의 패턴 경계에서 극성 반전이 발생하여 돌출 영역(322) 상부에는 N-극성 n-type 반도체층만 성장될 수 있다.
n-type 반도체층(331)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층으로 사용되는 질화 갈륨의 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위되고, 방향에 따라 N-극성 n-type 반도체층 특성 및 Ga-극성 n-type 반도체층 특성을 가진다.
또한, 윈도우 영역(321) 상에 성장된 Ga-극성 n-type 반도체층은 돌출 영역(322) 상에 성장된 N-극성 n-type 반도체층 보다 결함(defect) 비율이 높은 결함 영역일 수 있다.
도 2d는 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물이 형성된 단면도이다.
활성층(332)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(332)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(333)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, 형성된 발광 구조물(330)은 윈도우 영역(321) 상에 성장된 Ga-극성 발광 구조물(341) 및 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 Ga-극성 발광 구조물(341)만 성장되도록 하고, 돌출 영역(322) 상에서는 N-극성 발광 구조물(342)만 성장되거나, Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역 상에 성장된 Ga-극성 발광 구조물(341)은 돌출 영역 상에 성장된 N-극성 발광 구조물(342)보다 결함(defect) 비율이 높은 결함 영역일 수 있다.
도 2e는 Ga-극성 발광 구조물이 선택적으로 식각된 단면도이다.
발광 구조물은 극성에 따라 식각 속도에서 차이를 나타낼 수 있다. N-극성 발광 구조물(342)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.
Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)를 이용한 건식 식각으로 제거될 수 있다.
보다 구체적으로, 염화수소 가스(HCl gas)를 이용한 건식 식각은 석영 반응로(quartz reactor) 내부의 온도를 700℃ 내지 900℃ 사이로 유지시킨 상태에서 Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)이 성장된 성장 기판(310)을 투입시키고, 염화수소 가스를 주입하여 식각할 수 있다.
Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)를 이용한 건식 식각 초기에는 나노와이어가 만들어지는 형태로 식각이 진행(도 6 참조)되다가 결국 전부 식각될 수 있다.
반면, N-극성 발광 구조물(342)은 염화수소 가스를 주입하면 관통 전위(threading dislocation)가 존재하는 부분만 식각되는데, 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장되었기 때문에 관통 전위를 포함하지 않아, 식각되지 않는다.
다만, 경우에 따라 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)에 관통전위가 형성될 수 있으며, N-극성 발광 구조물(342)에 존재하는 관통 전위를 포함하는 국소적 영역이 염화수소 가스에 의해 식각될 수 있다. 하지만 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 관통전위 밀도가 매우 낮기 때문에 대부분의 N-극성 발광 구조물(342)은 식각되지 않고 남아 있다.
따라서, 에피택셜 측면 오버그로스(ELOG) 방법을 통해 윈도우 영역(321) 상에 Ga-극성 발광 구조물(341)을 성장시키고, 돌출 영역(322) 상에 N-극성 발광 구조물(342)을 성장시키면, 윈도우 영역(321) 상에 성장된 Ga-극성 발광 구조물(341)은 염화수소 가스에 의해 모두 식각되지만, 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 식각되지 않으므로, Ga-극성 발광 구조물(341)만 선택적으로 식각할 수 있다.
또한, 실시예에 따라, Ga-극성 발광 구조물 (341)은 추가적인 마스크를 사용하여 건식 식각 방법으로 식각될 수 있고, 건식 식각 방법은 RIE(Reactive Ion Etching), ECR(Electron Cyclotron Resonance) 및 ICP(Inductively Coupled Plasma) 중 적어도 어느 하나일 수 있다.
N-극성 발광 구조물(342)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 염화수소 가스(HCl gas)를 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 Ga-극성 발광 구조물(341)을 용이하게 제거할 수 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 Ga-극성 발광 구조물(341)만 선택적으로 제거하여 N-극성 발광 구조물(342)만 존재하게 된다.
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조할 수 있다.
인듐-인코퍼레이션(In-incorporation)은 질화갈륨(GaN)을 성장시키는 조건에서 갈륨(Ga)과 함께 인듐(In)을 공급하면 갈륨(Ga)이 들어갈 격자 위치에 인듐(In)이 위치(함입; incorporation)하게 되는 것으로, 질화갈륨(GaN)와 질화인듐(InN)을 결합하여 임듐질화갈륨(InGaN)을 만드는 과정에서 중요한 요인으로 작용한다.
만약, 갈륨(Ga)이 들어갈 격자 위치에 인듐(In)이 위치하게 되는 비율 즉, 인듐-인코퍼레이션(In-incorporation)이 크면 클수록 InxGa1 - xN에서 x의 값이 커지게 되면서 질화갈륨(GaN)의 밴드갭인 3.4eV가 점차적으로 줄어들면서 그린 영역까지 파장이 길어질 수 있고, 궁극적으로는 질화인듐(InN)의 밴드갭인 0.8eV까지 감소될 수 있다. 그린 영역의 밴드갭은 약 2.2eV이고, 적외선 영역의 밴드갭은 약 0.8eV이다.
따라서, 그린 영역까지 파장이 길어지려면 상당히 많은 양의 인듐(In)이 함입(incorporation)되어야 되나, 질화갈륨(GaN)을 성장시키는 조건에서 단순히 인듐(In)의 주입 양을 늘리는 방법으로는 x의 값이 증가되지는 않는다.
그러나, 질화갈륨(GaN)의 경우, Ga-극성 질화갈륨보다는 N-극성 질화갈륨에서 인듐(In)의 함입(incorporation)이 잘되기 때문에, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용하여, 인듐-인코퍼레이션(In-incorporation)을 향상시킴으로써, 그린(green) 영역으로까지 파장 영역을 확대시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 감소시킴으로써, 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조할 수 있다.
도 2f는 N-극성 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
N-극성 발광 구조물(242)의 상단에 제1 전극(350)을 형성한다.
도 2f에서는 N-극성 발광 구조물(242)의 상단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, N-극성 발광 구조물(242)의 각각에 제1 전극(350)을 형성할 수 있다.
제1 전극(350)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(350)은 지지 기판(도시하지 않음)을 이용하여 N-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(350)을 N-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
또한, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 N-극성 발광 구조물(242)을 기판으로부터 분리함으로써, 성장 기판(310) 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 질화 갈륨 기판(333) 특성을 유지시킬 수 있다.
도 2g는 N-극성 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
N-극성 발광 구조물(242)의 하단에, 즉, 제1 전극(350)이 형성되지 않은 면에 제 2 전극(360)을 부착시킨다.
도 2g 에서는 N-극성 발광 구조물(242)의 하단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, N-극성 발광 구조물(242) 각각에 형성되는 제2 전극(360)을 형성할 수 있다.
제 2 전극(360)은 n-형 전극일 수 있고, 제 2 전극(360)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(360)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(360)은 지지 기판(도시하지 않음)을 이용하여 N-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(360)을 N-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자(300)는 제 1 전극(350) 및 제 2 전극(360)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(350) 및 제 2 전극(360)은 발광 소자(300)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자의 N-극성 발광 구조물(242)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, N-극성 발광 구조물(242)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(300) 수득 시, 제 1 전극(350)이 상부에 배치되고, 제 2 전극(360)이 하부에 배치되면, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법은 N-극성 방향으로 발광 구조물을 성장시켰기 때문에, N-극성 발광 소자(300)를 수득할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법에 따라 제조된 발광 소자(300)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 가상현실 또는 증강 현실에 사용되는 헤드셋 디스플레이(head set display)에 사용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 N-극성 발광 구조물을 도시한 평면도이다.
도 3는 마스크층의 돌출 영역(332)은 도트(Dot) 형상의 포지티브 타입(positive type)의 돌출 패턴을 가짐으로써, 도트(dot) 형상의 돌출 영역(322) 상에 원통 형상의 N-극성 발광 구조물(342)이 형성될 수 있다.
따라서, 도 3에 따른 N-극성 발광 구조물(342)을 이용하면 포지티브 패턴(positive pattern)으로 형성된 발광 소자가 형성될 수 있다.
이하에서는, 도 4a 내지 도 4g를 참조하여 본 발명의 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 2a 내지 도 2g에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 성장 기판(410) 상에 적어도 하나의 윈도우 영역(421) 및 돌출 영역(422)을 포함하는 마스크층(420)을 형성하는 단계, 성장 기판(410) 상에 n-type 반도체층(430)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층(431) 및 N-극성 n-type 반도체층(432)을 포함하는 n-type 반도체층(430)을 형성하는 단계 및 Ga-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계를 포함한다.
또한, N-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성하는 단계, 발광 구조물(460)의 상단에 제1 전극(470)을 형성하는 단계 및 발광 구조물(460)의 하단에 제2 전극(480)을 형성하는 단계를 포함한다.
n-type 반도체층(430)은 윈도우 영역(421) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(431; 이하, "Ga-극성 n-type 반도체층"이라 함) 및 돌출 영역(422) 상에 N-극성 방향으로 성장된 n-type 반도체층(431; 이하, "N-극성 n-type 반도체층"이라 함)을 포함할 수 있다.
도 4a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
바람직하게는, 성장 기판(410)은 사파이어가 사용될 수 있다.
마스크층(420)은 패터닝 공정에 의해 윈도우 영역(421) 및 돌출 영역(422)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(420)의 윈도우 영역(421)을 통하여 성장될 수 있다.
마스크층(420)은 실리콘 산화물이 사용될 수 있다.
또한, 마스크층(420)의 윈도우 영역(421) 및 돌출 영역(422)은 포지티브 타입(positive type)의 돌출 패턴을 가질 수 있고, 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.
도 4b 및 도 4c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(430)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
도 4b 및 도 4c를 참조하면, n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(821)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, n-type 반도체층(430)은 마스크층(420)의 돌출 영역(422)의 측방향으로 연장되어 성장될 수 있다.
측방향으로 성장되는 n-type 반도체층(430)은 일정 시간이 지난 후, 병합되어 성장 기판(410) 및 마스크층(420) 상부 표면에 전체적으로 n-type 반도체층(430)이 형성될 수 있다.
성장된 n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(421) 상에 성장된 Ga-극성 n-type 반도체층(431) 및 마스크층(420)의 돌출 영역(422) 상에 성장된 N-극성 n-type 반도체층(432)을 포함할 수 있다.
또한, 윈도우 영역(421) 상에서는 Ga-극성 n-type 반도체층(431)만 성장되도록 하고, 돌출 영역(422) 상에서는 N-극성 n-type 반도체층(432)만 성장되거나, Ga-극성 n-type 반도체층(431) 및 N-극성 n-type 반도체층(432)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역(421) 상에 성장된 Ga-극성 n-type 반도체층(431)은 돌출 영역(422) 상에 성장된 N-극성 n-type 반도체층(432)보다 결함(defect) 비율이 높은 결함 영역일 수 있다.
n-type 반도체층(430)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4d는 Ga-극성 n-type 반도체층이 선택적으로 식각된 단면도이다.
Ga-극성 n-type 반도체층(431)은 염화수소 가스(HCl gas)를 이용한 건식 식각으로 제거될 수 있다.
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낸다. N-극성 n-type 반도체층(432)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 n-type 반도체층(431)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 염화수소 가스(HCl gas)를 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 Ga-극성 n-type 반도체층(431)을 용이하게 제거할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 Ga-극성 n-type 반도체층(431)만 선택적으로 제거하여 성장 기판(410) 상에 N-극성 n-type 반도체층(432)만 남게 된다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 n-type 반도체층을 제조할 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용함으로써, 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 n-type 반도체층을 제조할 수 있다.
도 4e는 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.
N-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 형성된 발광 구조물(460)을 형성한다.
즉, 발광 구조물(460)은 포지티브 타입(positive type)의 돌출 패턴 구조의 N-극성 n-type 반도체층(432) 상에만 성장된다.
바람직하게는, 도트 형상의 포지티브 타입(positive type)의 돌출 패턴 구조의 N-극성 n-type 반도체층(432) 상에 원통형의 발광 구조물(460)을 형성한다.
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4f는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
발광 구조물(460)의 상단에 제1 전극(470)을 형성한다.
또한, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
도 4f에서는 발광 구조물(460)의 상단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460)의 각각에 제1 전극(470)을 형성할 수 있다.
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 4g는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.
도 4g 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자(401)는 제 1 전극(470) 및 제 2 전극(480)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(470) 및 제 2 전극(480)은 발광 소자(401)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(460)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(460)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(401) 수득 시, 제 1 전극(470)이 상부에 배치되고, 제 2 전극(480)이 하부에 배치되면, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법은 N-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, N-극성 n-type 반도체층(432)을 포함하는 발광 소자(401)를 수득할 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법에 따라 제조된 발광 소자(401)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 실시예에 따라, 코어-쉘 구조의 발광 소자(402)를 제조할 수 있다.
본 발명의 코어-쉘 구조의 발광 소자(402) 제조 방법은 N-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜 형성되는 발광 구조물(460)의 구조 및 제1 전극(470)의 형성 위치가 상이한 점을 제외하고는, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법과 동일하므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
본 발명의 실시예에 따른 코어-쉘 구조의 발광 소자(402) 제조 방법은 Ga-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계까지(도 4a 내지 도 4d)는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법과 동일하므로, 이하에서는, Ga-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계 이 후의 발광 소자 제조 방법을 도 5a 내지 도 5c를 참조하여 설명하기로 한다.
도 5a는 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.
N-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성한다.
이때, 활성층(440) 및 p-type 반도체층(450)은 발광 구조물(460)이 코어-쉘 구조를 갖도록 N-극성 n-type 반도체층(432)의 상단 및 측면에 성장된다.
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 5b는 발광 구조물의 측면에 제1 전극이 형성된 단면도이다.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
이후, 발광 구조물(460)의 측면에 제1 전극(470)을 형성한다.
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 5c는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.
도 5c 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 6은 건식 식각 공정이 일부 진행된 Ga-극성 발광구조물 및 N-극성 발광구조물을 도시한 이미지이다.
Ga-극성 발광구조물 및 N-극성 발광구조물이 성장된 성장 기판을 석영 반응로에 넣고 염화 수소 가스를 주입하면, 윈도우 영역에 성장된 N-극성 발광구조물은 관통 전위 부분만 식각되고, 돌출 영역에 성장된 Ga-극성 발광구조물은 대부분 식각된 것으로 보아, 염화수소 가스를 이용하면 Ga-극성 발광구조물을 선택적으로 식각할 수 있는 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: Ga-극성(+c) 200: N-극성(-c)
310, 410: 성장 기판 320, 420: 마스크층
321, 421: 윈도우 영역 422: 돌출 영역
330, 460: 발광 구조물 331, 430: n-type 반도체층
332, 440: 활성층 333, 450: p-type 반도체층
341: Ga-극성 발광 구조물 342: N-극성 발광 구조물
350, 470: 제1 전극 360, 480: 제2 전극
300, 401, 402: 발광 소자 431: Ga-극성 n-type 반도체층
432: N-극성 n-type 반도체층

Claims (15)

  1. 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
    상기 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계;
    상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계;
    상기 N-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및
    상기 N-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 윈도우 영역 상에서는 상기 Ga-극성 발광 구조물만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 N-극성 발광 구조물만 성장되거나, 상기 Ga-극성 발광 구조물 및 상기 N-극성 발광 구조물이 혼재되어 성장되는 것이며,
    상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  2. 제1항에 있어서,
    상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  3. 제1항에 있어서,
    상기 돌출 영역 상에 형성된 상기 N-극성 발광 구조물은 포지티브 패턴(positive pattern)을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  6. 제1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 N-극성 발광 구조물의 각각에 개별적으로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  7. 제1항에 있어서,
    상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계는,
    염화수소 가스(HCl gas)를 사용하는 것을 특징으로 하는 발광 소자 제조 방법.
  8. 제1항에 있어서,
    상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  9. 제1항에 있어서,
    상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  10. 제1항에 있어서,
    상기 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 발광 소자 제조 방법.
  11. 제1항에 있어서,
    상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  12. 제1항에 있어서,
    상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  13. 제1항에 있어서,
    상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  14. 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
    상기 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
    상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계;
    상기 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
    상기 발광 구조물의 상단 혹은 측면에 제1 전극을 형성하는 단계; 및
    상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  15. 제14항에 있어서,
    상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
KR1020180073878A 2018-06-27 2018-06-27 발광 소자의 제조 방법 KR102043602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180073878A KR102043602B1 (ko) 2018-06-27 2018-06-27 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180073878A KR102043602B1 (ko) 2018-06-27 2018-06-27 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR102043602B1 true KR102043602B1 (ko) 2019-12-02

Family

ID=68847587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073878A KR102043602B1 (ko) 2018-06-27 2018-06-27 발광 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102043602B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070334A1 (en) * 2002-01-28 2008-03-20 Philips Lumileds Lighting Company, Llc LED Including Photonic Crystal Structure
KR101354491B1 (ko) 2012-01-26 2014-01-23 전북대학교산학협력단 고효율 발광다이오드 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070334A1 (en) * 2002-01-28 2008-03-20 Philips Lumileds Lighting Company, Llc LED Including Photonic Crystal Structure
KR101354491B1 (ko) 2012-01-26 2014-01-23 전북대학교산학협력단 고효율 발광다이오드 제조방법

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Hoon-sik Kim, Unusual strategies for using indium gallium nitride grown on silicon (111) for solid-state lighting, 2011
JJAP V42. 2003. L1405-1407
polartity inverted lateral overgrowth and selective wet etching, science reports (2018) *
Tae-il Kim, High efficiency, microscale GaN light-emitting diodes and their thermal properties on unusual substrates, 2012
국제공개특허 제WO2015-193436호, "SYSTEMS AND METHODS FOR PREPARING GAN AND RELATED MATERIALS FOR MICRO ASSEMBLY"
미국공개특허 제2010-0317132호, "Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays"

Similar Documents

Publication Publication Date Title
US6844572B2 (en) Light emitting semiconductor device and method of fabricating the same
EP1798781B1 (en) LED having vertical structure and method for fabricating the same
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
CN107112394B (zh) 发光二极管和包括发光二极管的发光二极管阵列
JP4339822B2 (ja) 発光装置
TWI405257B (zh) 分離基板與半導體層的方法
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP2006352129A (ja) 発光ダイオードの製造方法
KR20060131799A (ko) 표면 처리에 의한 고효율 질화 갈륨 기저 발광 다이오드
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
WO2007089089A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
JP2023014201A (ja) 半導体発光素子およびその製造方法
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR102043601B1 (ko) 발광 소자의 제조 방법
KR20050096010A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100593912B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조 방법
KR102043602B1 (ko) 발광 소자의 제조 방법
KR101874228B1 (ko) 발광 소자의 제조 방법
JP5848334B2 (ja) 半導体デバイスを成長させるための複合成長用基板
KR20060000464A (ko) 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자
KR101874229B1 (ko) 발광 소자의 제조 방법
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant