JP2012079720A - Ｉｉｉ族窒化物半導体発光素子の製造方法 - Google Patents

Abstract

【課題】凹凸加工されたサファイア基板を用いたIII 族窒化物半導体発光素子において、光取り出し効率をさらに向上させつつ、ピットの発生を抑制すること。
【解決手段】凹凸の深さが１〜２μｍのｃ面サファイア基板１０上に、バッファ層１１を介してＳｉドープのＧａＮからなる埋め込み層１２を形成する。この埋め込み層１２によって凹凸を埋め込み、平坦な表面にする。埋め込み層１２の成長温度は、その後に埋め込み層１２上に形成するｎ型層１３の成長温度（１０００〜１２００℃）よりも２０〜８０℃低い温度とする。これにより、縦方向成長が促進されるため、大きなピットの発生が抑制される。
【選択図】図１

Description

本発明は、凹凸加工されたサファイア基板を用いて光取り出し効率を向上させたIII 族窒化物半導体発光素子の製造方法に関する。

近年、III 族窒化物半導体発光素子は一般照明用途に利用され始めており、光取り出し効率の改善が強く求められている。光取り出し効率を向上させる方法の１つとして、サファイア基板に凹凸加工を施す方法が知られている（特許文献１、２）。凹凸を設けずに平坦とした場合、素子内部においてサファイア基板に水平な方向へ伝搬する光は、半導体層内に閉じ込められ、多重反射を繰り返すなどして減衰していたが、サファイア基板に凹凸を設けることでこの水平方向に伝搬する光を垂直な方向に反射・散乱させて外部に取り出すことができ、光取り出し効率を向上させることができる。

特開２００３−３１８４４１ 特開２００７−１９３１８

さらなる光取り出し効率の向上のためには、サファイア基板の凹凸の深さをより深くすることが考えられる。しかし、凹凸の深さを深くすると、転位の屈曲によって転位が集中してしまう部分が生じ、その転位の集中部分に大きなピットが発生してしまう。この大きなピットは、静電耐圧の低下など、電気的特性の劣化を引き起こしてしまう。

そこで本発明の目的は、凹凸加工されたサファイア基板を用いたIII 族窒化物半導体発光素子の製造方法において、さらなる光取り出し効率の向上を図るとともに、ピットの発生を抑制することである。

第１の発明は、凹凸加工されたｃ面を主面とするサファイア基板上に、バッファ層を介してIII 族窒化物半導体からなるｎ型層、発光層、ｐ型層を順に積層するIII 族窒化物半導体発光素子の製造方法において、サファイア基板の凹凸の深さを１〜２μｍとし、バッファ層上に、ＧａＮからなり、凹凸を埋め込んで表面を平坦化する埋め込み層を、ｎ型層形成時の温度よりも２０〜８０℃低い温度で形成し、埋め込み層上に、前記ｎ型層を１０００〜１２００℃の温度で形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。

ここでIII 族窒化物半導体とは、一般式Ａｌ_x Ｇａ_y Ｉｎ_z Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。より一般的には、Ｇａを少なくとも含むＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを示す。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。

サファイア基板に設けられる凹凸のパターンは、ドット状の凸部または凹部をマトリクス状など周期的に配列したパターンや、ストライプ状のパターンなどである。ドット状の凸部または凹部は、たとえば、角錐台、円錐台、角柱、円柱、角錐、円錐、半球状、などの形状である。凹凸の深さ（凹部の深さまたは凸部の高さ）を１〜２μｍとするのは、１μｍよりも浅いと光取り出し効率向上の効果が十分でなく、２μｍよりも深いと埋め込み層によって平坦化することが難しくなるためである。より望ましくは１．４〜１．８μｍである。凹凸側面（凹部の側面あるいは凸部の側面）の傾斜角度（サファイア基板主面との成す角度）は、４０〜８０°が望ましい。より光取り出し効率を向上させることができる。さらに望ましいのは５０〜７０°である。

バッファ層にはＡｌＮを用いるのが好ましい。ＧａＮを用いた場合に比べてピットの発生を抑制することができ、結晶性を向上させることができる。

埋め込み層は、Ｓｉがドープされていることが望ましい。縦方向成長がより促進されるため、ピットの発生がより抑制され、凹凸を埋め込んで表面を平坦化するのがより容易となる。Ｓｉ濃度は１×１０¹⁷〜１×１０²⁰／ｃｍ³ とすることが望ましい。

埋め込み層の厚さは、１〜３μｍとすることが望ましい。１μｍよりも薄いと、凹凸を十分に埋め込むことができずに望ましくない。また、３μｍよりも厚いと、素子全体の厚さが厚くなってしまい望ましくない。より望ましいのは１．５〜２．５μｍである。

また、埋め込み層の形成温度は、ピットの発生をより抑制するために、常圧成長では１０５０〜１１００℃、減圧成長では１０００〜１０５０℃とすることがさらに望ましい。

第２の発明は、第１の発明において、埋め込み層には、Ｓｉをドープすることを特徴とするIII 族窒化物半導体発光素子の製造方法である。

第３の発明は、第１の発明または第２の発明において、埋め込み層のＳｉ濃度は、１×１０¹⁷〜１×１０²⁰／ｃｍ³ であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。

第４の発明は、第１の発明から第３の発明において、埋め込み層の厚さは、１〜３μｍとすることを特徴とするIII 族窒化物半導体発光素子の製造方法である。

第５の発明は、第１の発明から第４の発明において、サファイア基板の凹凸側面の傾斜角度は、４０〜８０°とすることを特徴とするIII 族窒化物半導体発光素子の製造方法である。

第６の発明は、第１の発明から第５の発明において、バッファ層は、ＡｌＮであることを特徴とするIII 族窒化物半導体発光素子の製造方法である。

第１の発明によれば、埋め込み層をｎ型層よりも２０〜８０℃低い温度で成長させるので、縦方向成長が促進され、転位の屈曲が抑制される。その結果、凹凸の深さを１〜２μｍとした場合であっても、転位が屈曲して集中し、それにより大きなピットが発生してしまうのを抑制することができ、素子の静電耐圧を低下させずに光取り出し効率を向上させることができる。

また、第２、３の発明のように、埋め込み層にＳｉをドープすることで、埋め込み層表面の平坦化がより容易となる。

また、第４の発明のように、埋め込み層の厚さを１〜３μｍとすれば、十分に埋め込み層表面を平坦化することができる。

また、第５の発明によれば、光取り出し効率をさらに向上させることができる。

また、第６の発明のように、バッファ層としてＡｌＮを用いることができ、ＧａＮを用いる場合に比べてピットの発生を抑制することができる。

実施例１のIII 族窒化物半導体発光素子の製造工程について示した図。 実施例１のIII 族窒化物半導体発光素子の構成について示した図。 ｎ型層１３の表面を撮影したＡＦＭ像。 ｐ型層１５の表面を撮影したＡＦＭ像。 実施例１のIII 族窒化物半導体発光素子の相対出力を示したグラフ。

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。

図２は、実施例１のIII 族窒化物半導体発光素子の構成について示した図である。実施例１のIII 族窒化物半導体発光素子は、凹凸加工されたサファイア基板１０を用いることで、光取り出し効率を向上させた構造である。サファイア基板１０は主面をｃ面とし、サファイア基板１０上には、バッファ層１１を介してＧａＮからなる埋め込み層１２が形成されている。サファイア基板１０に設けられた凹凸は、高さ１．６μｍ、直径３μｍのドット状（正六角推台）の凸部１９を、５μｍ間隔で周期的に配列したパターンである。凸部１９側面１９ａの、サファイア基板１０の主面に対する傾斜角度θは、４０〜８０°とすることが望ましい。この範囲であれば光取り出し効率をより向上させることができる。埋め込み層１２は、凹凸を埋め込み、その表面１２ａが平坦になるよう形成されている。埋め込み層１２の厚さ（凸部１９の上面１９ｂから埋め込み層１２表面までの厚さ）は、２μｍである。また、埋め込み層１２にはＳｉがドープされ、そのＳｉ濃度は１×１０¹⁷〜１×１０²⁰／ｃｍ³ である。

埋め込み層１２の厚さは、２μｍに限るものではなく、１〜３μｍの範囲であればよい。１μｍよりも薄いと、凹凸を十分に埋め込むことができずに望ましくない。また、３μｍよりも厚いと、素子全体の厚さが厚くなってしまい望ましくない。より望ましい埋め込み層１２の厚さは１．５〜２．５μｍである。また、埋め込み層１２へのＳｉドープは必ずしも必要ではないが、Ｓｉをドープすることで縦方向成長が促進され、凹凸の埋め込みが容易となるため、Ｓｉをドープすることが望ましい。

サファイア基板１０に設ける凹凸のパターンは、上記のようなドット状の凸部１９を周期的に配列したパターンに限るものではなく、凹凸の深さ（凹部の深さまたは凸部の高さ）が１〜２μｍであれば任意のパターンでよい。たとえば、ドット状の凹部を周期的に配列したパターンや、凹部または凸部をストライプ状に配列したパターンでもよい。また、必ずしも周期的なパターンである必要はない。ドット状の凸部または凹部は、角錐台、円錐台、角錐、円錐、半球状などである。ただし、半球状の場合、サファイア基板と接触する部分の接線の角度を４０〜８０°とするのがよい。角柱や円柱は、側面がサファイア基板１０主面に対して垂直となり、光取り出し効率向上の効果が低いため望ましくない。凹凸の深さを１〜２μｍとするのは、凹凸の深さが１μｍよりも小さいと、その凹凸による光取り出し効率向上効果が十分でなく、２μｍよりも大きいと、埋め込み層１２によって表面１２ａを平坦化することが難しくなるためである。より望ましい凹凸の深さは、１．４〜１．８μｍである。

埋め込み層１２上には、III 族窒化物半導体からなるｎ型層１３、発光層１４、ｐ型層１５が順に積層されており、ｐ型層１５上の一部領域にＩＴＯからなる透明電極１６が形成されている。また、発光層１４、ｐ型層１５の一部は除去されてｎ型層１３が露出している。その露出したｎ型層１３上にはｎ電極１７、透明電極１６上にはｐ電極１８が形成されている。

ｎ型層１３、発光層１４、ｐ型層１５は、従来より知られる任意の構造でよい。たとえばｎ型層１３は、埋め込み層１２側から順に、ＧａＮからなる高濃度にＳｉがドープされたｎ型コンタクト層、ＧａＮからなるｎクラッド層が順に積層された構造である。また、たとえば発光層１４は、ＧａＮからなる障壁層とＩｎＧａＮからなる井戸層が繰り返し積層されたＭＱＷ構造である。また、たとえばｐ型層１５は、発光層１４側から順に、ＡｌＧａＮからなるＭｇがドープされたｐクラッド層、ＧａＮからなるＭｇがドープされたｐコンタクト層が積層された構造である。

次に、実施例１のIII 族窒化物半導体発光素子の製造工程について図１を参照に説明する。

まず、フォトリソグラフィとドライエッチングによって、サファイア基板１０表面に所定のパターンの凹凸加工を施す（図１（ａ））。凹凸は、上記のようにドット状の凸部１９を周期的に配列したパターンであり、凸部１９の高さは１．６μｍである。凸部１９の高さはエッチング時間によって制御することができ、凸部１９側面１９ａの傾斜角度θは、レジストマスクの形状などによって制御可能である。凸部１９の間隔は、光取り出し効率向上のために８μｍ以下、埋め込みを容易とするために２μｍ以上とするのが好ましい。

次に、凹凸加工されたサファイア基板１０上に、その凹凸に沿ってＡｌＮからなるバッファ層１１を３８０℃でＭＯＣＶＤ法によって形成する（図１（ｂ））。バッファ層１１にはＧａＮを用いてもよいが、ピットの発生を抑制や結晶性の向上のためにＡｌＮを用いることが好ましい。

なお、バッファ層１１の形成前に、サファイア基板１０表面のサーマルクリーニングを行い、不純物の除去等をしておくことが望ましい。サーマルクリーニングは、たとえば水素雰囲気中、１０００〜１２００℃の温度で行う。

次に、バッファ層１１上に、ＳｉをドープしたＧａＮからなる埋め込み層１２をＭＯＣＶＤ法によって形成する。埋め込み層１２の成長温度は、その後に形成するｎ型層１３の成長温度よりも５０℃低い１０７０℃とする。埋め込み層１２の厚さは２μｍとし、凹凸を埋め込んで埋め込み層１２の表面が平坦になるように形成する（図１（ｃ））。ここで、埋め込み層１２はｎ型層１３よりも低い温度で成長させているため、縦方向成長が促進される。そのため、結晶中の転位が横方向に曲げられにくくなり、転位の集中が抑制される。その結果、結晶に大きなピットが生じてしまうのを抑制することができる。

なお、埋め込み層１２の形成温度は１０７０℃である必要はなく、その後に形成するｎ型層１３の成長温度よりも２０〜８０℃低い温度であればよい。この範囲の成長温度であれば、ピットの発生を抑制する効果が十分に得られる。より望ましくは、その後に形成するｎ型層１３の成長温度よりも３０〜７０℃低い温度である。

また、バッファ層１１と埋め込み層１２との間に、バッファ層１１のマストランスポートを防止するIII 族窒化物半導体からなる防止層を６００〜１０５０℃の温度で、バッファ層１１の全面を被覆するように形成してよい。防止層を形成してマストランスポートを防止することで、バッファ層１１の存在する領域と存在しない領域が生じてしまうのが防止されるので、ピットの発生が抑制され、結晶の均一性が向上する。

また、埋め込み層１２はＧａＮが好ましいが、Ｇａの一部をＡｌやＩｎ等で置換したＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどのIII 族窒化物半導体を用いることもできる。

次に、埋め込み層１２上に、埋め込み層１２の成長温度よりも高い１１２０℃で厚さ３μｍのｎ型層１３をＭＯＣＶＤ法によって形成する。なお、ｎ型層１３の形成温度は上記に限るものではなく、１０００〜１２００℃の範囲であればよい。続いてｎ型層１３上に、発光層１４、ｐ型層１５を順にＭＯＣＶＤ法によって形成する（図１（ｄ））。

次に、ｐ型層１５上の一部領域にＩＴＯからなる透明電極１６を形成する。そして、発光層１４とｐ型層１５を一部エッチングし、ｎ型層１３を露出させる。露出させたｎ型層１３上にはｎ電極１７、透明電極１６上にはｐ電極１８を形成する。以上により、図１に示す実施例１のIII 族窒化物半導体発光素子が製造される。

図３（ａ）は、上記実施例１のIII 族窒化物半導体発光素子の製造工程において、ｎ型層１３の成長を途中で止めて、その表面を撮影したＡＦＭ像である。一方、図３（ｂ）は、埋め込み層１２を形成せずにｎ型層１３を形成し、その成長を途中で止めて表面を撮影したＡＦＭ像である。また、図４は、埋め込み層１２を形成せずにｎ型層１３、発光層１４、ｐ型層１５を順に形成した時の、ｐ型層１５表面のＡＦＭ像である。図３（ｂ）のように、埋め込み層１２を形成しなかった場合には、転位の集中によって大きなピットが生じている。また、図４のように、ｐ型層１５まで形成したとしても、ピットは残存していることがわかる。これに対し、埋め込み層１２を形成した場合には、図３（ａ）のように、大きなピットが生じていないことがわかる。

図５は、実施例１のIII 族窒化物半導体発光素子の製造工程において、凸部１９の高さを１．２μｍ、１．４μｍ、１．６μｍと変化させた場合の光出力を示したグラフである。光出力は、凸部１９の高さを０．７μｍとしたときの出力を１とする相対出力である。図５から、凸部１９の高さを高くするほど光取り出し効率が向上して光出力が向上し、凸部１９の高さが１．６μｍでは０．７μｍのときに比べて光出力が５％向上していることがわかる。

以上のように、実施例１のIII 族窒化物半導体発光素子の製造工程によれば、サファイア基板１０に設ける凹凸の深さを深くして光取り出し効率を向上させつつ、大きなピットの発生を抑制して静電耐圧の低下を防止することができる。

なお、実施例１のIII 族窒化物半導体発光素子はフェイスアップ型であるが、本発明はフリップチップ型にも採用することができる。

本発明によるIII 族窒化物半導体発光素子は、照明装置などに利用することができる。

１０：サファイア基板
１１：バッファ層
１２：埋め込み層
１３：ｎ型層
１４：発光層
１５：ｐ型層
１６：透明電極
１７：ｎ電極
１８：ｐ電極
１９：凸部

Claims (6)

1. 凹凸加工されたｃ面を主面とするサファイア基板上に、バッファ層を介してIII 族窒化物半導体からなるｎ型層、発光層、ｐ型層を順に積層するIII 族窒化物半導体発光素子の製造方法において、
   前記サファイア基板の凹凸の深さを１〜２μｍとし、
   前記バッファ層上に、III 族窒化物半導体からなり、前記凹凸を埋め込んで表面を平坦化する埋め込み層を、前記ｎ型層形成時の温度よりも２０〜８０℃低い温度で形成し、
   前記埋め込み層上に、前記ｎ型層を１０００〜１２００℃の温度で形成する、
   ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
2. 前記埋め込み層には、Ｓｉをドープすることを特徴とする請求項１に記載のIII 族窒化物半導体発光素子の製造方法。
3. 前記埋め込み層のＳｉ濃度は、１×１０¹⁷〜１×１０²⁰／ｃｍ³ であることを特徴とする請求項２に記載のIII 族窒化物半導体発光素子の製造方法。
4. 前記埋め込み層の厚さは、１〜３μｍとすることを特徴とする請求項１ないし請求項３のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。
5. 前記サファイア基板の凹凸側面の傾斜角度は、４０〜８０°とすることを特徴とする請求項１ないし請求項４のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。
6. 前記バッファ層は、ＡｌＮであることを特徴とする請求項１ないし請求項５のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。