CN102447023B - 生产iii族氮化物半导体发光器件的方法 - Google Patents

生产iii族氮化物半导体发光器件的方法 Download PDF

Info

Publication number
CN102447023B
CN102447023B CN201110302936.6A CN201110302936A CN102447023B CN 102447023 B CN102447023 B CN 102447023B CN 201110302936 A CN201110302936 A CN 201110302936A CN 102447023 B CN102447023 B CN 102447023B
Authority
CN
China
Prior art keywords
layer
texture
resilient coating
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110302936.6A
Other languages
English (en)
Other versions
CN102447023A (zh
Inventor
中井真仁
筱田大辅
新田州吾
斋藤义树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010220461A external-priority patent/JP5434872B2/ja
Priority claimed from JP2010220463A external-priority patent/JP5246236B2/ja
Priority claimed from JP2010220462A external-priority patent/JP5246235B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN102447023A publication Critical patent/CN102447023A/zh
Application granted granted Critical
Publication of CN102447023B publication Critical patent/CN102447023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件呈现进一步改善的光提取效率，并且抑制凹陷生成。再该生产方法中，n型层、发光层和p型层(每个层均由III族氮化物半导体制成)经由缓冲层顺序沉积在具有c面主表面的织构化蓝宝石衬底上。掩埋层由III族氮化物半导体于较之当n型层沉积在掩埋层上时1000℃至1200℃的温度更低20℃至80℃的温度下形成在缓冲层上，以通过掩埋织构而使掩埋层的顶表面平坦。提供在蓝宝石衬底上的织构可以具有1μm至2μm的深度，并且侧表面倾斜40°至80°。防护层可以由GaN于600℃至1050℃下形成，以覆盖缓冲层的整个顶表面。这抑制缓冲层的传质。由此，可以抑制晶体中的凹陷生成。缓冲层可以由含有Al的III族氮化物半导体形成。

Description

生产III族氮化物半导体发光器件的方法
技术领域
本发明涉及通过使用织构化蓝宝石衬底生产呈现改善的光提取效率的III族氮化物半导体发光器件的方法。
发明背景
近来，III族氮化物半导体发光器件已被用于普通照明目的，并且强烈要求光提取效率的改善。一种用于改善光提取效率的公知方法是将具有c面主表面的蓝宝石衬底进行织构化，如在日本专利特许公开申请案(公告)第2003-318441或2007-19318中所公开的。当蓝宝石衬底为平坦的没有织构化时，与元件内部的蓝宝石衬底平行的方向的光传播局限于半导体层，并由于重复的多重反射而衰减。然而，水平方向的光传播可以通过在蓝宝石衬底上提供织构(texture)，而通过在垂直方向的反射和散射来发射到外部，使得光提取效率改善。
一种能想到的进一步改善光提取效率的途径是增加蓝宝石衬底的织构深度。然而，当织构深度增加时，在因位错的弯曲造成的位错集中的区域上生成大的凹陷(pit)。这种大的凹陷引起器件电气特性的退化，例如，静电击穿电压的降低。
此外，为了充分改善光提取效率，优选增加蓝宝石衬底上织构的深度，并且织构侧表面的倾斜角(凹入部分的侧表面或凸起部分的侧表面相对于蓝宝石衬底的主表面的角)落入40°至80°的范围内。然而，这种途径增加了蓝宝石衬底上不是c面的区域，导致晶体表面上凹陷的生成或不匀结晶度。这造成器件电气特性的退化，例如，静电击穿电压的降低。
本发明人的研究已显示，凹陷是因缓冲层的传质而生成的。当温度增加到在蓝宝石衬底上缓冲层的形成之后形成n接触层的温度时，缓冲层通过传质转移到蓝宝石衬底的c面。由此，在蓝宝石衬底上形成没有缓冲层的区域。由于存在有缓冲层和没有缓冲层的区域两者作为晶体生长的晶种，晶体缺陷在没有缓冲层的区域集中，并在其中生成凹陷，导致电气特性的退化，例如，静电击穿电压的降低。
内容技术
鉴于前述内容，本发明的一个目标是提供用于生产III族氮化物半导体发光器件的方法，该方法中通过使用织构化蓝宝石衬底抑制凹陷生成，并且进一步改善光提取效率。
本发明通过解决以上问题而得以实现。其目的是提供用于生产III族氮化物半导体发光器件的方法，该方法中，当使织构的侧表面相对于蓝宝石衬底的主表面倾斜40°至80°时，抑制了晶体中的凹陷生成。
本发明的第一方面，提供一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的n型层、发光层以及p型层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，所述方法包括：
在所述蓝宝石衬底上形成所述织构，以具有1μm至2μm的深度；
在较之形成所述n型层时的温度低20℃至80℃的温度下，在所述缓冲层上形成GaN的掩埋层，以通过掩埋所述织构而使顶表面平坦化；以及
在1000℃至1200℃的温度下在所述掩埋层上形成所述n型层。
织构结构意指蓝宝石衬底的表面具有许多凹入部分或许多凸起部分。本发明的第二方面，提供一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的n型层、发光层以及p型层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，所述方法包括：
在所述蓝宝石衬底上形成所述织构，以具有相对于所述蓝宝石衬底的所述主表面倾斜40°至80°的侧表面以及1μm至2μm的深度；
在600℃至1050℃的温度下，形成防止所述缓冲层传质的GaN的防护层，以覆盖所述缓冲层的整个顶表面；以及
在1050℃至1200℃的温度下在所述防护层上形成所述n型层。
本发明的第三方面，提供一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，所述方法包括：
在所述蓝宝石衬底上形成所述织构，以具有1.2μm至2.5μm的深度，以及相对于所述蓝宝石衬底的主表面倾斜40°至80°的侧表面；以及
形成含有Al的III族氮化物半导体的缓冲层。
如本文使用的，“III族氮化物半导体”包括由式AlxGayInzN(x+y+z＝1，0≤x、y、z≤1)表示的半导体、其中Al、Ga或In的一部分被另一种13族元素(即B或Tl)取代，或者一部分N被另一种15族元素(即P、As、Sb或Bi)取代的半导体。III族氮化物半导体的具体例子包括包含至少Ga的那些，例如GaN、InGaN、AlGaN以及AlGaInN。一般，Si被用作n型杂质，Mg被用作p型杂质。
提供在蓝宝石衬底上的织构具有其中点状凹入部分或点状凸起部分周期性排列成点阵图案，或是其中凹入部分或凸起部分排列为条纹图案的图案。各点状凹入部分或凸起部分为例如截棱锥、截圆锥、矩形柱、圆形柱、金字塔形、圆锥或半球。织构具有1μm至2μm的深度(凹入部分的深度或凸起部分的高度)的原因如下。当织构的深度小于1μm时，光提取效率未充分改善。当织构的深度大于2μm时，难以通过掩埋织构来使顶表面平坦化。更优选地，织构的深度为1.4μm至1.8μm。
在第三方面中，织构具有1.2μm至2.5μm的深度(凹入部分的深度或凸起部分的高度)的原因如下。当织构的深度小于1.2μm时，光提取效率未充分改善。当织构的深度大于2.5μm时，难以通过掩埋织构来使顶表面平坦。更优选地，织构的深度为1.4μm至2.0μm。
在第一和第二方面中，织构侧表面的倾斜角(凹入部分的侧表面或凸起部分的侧表面相对于蓝宝石衬底的主表面的角)优选为40°至80°。这可以进一步改善光提取效率。更优选地，倾斜角为50°至70°。然而，当点凹入部分或凸起部分为半球时，倾斜角意指蓝宝石的平坦表面与连接平坦表面的凹入部分或凸起的切线之间的角。
在第三方面中，织构侧表面的倾斜角优选为40°至80°。这是因为当倾斜角θ落入该范围内时，可以进一步改善光提取效率。更优选地，倾斜角为50°至70°以进一步改善光提取效率。
优选地，AlN被用作缓冲层。相比将GaN作用缓冲层时，可以抑制凹陷生成，并且可以改善结晶度。缓冲层的Al组成比越高，越有效抑制缓冲层上生长的晶体中的凹陷生成。由此，减少晶体取向的变化。尤其优选地，缓冲层由具有50％或更大Al组成比的AlGaN制成。最优选地，缓冲层由AlN制成。
优选地，在将蓝宝石衬底进行织构化之后，在形成缓冲层前，于1000℃至1200℃的温度在氢气氛中进行热清洗。热清洗在晶体生长的早期阶段防止晶核在织构的侧表面上形成，并且可以减少晶体取向的变化。
优选地，利用Si掺杂掩埋层。由于Si掺杂促进在垂直方向上晶体生长，因此抑制凹陷生成，并且顶表面更容易通过掩埋织构来平坦化。优选Si浓度为1×1017/cm3至1×1020/cm3。
优选地，掩埋层具有1μm至3μm的厚度。如果厚度小于1μm，则织构不能被完全掩埋。如果厚度大于3μm，则总发光器件的厚度也变得厚，而这是不优选的。更优选地，掩埋层的厚度为1.5μm至2.5μm。
进一步，更优选地，掩埋层在1050℃至1100℃的温度下在正常压力中，以及在1000℃至1050℃下在低压中形成，以抑制凹陷生成。
在600℃至1050℃的温度形成防护层的原因在于，缓冲层的整个顶表面需要被覆盖，以防止缓冲层的传质。优选地，防护层具有20nm至1000nm的厚度。当厚度小于20nm时，在n型层的形成期间，不足以抑制缓冲层的传质。当厚度大于1000nm时，结晶性劣化。更优选地，防护层的厚度为50nm至500nm。防护层可以掺杂有或不掺杂有Si。
优选地，AlN被用作缓冲层。相比GaN被作用缓冲层时，可以抑制凹陷生成，并且可以改善结晶性。当AlN被用作缓冲层时，防护层的生长温度优选为900℃至1050℃。可以有效抑制在防护层的形成期间缓冲层的传质。此外，当GaN被用作缓冲层时，优选地，氮被用作加热中的载气，以形成n型层。可以有效抑制加热期间缓冲层的传质。
根据第一方面，由于掩埋层在较之当形成n型层时温度低20℃至80℃的温度下形成，促进了垂直方向的晶体生长，并且抑制了的位错横向弯曲。结果，即使将织构的深度增加到1μm至2μm，也可以抑制由位错的横向弯曲和集中造成的大的凹陷的生成。由此，可以改善光提取效率，而不减小器件的静电击穿电压。
此外，更容易通过使掩埋层掺杂以Si而使掩埋层的顶表面平坦。当掩埋层的厚度落入1μm至3μm的范围内时，可以使掩埋层的顶表面充分平坦化。当织构侧表面的倾斜角为40°至80°时，可以进一步改善光提取效率。AlN可以用作缓冲层。该情形中，相比GaN用作缓冲层时，可以抑制凹陷生成。
根据第二方面，由于防护层形成为使得覆盖缓冲层的整个顶表面，因此在形成n型层时可以防止加热期间缓冲层的传质。结果，可以防止凹陷生成，并且可以改善光提取效率，而不减小器件的静电击穿电压。
此外，第二方面中，由于防护层以AlN用作缓冲层于900℃至1050℃的温度下形成，可以有效抑制在形成防护层时缓冲层的传质。通过使用AlN作为缓冲层，可以进一步抑制凹陷生成。
进一步，第二方面中，当GaN用作缓冲层时，可有效抑制了在形成n型层时的加热期间缓冲层的传质。
而且，第二方面中，当防护层的厚度为20nm至1000nm时，可以有效抑制在形成n型层时缓冲层的传质。
根据第三方面，即使蓝宝石衬底提供有具有1.2μm至2.5μm的深度的织构以及倾斜40°至80°的侧表面来改善光提取效率，也可以在晶体中抑制凹陷生成，并且可以减小晶体取向的变化。
附图说明
当结合附图考虑时，将容易地认识到本发明的各个其他目的、特征，以及许多附随的优点，因为参考随后的优选实施方案的详细描述，本发明的各个其他目的、特征，以及许多附随的优点变得更好理解，附图中：
图1A至1D是示出根据实施方案1用于生产III族氮化物半导体发光器件的方法的示意图；
图2是根据实施方案1的III族氮化物半导体发光器件的构造；
图3A和3B是n型层13的表面的AFM图像；
图4是p型层15的表面的AFM图像；
图5是示出根据实施方案1的III族氮化物半导体发光器件的相对光输出对来自根据实施方案1的III族氮化物半导体发光器件的标准光输出的图；
图6A至6D是示出根据实施方案2用于生产III族氮化物半导体发光器件的方法的示意图；
图7是根据实施方案2的III族氮化物半导体发光器件的构造；
图8A至8D是示出根据实施方案3用于生产III族氮化物半导体发光器件的方法的示意图；
图9是根据实施方案3的III族氮化物半导体发光器件的构造；
图10A和10B是示出根据实施方案3的III族氮化物半导体发光器件的n型层的晶体表面的照片；
图11A和11B是示出根据实施方案3的III族氮化物半导体发光器件中晶体如何生长的示意性视图；以及
图12A和12B是示出对XRC半宽的热清洗温度的相关性的图。
具体实施方式
接下来将参考附图描述本发明的具体实施方案。然而，本发明不限于所述实施方案。
实施方案1
图2示出根据实施方案1的III族氮化物半导体发光器件的构造。III族氮化物半导体发光器件通过使用织构化蓝宝石衬底10而呈现改善的光提取效率。蓝宝石衬底10具有c面主表面，并且GaN掩埋层12经由缓冲层11形成于其上。提供在蓝宝石衬底10上的织构具有其中具有1.6μm的高度和3μm的直径的点状(截六角金字塔形)凸起部分19以5μm的间隔周期性排列的图案。优选地，凸起部分19的侧表面19a关于蓝宝石衬底10的主表面倾斜40°至80°。当倾斜角θ落入此范围内时，可以进一步改善光提取效率。掩埋层12形成为使得表面12a通过掩埋织构而平坦化。相应地，本说明书中，织构意指通过机械加工或蚀刻表面，使蓝宝石衬底的表面具有许多凸起部分或凹入部分的状态。掩埋层12具有2μm的厚度(凸起部分19的顶表面19b与掩埋层12的表面之间)。掩埋层12以1×1017/cm3至1×1020/cm3的浓度掺杂有Si。
掩埋层12的厚度不限于2μm，而可以落入1μm至3μm的范围内。如果其小于1μm，则织构不能完全被掩埋。如果其大于3μm，则整体发光器件的厚度则太厚。更优选地，掩埋层12的厚度为1.5μm至2.5μm。掩埋层12不是必须要掺杂有Si。然而，Si掺杂促进掩埋层在垂直方向的生长，并由此更容易地掩埋织构。优选地，掩埋层掺杂有Si。
形成在蓝宝石衬底10上的织构图案不限于前述图案，前述图案中，点凸起部分19周期性排列。织构图案可以是任何图案，只要织构的深度(凹入部分的深度或凸起部分的高度)落入1μm至2μm的范围内。例如，可以使用其中点状凹入部分周期性地排列的图案，或其中凹入部分或凸起部分以条纹图案排列的图案。并且，织构图案不是必须要是周期性的。每个点凹入部分或凸起部分为例如截金字塔、截圆锥、金字塔、圆锥或半球。然而，在半球的情况中，对蓝宝石衬底的切线的角优选为40°至80°。在矩形柱或圆形柱的情况中，织构的侧表面垂直于蓝宝石衬底10的主表面，并由此较少地改善光提取效率，这不是优选的。本发明使用具有深度为1μm至2μm的织构的蓝宝石衬底。这样做的原因如下。当织构的深度小于1μm时，未充分改善光提取效率。当织构的深度大于2μm时，难以通过掩埋层12而使表面12a平坦。更优选地，织构的深度为1.4μm至1.8μm。
n型层13、发光层14和p型层15顺序沉积在掩埋层12上，层13至15的每一个均由III族氮化物半导体形成。包括氧化铟锡(ITO)的透明电极16形成在p型层15的部分表面上。发光层14和p型层15的一部分被移除，以使n型层13的一部分暴露。n电极17和p电极18分别形成在n型层13的暴露的部分和透明电极16的部分上。
n型层13、发光层14以及p型层15可以具有任何常规已知的结构。n型层13可以具有例如其中由以高浓度掺杂有Si的GaN形成的n型接触层和由GaN形成的n覆层顺序沉积在掩埋层12上的结构。发光层14可以具有例如MQW结构，其中GaN势垒层和InGaN阱层重复交替沉积。p型层15可以具有例如其中由掺杂有Mg的AlGaN形成的p覆层和由掺杂有Mg的GaN形成的p接触层顺序沉积在发光层14上的结构。
接下来将参照图1描述根据实施方案1用于生产III族氮化物半导体发光器件的方法。首先，通过光刻或干法蚀刻，在蓝宝石衬底10的表面上形成预定图案织构(图1A)。如上文所述，织构具有其中点状凸起部分19周期性排列的图案。凸起部分19的高度为1.6μm。高度可以通过蚀刻时间来控制。凸起部分19的侧表面19a的倾斜角θ可以通过抗蚀剂掩膜的形状来控制。优选地，凸起部分19的间隔为8μm或更小，以改善光提取效率，并且为2μm或更大，以有助于掩埋织构。
随后，通过MOCVD方法于380℃将AlN的缓冲层11沉积在蓝宝石衬底10上，以与蓝宝石衬底10的织构轮廓相符(图1B)。缓冲层11可以由GaN形成。优选地，AlN被用于抑制凹陷生成或改善结晶性。
优选地，在缓冲层11的形成之前，进行热清洗，以从蓝宝石衬底10的表面移除杂质。热清洗可以，例如于1000℃至1200℃的温度在氢气氛中进行。
随后，掺杂有Si的GaN的掩埋层12通过MOCVD方法沉积在缓冲层11上。掩埋层12的生长温度为1070℃，比沉积在其上的n型层13的生长温度低50℃。掩埋层12的厚度为2μm，并且掩埋层12的表面通过掩埋织构而形成为平坦的(图1C)。由于掩埋层12是在比生长n型层13时的温度更低的温度下生长的，促进了垂直方向的晶体生长。这减少了晶体中位错的横向弯曲，并抑制位错的集中。结果，能够抑制晶体中大的凹陷生成。
掩埋层12的生长温度不是必须为1070℃，而是优选为比沉积在其上的n型层13的生长温度更低20℃至80℃。当生长温度落入此范围内时，充分抑制了凹陷生成。更优选地，生长温度比n型层13的生长温度低30℃至70℃。
防止缓冲层11的传质的III族氮化物半导体层可以于600℃至1050℃的温度形成在缓冲层11和掩埋层12之间，以覆盖缓冲层11的整个顶表面。通过形成防护层来防止传质。这防止有缓冲层11和没有缓冲层11的区域的共存。因此，凹陷生成得以抑制，并且晶体不均匀性得以改善。
优选地，掩埋层12由GaN形成。然而，也可以使用III族氮化物半导体，例如AlGaN、InGaN、AlGaInN，其中，Ga的一部分由Al或In取代。
接下来，通过MOCVD方法，将具有3μm的厚度的n型层13于1120℃的温度(高于掩埋层12的生长温度)形成在掩埋层12上。n型层13的生长温度不限于前述温度，并且可以落入1000℃至1200℃的范围内。随后，通过MOCVD方法将发光层14和p型层15顺序形成在n型层13上(图1D)。
随后，包括氧化铟锡(ITO)的透明电极16沉积在p型层15的表面的一部分上。然后，将发光层14和p型层15部分蚀刻，以使n型层13的一部分暴露。将n电极17和p电极18分别形成在n型层13的暴露的部分和透明电极16的部分上。通过以上步骤，如图1A至1D中所示，生产根据实施方案1的III族氮化物半导体发光器件。
图3A示出在用于生产根据实施方案1的III族氮化物半导体发光器件的方法中，停止生长之后，取得的n型层13的表面的AFM图像。另一方面，图3B示出当形成n型层13而不形成掩埋层12时，停止生长之后，取得的n型层13的表面的AFM图像。图4示出当顺序形成n型层13、发光层14和p型层15而不形成掩埋层12时，取得的p型层15的表面的AFM图像。如图3B中所示，当不形成掩埋层12时，由于位错的集中而形成大的凹陷。从图4还发现，甚至在形成p型层15之后，凹陷仍保留。相反，如图3A中所示，当形成掩埋层12时，未形成大的凹陷。
图5是图示在用于生产根据实施方案1的III族氮化物半导体发光器件的方法中，当凸起部分19的高度变化至1.2μm、1.4μm和1.6mp时，来自发光器件的光输出的图。光输出示为对来自具有高度为0.7μm的凸起部分10的发光器件的标准光输出的相对值，即，将标准光输出的相对值视为1。如从图5清楚可见，凸起部分19越高，光提取效率越高，导致光输出的改善。当凸起部分19具有1.6μm的高度时，光输出比当凸起部分19具有0.7μm的高度时的光输出高5％。
如上文所述，用于生产根据实施方案1的III族氮化物半导体发光器件的方法可以通过增加提供在蓝宝石衬底10上的织构的深度来改善光提取效率，并且通过抑制大的凹陷的形成来防止静电击穿电压的减小。
尽管根据实施方案1的发光器件具有面朝上型结构，本发明的发光器件可以具有倒装芯片型结构。
实施方案2
图7示出根据实施方案2的III族氮化物半导体发光器件的构造。相同的附图标记表示与实施方案1中的那些对应的层。根据实施方案2的III族氮化物半导体发光器件通过使用织构化蓝宝石衬底10，而呈现改善的光提取效率。蓝宝石衬底10具有c面主表面，并且GaN防护层22经由缓冲层11形成于其上。提供在蓝宝石衬底10上的织构具有其中具有1.6μm的高度和3μm的直径的点(截六角金字塔形)凸起部分19以5μm的间隔周期性排列的图案。凸起部分19的侧表面19a关于蓝宝石衬底10的主表面倾斜40°至80°。当倾斜角θ落入此范围内时，可以进一步改善光提取效率。
任何III族氮化物半导体，例如AlN或GaN，均可以用于缓冲层11中。然而，优选地，使用AlN来抑制晶体中的凹陷生成。
形成防护层22，以与织构轮廓相符，并且覆盖缓冲层11的整个顶表面。优选地，防护层22的厚度为20nm至1000nm。当厚度小于20nm时，不足以抑制缓冲层11在n型层的形成期间的传质。当厚度大于1000nm时，结晶性劣化。更优选地，防护层22的厚度为50nm至500nm。防护层可以掺杂有或不掺杂有Si。
形成在蓝宝石衬底10上的织构图案不限于其中点凸起部分19周期性排列的前述图案。织构图案可以是任何图案，只要织构的深度(凹入部分的深度或凸起部分的高度)落入1μm至2μm的范围内，织构侧表面的倾斜角θ(凹入部分的侧表面或凸起部分的侧表面关于蓝宝石衬底的主表面的角)落入40°至80°的范围内。例如，可以使用其中点凹入部分周期性排列的图案或其中凹入部分或凸起部分成条纹图案排列的图案。同样，织构图案不是必须为周期性的。每个点凹入部分或凸起部分为例如截金字塔、截圆锥、金字塔、圆锥或半球。然而，在半球的情况中，对蓝宝石衬底的切线的角为40°至80°。本发明使用具有深度为1μm至2μm的织构的蓝宝石衬底。这样做的原因如下。当织构的深度小于1μm时，未充分改善光提取效率。当织构的深度大于2μm时，难以通过掩埋织构而使晶体表面平坦化。更优选地，织构的深度为1.4μm至2μm。优选地，凸起部分的间隔为8μm或更小，以改善光提取效率，并且为2μm或更大，以有助于掩埋织构。
n型层13、发光层14和p型层15顺序沉积在防护层22上，层13至15的每一个均由III族氮化物半导体形成。透明电极16由氧化铟锡(ITO)形成在p型层15的区域中。发光层14和p型层15的部分被移除，以使n型层13暴露。n电极17和p电极18分别形成在暴露的n型层13和透明电极16上。
n型层13、发光层14以及p型层15可以具有任何常规已知的结构。n型层13具有例如其中由以高浓度掺杂有Si的GaN形成的n型接触层和由GaN形成的n覆层顺序沉积在掩埋层12上的结构。发光层14具有例如MQW结构，其中GaN势垒层和InGaN阱层重复交替沉积。p型层15具有例如其中由掺杂有Mg的AlGaN形成的p覆层和由掺杂有Mg的GaN形成的p接触层顺序沉积在发光层14上的结构。
可以提供掩埋层，来通过掩埋防护层22和n型层13之间的织构而使晶体表面平坦，如实施方案1。当形成GaN的掩埋层时，生长温度优选地比n型层13的生长温度(1050℃至1200℃)低30℃至70℃。这可以抑制凹陷生成。通过使掩埋层掺杂有Si，而更容易掩埋织构。
接下来将描述的是参考图6用于生产根据实施方案2的III族氮化物半导体发光器件的方法。首先，通过光刻或干法蚀刻，在蓝宝石衬底10的表面上形成预定图案织构(图6A)。如上文所述，织构具有其中点状凸起部分19周期性排列的图案。凸起部分19的高度为1.6μm，凸起部分19的侧表面19a的倾斜角θ为40°至80°。凸起部分19的高度可以通过蚀刻时间来控制。凸起部分19的侧表面19a的倾斜角θ可以通过抗蚀剂掩膜的形状来控制。
随后，通过MOCVD方法于300℃至600℃将缓冲层11沉积在蓝宝石衬底10上，以与蓝宝石衬底10的织构轮廓相符(图6B)。优选地，在缓冲层11的形成之前进行热清洗，以从蓝宝石衬底10的表面移除杂质。热清洗，例如于1000℃至1200℃的温度在氢气氛中进行。
随后，通过MOCVD方法于600℃至1050℃下沉积由GaN制成的防护层22，以与缓冲层11的织构轮廓相符，并由此覆盖缓冲层11的整个顶表面(图6C)。于600℃至1050℃的温度下形成防护层22的原因是因为缓冲层11的整个顶表面需要被覆盖，以防止传质。当AlN被用作缓冲层11时，优选于900℃至1050℃的温度生长防护层22。这可以更有效地在防护层22的形成期间抑制缓冲层11的传质。
优选地，防护层22由GaN形成。然而，也可以使用III族氮化物半导体，例如AlGaN、InGaN、AlGaInN，其中，Ga的一部分由Al或In取代。
接下来，通过MOCVD方法，于1050℃至1200℃的温度下在防护层22上沉积n型层13。此时，由于缓冲层11的整个顶表面被防护层22覆盖，而抑制了缓冲层11的传质。当GaN用作缓冲层11时，优选地，氮被用作加热中的载气，以形成n型层13。这可以有效抑制加热期间缓冲层11的传质。随后，通过MOCVD方法将发光层14和p型层15顺序沉积在n型层13上(图6D)。
随后，包括氧化铟锡(ITO)的透明电极16沉积在p型层15的表面的部分上。然后，将发光层14和p型层15部分蚀刻，以使n型层13的部分暴露。将n电极17和p电极18分别形成在n型层13的暴露的部分和透明电极16的部分上。
如上文所述，用于生产根据实施方案2的III族氮化物半导体发光器件的方法通过防护层22来抑制缓冲层11的传质。因此，即使通过将蓝宝石衬底10的织构深度增加到1μm至2μm，并且将织构侧表面的倾斜角调整在40°至80°的范围内，而进一步改善光提取效率，也能够抑制晶体中的凹陷生成和器件的电气特性的退化，例如，能够防止静电击穿电压的减小。
尽管根据实施方案2的发光器件具有面朝上型结构，本发明的发光器件可以具有倒装芯片型结构。
实施方案3
图9示出根据实施方案3的III族氮化物半导体发光器件的构造。相同的附图标记表示与实施方案1和2中的那些对应的层。根据实施方案3的III族氮化物半导体发光器件通过使用织构化蓝宝石衬底10，而呈现改善的光提取效率。蓝宝石衬底10具有c面主表面，并且掩埋层12、n型层13、发光层14和p型层15经由AlN缓冲层21顺序沉积于其上。提供在蓝宝石衬底10上的织构具有其中具有1.2μm至2.5μm的高度的点状(截六角金字塔形)凸起部分19以预定间隔周期性排列的图案。凸起部分19的侧表面19a关于蓝宝石衬底10的主表面倾斜40°至80°。当倾斜角θ落入此范围内时，可以进一步改善光提取效率。
缓冲层21不限于AlN，而可以是包含Al的任何III族氮化物半导体。然而，Al组成比越高，越有效抑制晶体中的凹陷生成。这可以减小晶体取向的变化。优选地，使用具有50％或更大Al组成比的AlGaN。最优选地，在实施方案3中使用AlN。
形成在蓝宝石衬底10上的织构图案不限于其中点凸起部分19周期性排列的前述图案。织构图案可以是任何图案，只要织构的深度(凹入部分的深度或凸起部分的高度)落入1.2μm至2.5μm的范围内，并且织构侧表面的倾斜角θ(凹入部分的侧表面或凸起部分的侧表面关于蓝宝石衬底的主表面的角)落入40°至80°的范围内。例如，可以使用其中点凹入部分周期性排列的图案，或其中凹入部分或凸起部分以条纹图案排列的图案。并且，织构图案不是必须为周期性的。每个点凹入部分或凸起部分为例如截金字塔、截圆锥、金字塔、圆锥或半球形状。然而，在半球的情况中，对蓝宝石衬底的切线的角为40°至80°。本发明使用具有深度为1.2μm至2.5μm的织构的蓝宝石衬底。这样做的原因如下。当织构的深度小于1.2μm时，未充分改善光提取效率。当织构的深度大于2.5μm时，难以通过掩埋织构而使晶体表面平坦。更优选地，织构的深度为1.4μm至2μm。当织构具有其中点凸起部分周期性排列或凸起部分周期性排列为条纹的图案时，凸起部分的间隔优选为2μm或更大，以有助于掩埋织构，并且为8μm或更小，以改善光提取效率。
掩埋层12是通过掩埋织构而使晶体表面平坦的层。在形成GaN的掩埋层12时，生长温度优选为比n型层13的生长温度(1050℃至1200℃)低30℃至70℃。这可以抑制凹陷生成。并且通过使掩埋层12掺杂有Si来更容易地掩埋织构。
n型层13、发光层14和p型层15以与实施方案1和2相同的方式来形成，并且可以具有如实施方案1和2中图示的层结构。
由氧化铟锡(ITO)制成的透明电极16形成在p型层15的区域上。发光层14和p型层15的一部分被移除，以使n型层13的部分暴露。n电极17和p电极18被分别形成在暴露的n型层13和透明电极16上。
接下来将参考图8描述用于生产根据实施方案3的III族氮化物半导体发光器件的方法。首先，通过光刻或干法蚀刻，在蓝宝石衬底10的表面上形成预定图案织构(图8A)。如上文所述，织构化具有其中点凸起部分19周期性排列的图案。凸起部分19的高度为1.2μm至2.5μm，并且凸起部分19的侧表面19a的倾斜角θ为40°至80°。凸起部分19的高度可以通过蚀刻时间来控制。凸起部分19的侧表面19a的倾斜角θ可以通过抗蚀剂掩膜的形状来控制。
随后，于1000℃至1200℃的温度在氢气氛中进行热清洗，以从蓝宝石衬底10的表面移除杂质。热清洗能够防止在形成掩埋层12时，在晶体生长的早期阶段，晶体生长的晶种形成在凸起部分19的侧表面19a上。
接下来，通过MOCVD方法于300℃至600℃将AlN的缓冲层21沉积在蓝宝石衬底10上，以与蓝宝石衬底10的织构轮廓相符(图8B)。
随后，通过MOCVD方法将掩埋层12沉积在缓冲层21上。掩埋层12的厚度为3μm至6μm，并通过掩埋织构而使掩埋层12的表面平坦(图8C)。由于AlN用作缓冲层21，在缓冲层21的生长早期，仅在蓝宝石衬底10的c面上形成晶种，并且在非c面的凸起部分19的侧表面19a上抑制晶种形成。亦即，通过使用AlN作为缓冲层21，以及通过在缓冲层21的形成之前进行热清洗，而在凸起部分19的侧表面19a上抑制晶种形成。因此，即使凸起部分19的侧表面19a具有40°至80°的倾斜角θ并将凸起部分19的高度增加到1.2μm至2.5μm，以及增加凸起部分19的侧表面19a的面积，也不会在掩埋层12的晶体中形成凹陷，并且获得具有较小晶体取向变化的高品质晶体。
接下来，通过MOCVD方法将n型层13、发光层14和p型层15顺序沉积在掩埋层12上(图8D)，并且将包括氧化铟锡(ITO)的透明电极16沉积在p型层15的表面的部分上。n型层13、发光层14和p型层15可以使用与实施方案1的相同结构。将发光层14和p型层15部分蚀刻，以使n型层13的部分暴露。将n电极17和p电极18分别形成在n型层13的暴露的部分和透明电极16的部分上。通过以上步骤，生产根据实施方案3的III族氮化物半导体发光器件。
图10示出n型层13的表面的照片。图10A示出根据实施方案3按以下条件形成的n型层13(后文称作实施方案3的样品)的表面的图像：凸起部分19的高度为1.5μm；凸起部分19的侧表面19a的倾斜角θ为60°；热清洗于1150℃进行；通过于380℃沉积AlN 60秒来形成缓冲层21；通过于1125℃生长掺杂有Si的GaN来形成掩埋层12。图10B示出除通过于520℃沉积GaN 240秒来形成缓冲层21以外，与图10A相同条件下形成的n型层13(后文称作对比实施例1的样品)的表面。如从图10A和10B清楚可见，当GaN用作缓冲层21时，在n型层13的表面上形成了许多大的凹陷。与之相反，当AlN用作缓冲层21时，在n型层13的表面上没有形成凹陷。
图11A示出当AlN用作缓冲层21时，晶体生长的示意性视图。图11B示出当GaN用作缓冲层21时，晶体生长的示意性视图。如图11A中所示，当AlN用作缓冲层时，在晶体生长的早期阶段，GaN选择性地仅在蓝宝石衬底10的c面上生长。GaN不在非c面的凸起部分19的侧表面19a上生长。由于掩埋层12仅由生长在c面上的GaN形成，而获得具有相同晶体取向的高品质晶体。另一方面，如图11B中所示，当GaN用作缓冲层21时，GaN生长在凸起部分19的侧表面19a以及蓝宝石衬底10的c面上。生长在凸起部分19的侧表面19a上的GaN为多晶，或具有与生长在c面上的GaN不同的晶体取向。因此，掩埋层12的晶体呈现差的品质，其含有多晶并且晶体具有不同的晶体取向。
图12A是示出(0002)面的XRC(X射线摇摆曲线)半宽与热清洗温度之间关系的图。图12B是示出(10-10)面的XRC(X射线摇摆曲线)半宽与热清洗温度之间关系的图。除实施方案3的样品和对比例1的样品以外，测量中还使用以下样品：除了不对蓝宝石衬底10进行织构化，以及使用GaN作为缓冲层21外，以与实施方案3的样品相同的方式制备的对比例2的样品，以及除凸起部分19的高度为0.7μm，侧表面的倾斜角为75°，以及使用GaN作为缓冲层21外，以与实施方案3的样品相同的方式制备的对比例3的样品。
如从图12A和12B清楚可见，当AlN用作缓冲层21时，XRC半宽(FWHM)和热清洗温度之间几乎不存在相关性。而且，无论热清洗温度如何均没有形成凹陷。另一方面，当GaN用作缓冲层21时，对比例2和3中的XRC半宽和热清洗温度之间几乎不存在相关性。然而，当热清洗温度高于1125℃时，形成凹陷。对比例1的数据示出，当热清洗温度为1100℃或更低时，XRC半宽增加，导致差的结晶性。而且，当热清洗温度高于1125℃时，形成凹陷。亦即，如果凸起部分19如在对比例1中一样较高时，当使用GaN作为缓冲层21，难以通过控制热清洗温度来改善结晶性以及防止凹陷生成。相反，当如实施方案3中一样AlN被用作缓冲层21时，即使凸起部分19较高，也可以在达到较好结晶性的同时防止凹陷生成。
从图12A和12B中使用AlN缓冲层的实施方案3与使用GaN缓冲层的对比例1之间的比较，认为，Al组成比越高，因降低热清洗温度造成的XRC半宽的增加比率越小。因此，AlN是最优选用于缓冲层21的。当除AlN外的半导体被用作缓冲层21时，优选使用具有较高Al组成比的III族氮化物半导体。尤其优选地，使用50％或更大的Al组成比的AlGaN。
尽管根据实施方案3的发光器件具有面朝上型结构，本发明的发光器件可以具有倒装芯片型结构。
本发明的III族氮化物半导体发光器件可以用于例如照明装置中。

Claims (6)

1.一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的n型层、发光层以及p型层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，
其中在所述蓝宝石衬底的主表面上的所述织构包括在所述蓝宝石衬底的主表面上形成的截棱锥或截圆锥凸起部分，所述凸起部分具有1.2μm至2μm的高度以及相对于所述主表面倾斜40°至80°的侧表面，并且所述凸起部分是以2μm至8μm的间隔周期性排列的点状凸起部分；
所述方法包括：
在比形成所述n型层时的温度低20℃至80℃的温度下，在所述缓冲层上形成以1×1017/cm3至1×1020/cm3的浓度掺杂有Si的GaN的掩埋层，以通过掩埋所述织构而使顶表面平坦化，并具有从所述凸起部分的顶表面到所述平坦化的表面的1μm至3μm的厚度；以及
在1000℃至1200℃的温度下在所述掩埋层上形成所述n型层。
2.根据权利要求1所述的用于生产III族氮化物半导体发光器件的方法，其中所述缓冲层由AlN形成。
3.一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的n型层、发光层以及p型层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，
其中在所述蓝宝石衬底上的所述织构包括在所述蓝宝石衬底的主表面上形成的凸起部分，所述凸起部分具有1μm至2μm的高度以及相对于所述主表面倾斜40°至80°的侧表面，并且所述凸起部分是以2μm至8μm的间隔周期性排列的点状凸起部分；
所述方法包括：
在300℃至600℃的温度下沿着形成在所述蓝宝石衬底上的所述织构形成所述缓冲层，
在600℃至1050℃的温度下，在所述缓冲层上沿着所述织构形成防止所述缓冲层的传质的具有20nm至1000nm的厚度的GaN的防护层，以覆盖所述缓冲层的整个顶表面；以及
在1050℃至1200℃的温度下在所述防护层上形成所述n型层。
4.根据权利要求3所述的用于生产III族氮化物半导体发光器件的方法，其中所述缓冲层由AlN形成，并且所述防护层在900℃至1050℃的温度下形成。
5.根据权利要求3所述的用于生产III族氮化物半导体发光器件的方法，其中所述缓冲层由GaN形成；并且氮用作加热中的载气，以形成所述n型层。
6.一种用于生产III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括顺序沉积在缓冲层上的由III族氮化物半导体制成的层，所述缓冲层沉积在具有c面主表面的蓝宝石衬底上，所述主表面具有织构结构，
其中在所述蓝宝石衬底上的所述织构包括在所述蓝宝石衬底的主表面上形成的凸起部分，所述凸起部分具有1.2μm至2.5μm的高度以及相对于所述主表面倾斜40°至80°的侧表面，并且所述凸起部分是以2μm至8μm的间隔周期性排列的点状凸起部分；
所述方法包括：
在形成所述织构之后并且在形成所述缓冲层之前，在1000℃至1200℃的温度下在氢气氛中进行所述蓝宝石衬底的热处理；
沿着形成在所述蓝宝石衬底上的所述织构形成AlN的缓冲层；
在所述缓冲层上形成掺杂有Si的GaN的掩埋层，以通过不在所述织构的所述倾斜表面上而在平行于所述主表面的c面上生长并掩埋所述织构而使晶体的顶表面平坦化，其中所述掩埋层的形成温度比待生长在所述掩埋层上的半导体层的生长温度低30℃至70℃，和
在1050℃至1200℃的温度下在所述掩埋层上形成所述半导体层。
CN201110302936.6A 2010-09-30 2011-09-28 生产iii族氮化物半导体发光器件的方法 Active CN102447023B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010220461A JP5434872B2 (ja) 2010-09-30 2010-09-30 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2010-220461 2010-09-30
JP2010220463A JP5246236B2 (ja) 2010-09-30 2010-09-30 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2010220462A JP5246235B2 (ja) 2010-09-30 2010-09-30 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2010-220462 2010-09-30
JP2010-220463 2010-09-30

Publications (2)

Publication Number Publication Date
CN102447023A CN102447023A (zh) 2012-05-09
CN102447023B true CN102447023B (zh) 2015-09-09

Family

ID=45890153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110302936.6A Active CN102447023B (zh) 2010-09-30 2011-09-28 生产iii族氮化物半导体发光器件的方法

Country Status (2)

Country Link
US (1) US8765509B2 (zh)
CN (1) CN102447023B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6010867B2 (ja) * 2012-09-20 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
US9214336B2 (en) 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
WO2014065019A1 (ja) * 2012-10-22 2014-05-01 シャープ株式会社 窒化物半導体発光素子
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
JP6020357B2 (ja) * 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US20150325741A1 (en) * 2013-08-21 2015-11-12 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device
US9466763B2 (en) 2013-09-03 2016-10-11 Sharp Kabushiki Kaisha Semiconductor light-emitting element
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN105280776B (zh) * 2014-05-30 2019-01-01 日亚化学工业株式会社 氮化物半导体元件及其制造方法
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
CN105355739A (zh) * 2015-10-23 2016-02-24 安徽三安光电有限公司 图形化衬底、制备方法及发光二极管
US10461221B2 (en) * 2016-01-18 2019-10-29 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
CN108878611B (zh) * 2018-07-04 2019-11-01 广东省半导体产业技术研究院 一种半导体外延结构制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080155B2 (ja) * 1997-11-05 2000-08-21 サンケン電気株式会社 窒化ガリウム半導体層を有する半導体装置及びその製造方法
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2006128527A (ja) 2004-11-01 2006-05-18 Osaka Gas Co Ltd ＧａＮ系化合物半導体の製造方法
JP4626306B2 (ja) 2005-01-11 2011-02-09 三菱化学株式会社 窒化物半導体発光素子およびその製造方法
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP5251050B2 (ja) 2006-10-05 2013-07-31 三菱化学株式会社 ＧａＮ系ＬＥＤチップおよび発光装置
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
EP1976031A3 (en) 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
KR20100064383A (ko) 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
JP2009135466A (ja) 2007-10-29 2009-06-18 Mitsubishi Chemicals Corp 半導体発光素子およびその製造方法
WO2009102033A1 (ja) 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
TWI413279B (zh) 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
JP2010040867A (ja) 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2010161354A (ja) 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Also Published As

Publication number Publication date
US20120083063A1 (en) 2012-04-05
US8765509B2 (en) 2014-07-01
CN102447023A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
CN102447023B (zh) 生产iii族氮化物半导体发光器件的方法
CN100479206C (zh) 氮化物半导体发光器件及其制备方法
CN101939820B (zh) 外延生长用基板、GaN类半导体膜的制造方法、GaN类半导体膜、GaN类半导体发光元件的制造方法以及GaN类半导体发光元件
JP5521981B2 (ja) 半導体発光素子の製造方法
CN100421213C (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
US7999272B2 (en) Semiconductor light emitting device having patterned substrate
CN102822996B (zh) 半导体发光器件
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
CN103403886A (zh) 氮化物半导体结构、氮化物半导体发光元件、氮化物半导体晶体管元件、氮化物半导体结构的制造方法以及氮化物半导体元件的制造方法
CN102842657B (zh) 用于制造iii族氮化物半导体发光器件的方法
US10217894B2 (en) Method for producing group III nitride semiconductor light-emitting device
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
CN109768126B (zh) 一种发光二极管外延片的制造方法
US8536026B2 (en) Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same
CN103050594A (zh) 氮化物半导体结构的制造方法
JP3925341B2 (ja) 結晶成長基板及び半導体発光素子の製造方法
TW201133935A (en) Semiconductor light-emitting device
JP5246236B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2018511945A (ja) 紫外線発光素子
JP5434872B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR20140148200A (ko) 3족 질화물 반도체층을 제조하는 방법
CN116344698B (zh) 图形化衬底GaN基LED外延片及其制备方法
US20230115980A1 (en) Masking layers in led structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant