CN108878611B - 一种半导体外延结构制作方法 - Google Patents

一种半导体外延结构制作方法 Download PDF

Info

Publication number
CN108878611B
CN108878611B CN201810726184.8A CN201810726184A CN108878611B CN 108878611 B CN108878611 B CN 108878611B CN 201810726184 A CN201810726184 A CN 201810726184A CN 108878611 B CN108878611 B CN 108878611B
Authority
CN
China
Prior art keywords
buffer layer
nitride
regular hexagon
layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810726184.8A
Other languages
English (en)
Other versions
CN108878611A (zh
Inventor
张康
赵维
陈志涛
贺龙飞
何晨光
吴华龙
廖乾光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Guangdong Semiconductor Industry Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Semiconductor Industry Technology Research Institute filed Critical Guangdong Semiconductor Industry Technology Research Institute
Priority to CN201810726184.8A priority Critical patent/CN108878611B/zh
Publication of CN108878611A publication Critical patent/CN108878611A/zh
Application granted granted Critical
Publication of CN108878611B publication Critical patent/CN108878611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提出了一种半导体外延结构制作方法,涉及半导体技术领域。首先在预设定的图形化衬底上溅射AlN缓冲层,其中,图形化衬底的表面包括周期性排布的多个正六边形结构,多个正六边形结构按预设定参数排布,正六边形结构包括正六边形底面和与底面连接的锥体,且底面平行于衬底材料的c面;然后在AlN缓冲层上生长氮化物缓冲层;其中,氮化物缓冲层沿每两个相邻正六边形结构的锥体之间的c面进行生长;最后在氮化物缓冲层上生长氮化物合并层。本发明提供的半导体外延结构制作方法具有提高半导体表面的平整度并降低其位错密度,使得晶格质量更好的效果。

Description

一种半导体外延结构制作方法
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种半导体外延结构制作方法。
背景技术
目前,由于LED具有高效、节能、环保、寿命长等优点,所以受到了人们的广泛关注。
一般地,LED发光为采用蓝光LED激发黄色或其他荧光粉技术的白光光源方案,其中蓝光LED主要采用InGaN/GaN量子阱进行激发,主要包括在GaN模板上生长的n型电子注入层、InGaN/GaN量子阱有源区、p型空穴注入层及其他提高量子效率的优化结构,而GaN模板的晶体质量将严重影响后续生长n型层、量子阱、p型层等所有后续外延层的晶体质量,而外延的晶体质量又是影响LED量子效率的最重要因素之一,因此提高GaN模板的晶体质量一直是LED外延技术研发中的研究重点。
同时,在GaN材料的其他应用领域,包括电力电子器件、激光器、探测器等诸多应用,也对GaN材料的晶体质量有着比LED更高的要求。
因此,如何提高GaN材料的晶体质量、减少材料的位错密度,是本领域技术人员关注的重点。
发明内容
有鉴于此,本发明的目的在于提供一种半导体外延结构制作方法,以解决现有技术GaN材料的晶体质量不足、材料的位错密度较大的问题。
为了实现上述目的,本发明实施例采用的技术方案如下:
本发明实施例提供了一种半导体外延结构制作方法,所述半导体外延结构制作方法包括:
在预设定的图形化衬底上溅射AlN缓冲层,其中,所述图形化衬底的表面包括周期性排布的多个正六边形结构,所述多个正六边形结构按预设定参数排布,所述正六边形结构包括正六边形底面和与所述底面连接的锥体,且所述底面平行于衬底材料的c面;
在所述AlN缓冲层上生长氮化物缓冲层;其中,所述氮化物缓冲层沿每两个相邻所述正六边形结构的所述锥体之间的c面进行生长;
在所述氮化物缓冲层上生长氮化物合并层。
进一步地,所述正六边形结构包括六棱锥或六棱锥坑,在所述预设定的在图形化衬底上溅射AlN缓冲层的步骤之前,所述半导体外延结构制作方法还包括:
按预设定参数制作所述图形化衬底;其中,每个所述正六边形结构的底面的平行对称边之间的间距包括0.1-9.95um,多个所述正六边形结构之间等间距设置,且每两个相邻正六边形结构的平行边间距包括0.05-10um,所述六棱锥结构的高度包括0.1-10um,所述六棱锥坑结构的高度包括0.1-10um。
进一步地,所述在所述AlN缓冲层上生长氮化物缓冲层的步骤包括:
在生长温度850~1000℃,生长压力900~400mbar,NH3/TMGa流量比为10~300的环境下,利用有机金属化学气相沉积外延生长方法沿每两个相邻所述正六边形结构的所述锥体之间的c面生长氮化物缓冲层。
进一步地,所述在所述AlN缓冲层上生长氮化物缓冲层的步骤还包括:
在所述AlN缓冲层上以横向生长速度与纵向生长速度之比小于3,厚度为0.1~10um进行生长氮化物缓冲层。
进一步地,所述在所述氮化物缓冲层上生长氮化物合并层的步骤包括:
在生长温度900~1100℃,生长压力450~100mbar,NH3/TMGa流量比为50~500的环境下,利用有机金属化学气相沉积外延生长方法沿所述氮化物缓冲层的远离所述AlN缓冲层的一面生长所述氮化物合并层。
进一步地,所述半导体外延结构制作方法还包括:
按外延生长方法在所述氮化物合并层上生长模板,其中,所述模板的厚度包括0~500um。
进一步地,所述在图形化衬底上溅射AlN缓冲层的步骤包括:
利用磁控溅射工艺在所述图形化衬底的整个表面进行溅射AlN缓冲层,其中,所述AlN缓冲层的厚度包括5~100nm。
进一步地,制作所述氮化物缓冲层与所述氮化物合并层的材料包括GaN、AlN、AlGaN、InGaN、AlInGaN中的至少一种。
进一步地,制作所述图形化衬底的材料包括与所述氮化物缓冲层材料的晶格失配大于25%的材料,所述正六边形结构的边与所述衬底材料的m面平行。
进一步地,制作所述图形化衬底的材料包括与所述氮化物缓冲层材料的晶格失配小于25%的材料,所述正六边形结构的边与所述衬底材料的a面平行。
相对现有技术,本发明具有以下有益效果:
本发明提供了一种半导体外延结构制作方法,首先在预设定的图形化衬底上溅射AlN缓冲层,其中,图形化衬底的表面包括周期性排布的多个正六边形结构,多个正六边形结构按预设定参数排布,正六边形结构包括正六边形底面和与底面连接的锥体,且底面平行于衬底材料的c面;然后在AlN缓冲层上生长氮化物缓冲层;其中,氮化物缓冲层沿每两个相邻正六边形结构的锥体之间的c面进行生长;最后在氮化物缓冲层上生长氮化物合并层。一方面,由于本发明采用的上表面为c面的周期性正六边形结构的图形化衬底,且在衬底上c面AlN缓冲层处开始生长的氮化物的横向生长方向均为氮化物横向生长最快的a面,结合图形为周期性正六边形结构的条件,可以实现快速且同时在六边形的中心合拢,有利于提高氮化物缓冲层表面的平整度并降低其位错密度。第二方面,相比传统圆锥型图形化衬底,采用正六边形结构的图形化衬底,在契合衬底材料与氮化物缓冲层材料晶向的同时,可以把图形间条形平面宽度控制到极小,大幅减少衬底上平行于c面的平面面积,由于位错一般从氮化物缓冲层生长界面处开始延伸,因此初始生长面积越小意味着材料的平均位错密度越低。即本申请能够通过将相邻正六边形结构之间的间距缩小的方式达到材料平均位错密度降低的效果。第三方面,本发明通过预设定参数可以使氮化物缓冲层仅从平行于c面的AlN缓冲层处开始沉积,而同时,采用正六边形结构,可生长氮化物的图形间的平面AlN缓冲层是全部连接在一起的,在合拢过程中不会出现独立生长氮化物的晶向扭转产生的大量刃位错。进一步的,在AlN缓冲层上生长的氮化物缓冲层,其横向生长速度与纵向生长之比较小的氮化物三维生长模式,可以在刚开始就将位错进行转弯,阻断其向上延伸,从而可大幅降低材料的位错密度。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本发明实施例提供的半导体外延结构制作方法的流程图。
图2示出了本发明实施例所提供的正六边形结构为六棱锥的半导体外延结构的结构示意图。
图3示出了本发明实施例所提供的正六边形结构为六棱锥坑的半导体外延结构的结构示意图。
图4示出了本发明实施例所提供的图形化衬底的俯视图。
图5示出了本发明实施例所提供的氮化物缓冲层的截面示意图。
图6出了本发明实施例所提供的六棱锥的结构示意图。
图7示出了本发明实施例所提供的六棱锥坑的结构示意图。
图标:100-半导体外延结构;110-图形化衬底;111-六边形结构;120-AlN缓冲层;130-氮化物缓冲层;140-氮化物合并层;150-模板;160-生长空洞。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。下面结合附图,对本发明的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
请参照图1、图2以及图3,本发明实施例提供了一种半导体外延结构制作方法,应用于制作半导体外延结构100,该半导体外延层制作方法包括:
步骤S101,按预设定参数制作所述图形化衬底。
请参阅图4、图5、图6以及图7,在本实施例中,图形化衬底110包括周期性排布的多个正六边形结构,多个正六边形结构按预设定参数排布,正六边形结构包括正六边形底面和与所述底面连接的锥体,且底面平行于衬底材料的c面,即在本实施例中,衬底材料表面的平面即为c面,以使所述氮化物缓冲层130沿c面方向进行生长。需要说明的是,晶面是指在晶体学中,通过晶格中原子中心的平面,晶格的c面即指(0001)的晶面。以蓝宝石衬底为例,蓝宝石衬底的表面上的平面即为c面,且成型的衬底上包括一段平边,一般该方向即为蓝宝石的a面(11-20面),同时,与a面与c面同时垂直的面为m面(10-10面),因此正六边形图形的边垂直于平参考边即平行蓝宝石的m面,同时,根据晶体的六方结构特性,只要六边形的一个边平行于m面,那么其他5个边也是平行于m面的。
进一步地,制作本实施例的图形化衬底110的材料包括多种,需要说明的是,由于本实施例提供的外延生长方法的特性,使得氮化物会沿AlN缓冲层的c面进行生长,并且,氮化物横向生长的速度最快的面为a面。为了生长出目标形状,并且实现位错的转弯,在本实施例中,垂直于正六边形所在的平面的生长速度需最快。并且,由于材料的不同特性决定了正六边形结构的边与衬底材料的不同面平行,当制作所述图形化衬底的材料为与所述氮化物缓冲层材料的晶格失配大于25%的材料时,正六边形结构的边与衬底材料的m面平行。例如,当衬底材料为蓝宝石时,正六边形结构的边与衬底材料的m面平行。当制作所述图形化衬底的材料包括与所述氮化物缓冲层材料的晶格失配小于25%的材料时,正六边形结构的边与衬底材料的a面平行,例如,当衬底材料为碳化硅或氧化锌时,正六边形结构的边与碳化硅或氧化锌的a面平行。当然地,在其它的一些实施例中,制作图形化衬底的材料也可为其它材料,本实施例对此并不做任何限定。
进一步地,正六边形结构包括六棱锥结构或六棱锥坑结构。且本实施例并不对正六边形结构的边进行限定,即六棱锥坑结构包括直边六角锥坑或弧边六角锥坑,正六棱锥结构包括直角六角锥或弧边六角锥。
为了利于提高氮化物缓冲层130表面的平整度并降低其位错密度,本实施例所述的预设定参数包括正六边形结构的平行对称边之间的间距包括0.1-9.95um,多个正六边形结构之间等间距设置,且每两个相邻正六边形结构的平行边间距包括0.05-10um,正六棱锥结构的高度包括0.1-10um,正六棱锥坑结构的高度包括0.1-10um。
通过设定预设定参数,使本实施例提供的两个相邻正六边形结构之间的间距达到较小且较佳的值,由于氮化物缓冲层的位错一般从氮化物生长界面处开始延伸,因此相邻两个正六边形的相邻平行边间距越小,平行于c面的蓝宝石面积占比越小,初始生长面积越小意味着材料最后的平均位错密度越低,即本实施例提供的半导体外延结构100的平均位错密度更小。同时,采用周围包围了平面衬底的六角锥形图形,可生长氮化物的图形间的平面AlN缓冲层120是全部连接在一起的,在合拢过程中不会出现独立生长GaN的晶向扭转产生的大量刃位错。
并且,以蓝宝石为例,一般c面蓝宝石衬底的平参考边为蓝宝石的a面,因此正六边形图形的边垂直于平参考边即平行蓝宝石的m面,同时,蓝宝石是为六方结构的晶体,根据蓝宝石在c面上的六轴对称性,正六边形的其他5个边也是平行蓝宝石的m面。因此在衬底上平面AlN缓冲层处开始生长的氮化物的横向生长方向均为氮化物横向生长最快的a面,结合图形为正六边形且相邻六边形间距相同的条件,可以实现快速且同时在六边形的中心合拢,有利于提高氮化物表面的平整度并降低其位错密度。
进一步地,为促进蓝宝石衬底上的氮化物缓冲层130实现台阶流生长,蓝宝石衬底的表面与c面会有一定的夹角,本发明所述的图形化衬底110的上平表面与蓝宝石的夹角范围为0~5°。
步骤S102,在图形化衬底110上溅射AlN缓冲层120。
在本实施例中,采用直流磁控反应溅射设备(即磁控溅射工艺),在蓝宝石图形化衬底110上溅射AlN缓冲层120,溅射覆盖图形化衬底110整个上表面,不能有衬底上表面裸露,其中图形间平面处AlN缓冲层的厚度为5~100nm。
步骤S103,在所述AlN缓冲层120上生长氮化物缓冲层130。其中,所述氮化物缓冲层沿每两个相邻所述正六边形结构之间的平面进行生长。
在本实施例中,制作所述氮化物缓冲层130的材料包括GaN、AlN、AlGaN、InGaN、AlInGaN中的至少一种,当然地,在其它的一些实例中,也可利用其它材料制作氮化物缓冲层130,本实施例对此并不做任何限定。
具体地,利用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)方法,在生长温度850~1000℃,生长压力900~400mbar,NH3/TMGa流量比为10~300的环境下,沿所述AlN缓冲层120的远离所述图形化衬底110的一面生长氮化物缓冲层130,其中,氮化物缓冲层沿每两个相邻正六边形结构的锥体之间的c面进行生长,即氮化物缓冲层沿两个相邻正六边形结构之间的平面进行生长。并且,还需要说明的是,当正六边形结构为正六棱锥结构时,在所述AlN缓冲层120上以横向生长速度与纵向生长速度之比小于3,厚度为0.1~10um进行生长氮化物缓冲层130,直至所述氮化物缓冲层130的厚度与所述正六棱锥结构的高度一致。对于正六棱锥坑结构衬底,氮化物缓冲层130的生长界面将呈梯形。需要说明的是,在本实施例中,氮化物缓冲层130的厚度与所述正六棱锥结构的高度一致,当然地,在其它的实施例中,氮化物缓冲层130的厚度也可以为其它值,本实施例对此并不做任何限定。
对于蓝宝石而言,由于蓝宝石的晶格较氮化物大很多,在外延生长中晶面会发生扭转,生长的氮化物的a面平行于蓝宝石衬底的m面,在AlN缓冲层120上生长的氮化物的侧向外延方向均为生长最快的a面,由于晶面一致、生长条件一致导致外延生长速度等也都一致,所以在AlN缓冲层上生长的氮化物缓冲层130,其横向生长速度与纵向生长之比较小的氮化物三维生长模式,可以在刚开始就将位错进行转弯,阻断其向上延伸,从而降低后续生长的材料位错密度。
同理地,对于碳化硅与氧化锌等材料而言,在AlN缓冲层上生长的氮化物的侧向外延方向均为生长最快的a面,由于晶面一致、生长条件一致导致外延生长速度等也都一致;同时,在AlN缓冲层上生长的氮化物缓冲层130,其横向生长速度与纵向生长之比较小的氮化物三维生长模式,可以在刚开始就将位错进行转弯,阻断其向上延伸,从而降低后续生长的材料位错密度。
并且,还需要说明的是,当正六边形结构为六棱锥坑时,由于氮化物缓冲层沿AlN缓冲层的c面进行生长,因此会在AlN缓冲层与氮化物缓冲层之间形成生长空洞160。
步骤S104,在所述氮化物缓冲层130上生长氮化物合并层140。
具体地,在本实施例中,利用MOCVD方法,在生长温度900~1100℃,生长压力450~100mbar,NH3/TMGa流量比为50~500的环境下,沿所述氮化物缓冲层130的远离所述AlN缓冲层120的一面生长氮化物合并层140。其中,本实施例提供的氮化物合并层140包括GaN氮化物合并层140,当然地,在其它的一些实施例中,氮化物合并层140也可选用其它材料,本实施例对此并不做任何限定。
并且,在本实施例中。氮化物合并层140的厚度为1~10um,氮化物合并层140生长完毕后GaN具有平整的表面。由于正六棱锥结构或正六棱锥坑结构的图形对称性结合GaN生长的一致性,在合拢中,可以实现快速且同时在六边形的中心合拢,有利于提高GaN表面的平整度。同时,采用正六棱锥结构,平面AlN缓冲层是全部连接在一起的,其上生长GaN的一直是连在一起的,其在合拢过程不会出现晶向扭转而产生的大量刃位错,不同于由于图形设计不合理而出现的独立生长的GaN的合拢过程。
还需要说明的是,在本实施例中,制作所述氮化物合并层的材料也包括GaN、AlN、AlGaN、InGaN、AlInGaN中的至少一种,当然地,在其它的一些实例中,也可利用其它材料制作氮化物合并层,本实施例对此并不做任何限定。
步骤S105,按外延生长方法在所述氮化物合并层140上生长模板150。
在本实施例中,采用MOCVD、HVPE(Hydride Vapor Phase Epitaxy,氢化物气相外延)、MBE(Molecular Beam Epitaxy,分子束外延)等外延生长方法在氮化物合并层140上生长模板150。并且,本实施例的模板150的厚度为0~500um。
需要说明的是,在本实施例中,制作所述模板的材料也包括GaN、AlN、AlGaN、InGaN、AlInGaN中的至少一种,当然地,在其它的一些实例中,也可利用其它材料制作模板,本实施例对此并不做任何限定。
综上所述,本发明提供了一种半导体外延结构制作方法,该方法包括在预设定的图形化衬底上溅射AlN缓冲层,其中,图形化衬底的表面包括周期性排布的多个正六边形结构,多个正六边形结构按预设定参数排布,正六边形结构包括正六边形底面和与底面连接的锥体,且底面平行于衬底材料的c面;然后在AlN缓冲层上生长氮化物缓冲层;其中,氮化物缓冲层沿每两个相邻正六边形结构的锥体之间的c面进行生长;最后在氮化物缓冲层上生长氮化物合并层。一方面,由于本发明采用的上表面为c面的周期性正六边形结构的图形化衬底,且在衬底上c面AlN缓冲层处开始生长的氮化物的横向生长方向均为氮化物横向生长最快的a面,结合图形为周期性正六边形结构的条件,可以实现快速且同时在六边形的中心合拢,有利于提高氮化物缓冲层表面的平整度并降低其位错密度。第二方面,相比传统圆锥型图形化衬底,采用正六边形结构的图形化衬底,在契合衬底材料与氮化物缓冲层材料晶向的同时,可以把图形间条形平面宽度控制到极小,大幅减少衬底上平行于c面的平面面积,由于位错一般从氮化物缓冲层生长界面处开始延伸,因此初始生长面积越小意味着材料的平均位错密度越低。即本申请能够通过将相邻正六边形结构之间的间距缩小的方式达到材料平均位错密度降低的效果。第三方面,本发明通过预设定参数可以使氮化物缓冲层仅从平行于c面的AlN缓冲层处开始沉积,而同时,采用正六边形结构,可生长氮化物的图形间的平面AlN缓冲层是全部连接在一起的,在合拢过程中不会出现独立生长氮化物的晶向扭转产生的大量刃位错。进一步的,在AlN缓冲层上生长的氮化物缓冲层,其横向生长速度与纵向生长之比较小的氮化物三维生长模式,可以在刚开始就将位错进行转弯,阻断其向上延伸,从而可大幅降低材料的位错密度。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。

Claims (8)

1.一种半导体外延结构制作方法,其特征在于,所述半导体外延结构制作方法包括:
在预设定的图形化衬底上溅射AlN缓冲层,其中,所述图形化衬底的表面包括周期性排布的多个正六边形结构,所述多个正六边形结构按预设定参数排布,所述正六边形结构包括正六边形底面和与所述底面连接的锥体,且所述底面平行于衬底材料的c面,其中,制作所述图形化衬底的材料包括与所述氮化物缓冲层材料的晶格失配大于25%的材料,所述正六边形结构的边与所述衬底材料的m面平行;或制作所述图形化衬底的材料包括与所述氮化物缓冲层材料的晶格失配小于25%的材料,所述正六边形结构的边与所述衬底材料的a面平行;
在所述AlN缓冲层上生长氮化物缓冲层;其中,所述氮化物缓冲层沿每两个相邻所述正六边形结构的所述锥体之间的c面进行生长;
在所述氮化物缓冲层上生长氮化物合并层。
2.如权利要求1所述的半导体外延结构制作方法,其特征在于,所述正六边形结构包括六棱锥或六棱锥坑,在所述预设定的在图形化衬底上溅射AlN缓冲层的步骤之前,所述半导体外延结构制作方法还包括:
按预设定参数制作所述图形化衬底;其中,每个所述正六边形结构的底面的平行对称边之间的间距包括0.1-9.95um,多个所述正六边形结构之间等间距设置,且每两个相邻正六边形结构的平行边间距包括0.05-10um,所述六棱锥结构的高度包括0.1-10um,所述六棱锥坑结构的高度包括0.1-10um。
3.如权利要求1所述的半导体外延结构制作方法,其特征在于,所述在所述AlN缓冲层上生长氮化物缓冲层的步骤包括:
利用有机金属化学气相沉积外延生长方法,在生长温度850~1000℃,生长压力900~400mbar,NH3/TMGa流量比为10~300的环境下,沿每两个相邻所述正六边形结构的所述锥体之间的c面生长氮化物缓冲层。
4.如权利要求3所述的半导体外延结构制作方法,其特征在于,所述在所述AlN缓冲层上生长氮化物缓冲层的步骤还包括:
在所述AlN缓冲层上以横向生长速度与纵向生长速度之比小于3,厚度为0.1~10um进行生长氮化物缓冲层。
5.如权利要求1所述的半导体外延结构制作方法,其特征在于,所述在所述氮化物缓冲层上生长氮化物合并层的步骤包括:
利用有机金属化学气相沉积外延生长方法,在生长温度900~1100℃,生长压力450~100mbar,NH3/TMGa流量比为50~500的环境下,沿所述氮化物缓冲层的远离所述AlN缓冲层的一面生长所述氮化物合并层。
6.如权利要求1所述的半导体外延结构制作方法,其特征在于,所述半导体外延结构制作方法还包括:
按外延生长方法在所述氮化物合并层上生长模板,其中,所述模板的厚度包括0~500um。
7.如权利要求1所述的半导体外延结构制作方法,其特征在于,所述在图形化衬底上溅射AlN缓冲层的步骤包括:
利用磁控溅射工艺在所述图形化衬底的整个表面进行溅射AlN缓冲层,其中,所述AlN缓冲层的厚度包括5~100nm。
8.如权利要求1所述的半导体外延结构制作方法,其特征在于,制作所述氮化物缓冲层与所述氮化物合并层的材料包括GaN、AlN、AlGaN、InGaN、AlInGaN中的至少一种。
CN201810726184.8A 2018-07-04 2018-07-04 一种半导体外延结构制作方法 Active CN108878611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810726184.8A CN108878611B (zh) 2018-07-04 2018-07-04 一种半导体外延结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810726184.8A CN108878611B (zh) 2018-07-04 2018-07-04 一种半导体外延结构制作方法

Publications (2)

Publication Number Publication Date
CN108878611A CN108878611A (zh) 2018-11-23
CN108878611B true CN108878611B (zh) 2019-11-01

Family

ID=64299095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810726184.8A Active CN108878611B (zh) 2018-07-04 2018-07-04 一种半导体外延结构制作方法

Country Status (1)

Country Link
CN (1) CN108878611B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598237B (zh) * 2018-07-12 2023-11-10 广东省半导体产业技术研究院 半导体器件及其制备方法
CN111029445A (zh) * 2019-12-26 2020-04-17 福建兆元光电有限公司 一种提升倒装芯片亮度的外延片制备方法
CN112750926B (zh) * 2021-01-04 2022-03-08 宁波安芯美半导体有限公司 图形化氮化铝复合衬底、深紫外led外延结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069290A (zh) * 2004-12-23 2007-11-07 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN102447023A (zh) * 2010-09-30 2012-05-09 丰田合成株式会社 生产iii族氮化物半导体发光器件的方法
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法
CN107075729A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069290A (zh) * 2004-12-23 2007-11-07 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN102447023A (zh) * 2010-09-30 2012-05-09 丰田合成株式会社 生产iii族氮化物半导体发光器件的方法
CN107075729A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法

Also Published As

Publication number Publication date
CN108878611A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN106784216B (zh) 一种GaN基发光二极管的外延片及其生长方法
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
CN108878611B (zh) 一种半导体外延结构制作方法
CN102842659B (zh) 一种氮化镓系半导体发光器件外延片的制作方法
CN102842660B (zh) 一种氮化镓基发光二极管外延片结构及其制备方法
CN106098871B (zh) 一种发光二极管外延片的制备方法
CN104112803B (zh) 半极性面氮化镓基发光二极管及其制备方法
CN104659170B (zh) 一种发光二极管外延片及其制备方法
CN1855370B (zh) 制造氮化物基半导体器件的方法和如此制造的发光器件
US20180122988A1 (en) Light Emitting Diode and Fabrication Method Thereof
CN106229390B (zh) 一种GaN基发光二极管芯片的生长方法
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
CN209515722U (zh) 一种高亮度的紫外发光二极管外延结构
CN104485400A (zh) 一种iii-v族氮化物的外延结构及其生长方法
CN104538517A (zh) 一种具有n型超晶格结构的LED外延结构及其生长方法
CN104576847A (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN107464862B (zh) 一种N型AlGaN的生长方法
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
CN106229397B (zh) 一种发光二极管外延片的生长方法
WO2019149095A1 (zh) 一种GaN基LED外延结构及其制备方法
CN108231964B (zh) 一种提高发光二极管内量子效率的方法
WO2006087958A1 (ja) 窒化物半導体材料および窒化物半導体結晶の製造方法
KR20080088221A (ko) 초격자 구조의 웰층을 갖는 발광 다이오드
CN101728244A (zh) 阻断半导体差排缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 510651 No. 363, Changxin Road, Guangzhou, Guangdong, Tianhe District

Patentee after: Institute of semiconductors, Guangdong Academy of Sciences

Address before: 510000 363 Changxin Road, Tianhe District, Guangzhou, Guangdong.

Patentee before: GUANGDONG INSTITUTE OF SEMICONDUCTOR INDUSTRIAL TECHNOLOGY