KR101479317B1 - 낮은 휨값을 갖는 3d led 및 그 제조 방법 - Google Patents

낮은 휨값을 갖는 3d led 및 그 제조 방법 Download PDF

Info

Publication number
KR101479317B1
KR101479317B1 KR1020140061069A KR20140061069A KR101479317B1 KR 101479317 B1 KR101479317 B1 KR 101479317B1 KR 1020140061069 A KR1020140061069 A KR 1020140061069A KR 20140061069 A KR20140061069 A KR 20140061069A KR 101479317 B1 KR101479317 B1 KR 101479317B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
semiconductor layer
led
seed layer
Prior art date
Application number
KR1020140061069A
Other languages
English (en)
Inventor
박래정
Original Assignee
(주) 제이더블유테크널러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 제이더블유테크널러지 filed Critical (주) 제이더블유테크널러지
Priority to KR1020140061069A priority Critical patent/KR101479317B1/ko
Priority to PCT/KR2014/006330 priority patent/WO2015178532A1/ko
Priority to TW103124686A priority patent/TW201545375A/zh
Application granted granted Critical
Publication of KR101479317B1 publication Critical patent/KR101479317B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

낮은 휨값을 갖는 3D LED 및 그 제조 방법에 대하여 개시한다.
본 발명의 실시예에 따른 3D LED는 기판 상에 형성된 하부 질화물 반도체층; 상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D(3Dimension) 시드층; 및 상기 3D 시드층 상에 활성층을 포함하여 형성되는 발광구조층을 포함하고, 상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 한다.

Description

낮은 휨값을 갖는 3D LED 및 그 제조 방법 {3DIMENSION LED WITH LOW BOW VALUE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광다이오드(Light Emitting Diode, 이하 LED) 제조 기술에 관한 것으로, 더욱 상세하게는 n-형 질화물반도체 상부에 발광층이 성장되고, 발광층 상부에 p-형 질화물 반도체층이 성장되어 제조되며, 낮은 휨값을 갖는 3D구조를 갖는 고효율 LED 및 그 제조 방법에 관한 것이다.
도 1은 일반적인 LED를 개략적으로 나타낸 것이다.
도 1을 참조하면, 일반적인 LED는 하부로부터, 사파이어 기판과 같은 기판(110), 핵생성층(120), n형 질화물 반도체층(130), 활성층(140) 및 p형 질화물 반도체층(150)을 포함한다. 또한, 도면에는 도시하지 않았지만, 메사 식각에 의해 노출되는 n형 질화물 반도체층(130) 상에 n-전극이 형성되고, p형 질화물 반도체층(150) 상에 p-전극이 형성된다.
상기와 같은 구조를 갖는 LED는, n형 질화물 반도체층(130)을 통하여 공급되는 전자와 p형 질화물 반도체층(150)을 통하여 공급되는 정공이 활성층(140)에서 재결합하면서 광이 발생한다.
일반적으로 LED는 기판 상에 질화물 반도체를 에피 성장(epitaxy)시켜 제조된다.
도 2는 질화물 반도체 에피 성장 이전의 기판 상태를 나타낸 것이고, 도 3은 질화물 반도체 에피 성장 중의 기판 상태를 나타낸 것이며, 도 4는 질화물 반도체 에피성장 후의 기판 상태를 나타낸 것이다.
질화물 반도체 에피 성장은 통상 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에서 수행된다.
질화물 반도체 에피 성장 이전의 경우, 기판(210)는 도 2에 도시된 예와 같이, 서셉터와 같은 기판 안착 수단(201) 상에 평평한 상태를 유지한다. 그러나, 질화물 반도체 에피 성장 중에는 기판(210)의 중앙부와 가장자리의 온도 차이, 그리고 기판(210)과 질화물 반도체(220)의 격자상수 및 결정구조의 차이에 의해, 기판(210) 가장자리가 들뜨는 형태의 휨(bow)이 발생한다. 그리고, 질화물 반도체 에피 성장 후에는 기판(210) 및 질화물 반도체층(220)의 중앙부가 들뜨는 형태의 휨이 발생한다. 이러한 휨은 질화물 반도체 수평방향으로 스트레스로 작용하여 질화물 반도체의 결정 품질을 저하시키며, 그 결과 활성층 재결합 확률을 감소시켜 발광 효율을 저하시키는 요인이 된다. 특히, 최근에는 생산성 향상을 위하여 기판이 대형화되면서 이러한 휨 문제가 크게 대두되고 있다.
본 명세서에서 휨값(bow value)이란, 기판 및 질화물 반도체층의 휨의 정도를 나타낸 값을 의미한다. 휨값이 클수록 에피성장된 질화물 반도체층의 스트레스가 증가한다고 볼 수 있으며, 그 결과 높은 휨값을 갖는 LED는 활성층 재결합 확률 감소로 인하여 발광 효율이 감소한다.
따라서, 낮은 휨값을 갖는 LED가 요구된다.
본 발명에 관련된 배경기술로는 대한민국 공개특허공보 제10-2010-0122769호에 개시된 질화물계 반도체 발광 소자 및 그 제조 방법이 있다. 상기 문헌에는 기판 두께 변화에 따른 기판 휨 정도가 개시되어 있을 뿐, 반도체 성장에 따른 기판 휨 개선에 대해 전혀 개시 또는 암시하고 있지 않다.
한편, 3D 구조 LED에 대한 배경기술로는 일본 공개특허공보 제2002-185040호, 제2008-053608호, 제2007-201020호, 대한민국 공개특허공보 제10-2005-0105681호, 제10-2012-124702호, 제10-2013-0095782호, 제10-2006-0027134호, 제10-2010-0031880호, 제10-2013-0008306호가 있다. 상기 문헌들의 경우, 3D 구조물 상에 형성되는 발광층을 포함하는 발광소자를 개시하고 있으나, 3D 구조로부터의 빠른 횡방향 성장에 따른 성장된 반도체층의 결함 감소 및 기판휨 감소에 대해 개시 또는 암시하고 있지 않다.
본 발명의 하나의 목적은 낮은 휨값을 갖는 3D(3Dimension) LED를 제공하는 것이다.
본 발명의 다른 목적은 상기의 낮은 휨값을 갖는 3D LED를 제조하는데 적합한 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 3D(3차원) LED는 기판 상에 형성된 하부 질화물 반도체층; 상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D(3Dimension) 시드층; 및 상기 3D 시드층 상에 활성층을 포함하여 형성되는 발광구조층을 포함하고, 상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 한다.
이때, 상기 발광구조층의 최하부층은 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성되며, 상기 발광구조층의 최하부층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것이 바람직하다.
또한, 상기 발광구조층은 제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하거나, 활성층 및 제2도전형 질화물 반도체층을 포함거나, 비도핑 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함할 수 있다. 이 경우, 상기 3D 시드층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함할 수 있다. 또한, 상기 하부 질화물 반도체층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함할 수 있다.
또한, 상기 복수의 요철 각각은 수직 단면이 반원형, 타원형, 삼각형, 직사각형, 사다리꼴 등의 형태로 형성되고, 수평 단면이 삼각형, 사각형, 오각형, 육각형 등의 다각형, 원형, 타원형 등의 형태로 형성될 수 있다.
또한, 상기 기판은 직경 2인치 이상의 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs 및 유리 중에서 선택될 수 있다.
또한, 상기 활성층은 요철의 상부 및 측면에서 단일 파장의 광을 방출할 수 있다.
또한, 상기 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value)이 감소될 수 있다. 이 경우, 상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값이 20% 이상 감소될 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 3D LED 제조 방법은 기판 상에 하부 질화물 반도체층을 형성하는 단계; 상기 하부 질화물 반도체층 상에 복수의 요철이 형성된 3D 시드층을 형성하는 단계; 및 횡방향 성장법으로, 상기 3D 시드층 상에 활성층을 포함하는 발광구조층을 형성하는 단계;를 포함하고, 상기 발광구조층을, 상기 3D 시드층의 요철에 대응하는 형태를 갖는 복수의 요철을 포함하는 형태로 형성하되, 상기 발광구조층에 형성되는 요철의 횡종비를 상기 3D 시드층에 형성되는 요철의 횡종비보다 더 크도록 하는 것을 특징으로 한다.
이때, 상기 3D 시드층 형성 단계는 상기 하부 질화물 반도체층 상에 시드용 질화물 반도체층을 형성하는 단계와, 상기 시드용 질화물 반도체층 상에 마스크 패턴을 형성하는 단계와, 상기 시드용 질화물 반도체층을 식각하여 복수의 요철을 형성하는 단계와, 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.
또한, 적어도 상기 발광구조층 중 최하부층 형성시의 횡방향 성장 속도를 종방향 성장 속도보다 더 빠르게 하는 것이 바람직하다.
또한, 상기 마스크 패턴을 제거하는 단계는 상기 질화물 반도체층을 식각하는 단계 이후에 진행되거나 또는 별도의 마스크 패턴 제거 공정없이 상기 질화물 반도체층을 식각하는 단계와 동시에 진행될 수 있다.
본 발명에 따른 3D LED 제조 방법에 의하면, 3D 시드층에 의해 효율적으로 횡방향 성장이 가능하여, 종래의 플랫 사파이어나 PSS(Patterned Sapphire Substrate) 구조에 비해 휨값(bow value)을 현저히 낮출 수 있어 고품질의 에피 박막을 형성할 수 있다.
이에 따라, 본 발명은 발광층의 유효면적 증가와 빠른 횡방향 성장에 의한 스트레스 감소(bow 값)에 의한 높은 발광효율과 p-형 질화물반도체의 유효면적 증가에 의해서 낮은 구동전압을 갖는 고효율 3D LED 소자를 구현할 수 있는 획기적인 성장 기술을 제공한다.
아울러, 종래 3D LED의 경우, 요철 측면과 상부면에 성장된 활성층 두께 및 조성 차이로 복수 파장을 나타내는 것에 비해, 본 발명에 따른 3D LED의 경우, 요철 상부 및 측면에서 성장되는 활성층의 조성 및 두께가 균일하여, 활성층에서 단일 파장의 광을 방출할 수 있어, 색좌표 변동이 없어 상업적 응용에 적합하다.
도 1은 일반적인 LED를 개략적으로 나타낸 것이다.
도 2는 질화물 반도체 에피 성장 이전의 기판 상태를 나타낸 것이다.
도 3은 질화물 반도체 에피 성장 중의 기판 상태를 나타낸 것이다.
도 4는 질화물 반도체 에피성장 후의 기판 상태를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 낮은 휨값(bow value)을 갖는 3D LED를 개락적으로 나타낸 것이다.
도 6은 수직 단면이 사다리꼴 형태의 복수의 요철(535a)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
도 7은 수직 단면이 반원 형태의 복수의 요철(535b)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
도 8은 실시예 1, 실시예 2 및 비교예의 전기적 특성을 나타낸 것이다.
도 9는 실시예 1, 실시예 2 및 비교예의 구동전압을 나타낸 것이다.
도 10은 실시예 1, 실시예 2 및 비교예의 광출력 특성을 나타낸 것이다.
도 11은 본 발명에 따른 3D LED의 사진을 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 낮은 휨값을 갖는 3D LED 및 그 제조 방법에 관하여 설명하기로 한다.
본 발명에서, 3D LED라 함은 기판 상에 성장되는 질화물 반도체층의 수평면이 기판면과 평행한 통상의 2차원 구조의 LED와 대비되는 개념으로, 에피 성장된 2차원 구조의 일부를 식각하여 3차원 구조물(요철 구조)을 형성하고, 3차원 구조물 상에 활성층을 포함하는 반도체층을 성장시킨 LED를 의미한다.
도 5는 본 발명의 실시예에 따른 낮은 휨값(bow value)을 갖는 3D LED를 개락적으로 나타낸 것이다.
도 5를 참조하면, 도시된 3D LED는 하부 질화물 반도체층(520), 3D(3Dimension) 시드층(530) 및 발광구조층(540)을 포함한다.
하부 질화물 반도체층(520)은 기판(510) 상에 형성된다. 기판(520) 상에는 핵생성층이 더 포함될 수도 있다.
기판(510)은 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs, 유리 등 다양한 재질의 기판이 이용될 수 있다. 특히, 본 발명에서 기판(510)은 원가 절감 및 생산성 향상 측면에서 직경 2인치 이상, 보다 바람직하게는 직경 4인치 이상의 대면적 기판이 이용될 수 있다. 이는 본 발명의 경우, 대면적 기판 하에서도 낮은 휨값을 나타내어 고품질의 발광구조층을 형성할 수 있기 때문이다.
3D 시드층(530)은 하부 질화물 반도체층(520) 상에 형성된다. 본 발명에서는 3D 시드층에 복수의 요철이 형성된다. 이러한 복수의 요철이 형성된 3D 시드층에 의해 횡방향 성장법으로 발광구조층의 각 층이 형성될 수 있다. 횡방향 성장법에 의하면 전위밀도 감소를 통하여 결정 품질을 보다 향상시킬 수 있다.
3D 시드층(530)은 바람직하게는 다음과 같은 방법으로 형성될 수 있다. 우선, 하부 질화물 반도체층 상에 질화물 반도체층을 형성한다. 이후, 형성된 질화물 반도체층 상에 마스크 패턴을 형성한다. 이후, 마스크 패턴이 형성된 상태에서 질화물 반도체층을 정해진 패턴으로 식각한다. 이후, 마스크 패턴을 제거하거나 또는 상기 질화물 반도체 식각 공정 중에 마스크 패턴을 완전히 식각하여 제거할 수 있다.
발광구조층(540)은 3D 시드층(530) 상에 적어도 활성층을 포함하여 형성된다.
발광구조층(540)은 제1도전형 질화물 반도체층(541), 활성층(542) 및 제2도전형 질화물 반도체층(543)을 포함할 수 있다. 제1도전형 질화물 반도체층(541)과 활성층(542) 사이에는 제1도전형 질화물 반도체층(541)보다 낮은 도핑농도를 갖는 제1도전형 질화물 반도체층 혹은 비도핑 질화물 반도체층이 더 형성되어 있을 수 있다. 여기서 비도핑이라 함은 의도적으로 불순물이 도핑되지 않는 것을 의미한다.
또한, 경우에 따라서는 3D 시드층(530) 상에 활성층(542)이 바로 형성될 수도 있는 바, 이 경우 발광구조층(540)은 활성층(542) 및 제2도전형 질화물 반도체층(543)을 포함하는 형태도 가능하다. 또한, 3D 시드층(530) 상에 비도핑 질화물 반도체층이 횡방향 성장으로 더 형성된 후, 활성층(542) 및 제2도전형 질화물 반도체층(543)이 형성될 수도 있다.
제1도전형 질화물 반도체층(541)과 제2도전형 질화물 반도체층(543)은 서로 반대되는 도전형 불순물이 도핑되어 있다. 예를 들어, 제1도전형 질화물 반도체층(541)이 실리콘(Si) 등의 n형 불순물이 도핑되어 있다면, 제2도전형 질화물 반도체층(543)은 마그네슘(Mg) 등의 p형 불순물이 도핑되어 있다. 활성층(542)은 예를 들어 설정된 발광파장이 청색 또는 녹색 영역인 경우에는 GaN(또는 InGaN, AlGaN, AlInGaN) 양자장벽층과 InGaN 양자우물층과 같은 양자장벽층과 양자우물층이 1회 이상 교대로 적층되어 형성될 수 있다. 또한 설정된 발광파장에 따라서, 조성과 두께를 변형하는 양자장벽층과 양자우물층을 선택할 수 있으며, 예를 들어 AlGaInN 양자장벽층 및 상기의 양자장벽층과 조성 또는 두께를 달리하는 AlGaInN 양자우물층이 교대로 적층되어 형성될 수도 있다.
이때, 본 발명에서는 발광구조층은 상기 3D 시드층의 복수의 요철의 형태에 대응하는 형태의 복수의 요철을 포함하는 형태로 형성된다. 이는 발광구조층 형성시에 3D 시드의 높이와 간격 및 밀도에 따라 성장되는 요철 상부와 경사면 그리고 평탄면의 결정결함(피트) 최소화시키기 위해서 성장온도 및 성장시간 등 성장조건들을 제어하여 원하는 형태의 요철 및 성능을 갖는 3D LED 소자 구조를 쉽게 최적화시킬 수 있다. 그러나 3D 발광구조층의 상부와 경사면 그리고 평탄면의 요철이 형성될 경우라도, 경사면에 미량의 피트와 같은 결정 결함이 형성될 경우, 3D 발광구조층은 적절한 기능을 수행하지 못하므로, 최적의 결정학적인 구조를 구현해야만 동작전압, 광출력, 신뢰성 등 원하는 전기적 특성을 갖는 3D LED 소자를 구현할 수 있다.
특히, 본 발명의 경우, 발광구조층(540)에 형성된 요철의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 큰 것이 특징이다. 여기서 요철의 횡종비는 요철의 종방향 길이에 대한 횡방향 길이의 비를 의미한다. 이와 같이, 발광구조층(540)에 형성된 요철의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 큰 것은 본 발명의 경우, 발광구조체(540)의 적어도 최하부층을 횡방향 성장에 의하여 형성하기 때문이다.
이와 같이 발광구조층 전체가 요철을 포함하는 형태로 형성될 경우, 최상부의 제2도전형 질화물 반도체층(예를 들어 p-GaN)과 전극의 유효 접촉 면적의 증가에 의해 면저항(sheet resistance, Rs)의 감소에 따라 낮은 구동전압(동작전압), 광출력 두룹(droop) 감소 및 신뢰성 증가 효과를 얻을 수 있다.
한편, 발광구조층(540)의 최하부층(도 5에서는 제1도전형 질화물 반도체층(541))은 3D 시드층(530)의 복수의 요철의 형태에 대응하는 형태의 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성될 수 있다. 또한, 발광구조층(540)의 최하부층이 횡방향 성장에 의해 형성되기 때문에, 발광구조층(540)의 최하부층에 형성된 요철이 경우의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 크다.
이는 빠른 횡방향 성장 속도를 통하여 식각 데미지를 회복함으로써 수행될 수 있다. 이를 위하여, 도 5에 도시된 바와 같이 제1도전형 질화물 반도체층 형성시의 횡방향(도 5의 a 방향) 성장 속도가 종방향(도 5의 b 방향), 즉 기판에 수직인 방향으로의 성장 속도보다 더 빠른 것이 바람직하다.
또한, 3D 시드층(530)은 제1도전형 질화물 반도체 또는 비도핑 질화물 반도체로 형성될 수 있다.
또한, 3D 시드층(530)은 제1도전형 질화물 반도체로 형성되는 경우, 하부 질화물 반도체층(520)은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체로 형성될 수 있다.
도 6은 수직 단면이 사다리꼴 형태의 복수의 요철(535a)이 형성된 3D 시드층을 개략적으로 나타낸 것이고, 도 7은 수직 단면이 반원 형태의 복수의 요철(535b)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
3D 시드층(530)에서, 복수의 요철 각각은 도 6 및 도 7에 도시된 예와 같이 사다리꼴 형태(535a), 반구 형태(535b) 뿐만 아니라, 수직 단면이 렌즈형, 타원형, 삼각형, 직사각형 등의 형태로 형성될 수 있고, 수평 단면이 삼각형, 사각형, 오각형, 육각형 등의 다각형 또는 원형, 타원형 등 다양한 형태로 형성될 수 있으며, 요구하는 LED 소자의 성능에 따라서 최적의 3D seed 모양과 크기, 식각 높이 및 간격 등과 최종 형성되는 3D 발광구조층의 상부면과 경사면 그리고 평탄면의 결정결함까지 고려해서 선택될 수 있다. 본 발명에서는 반구 형태로 형성되는 것이 바람직하나, 그에 제한을 두지 않고 대면적/고출력인 LED 칩(chip) 구조에 따라 다양한 형태의 3D Seed 형태를 선택 할 수 있다.
본 발명에 따른 3D LED의 경우, 활성층이 요철을 포함하는 형태로 형성되어, 통상의 평면 활성층 구조에 비하여 유효 활성층 면적을 증가시킬 수 있어 광출력 향상에 용이하다.
특히, 본 발명에 따른 3D LED에서, 요철 상부 및 측면에서 성장되는 활성층의 조성 및 두께가 균일하여, 활성층에서 단일 파장의 광을 방출할 수 있다. 또한 본 발명에 따른 3D LED의 경우, 기존의 2차원 성장된 반도체층과 비교하여, 활성층이 횡방향 성장된 3D 구조 상에 형성되어 상대적은 작은 스트레스가 반도체층 내에 발생되고 전위밀도가 낮아, 기존의 2D LED에 비해 더 큰 광출력이 가능하게 된다.
또한, 본 발명에 따른 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소될 수 있으며, 후술하는 예들에서 볼 수 있는 바와 같이, 평면 형태의 시드층을 적용한 2D LED에 비하여 이 20% 이상 휨값이 감소될 수 있다.
표 1은 MOCVD에서 동일한 성장조건으로 동일한 두께로 LED 구조를 성장시킨 후, 3D 요철의 형성 유무에 따른 복수 시료들에 대한 휨값(bow value)을 측정한 결과를 나타낸 것이다.
표 1에서, flat는 flat 사파이어 기판 상에 성장된 LED 구조(이하 기준 LED)를 의미하고, flat 3D는 본 발명의 반구형 요철이 형성된 3D 시드층 구조를 포함하여 활성층 및 p-GaN까지 요철의 형태가 인가된 LED 구조를 의미하고, PSS는 PSS(Pattered Sapphire Substrate) 상에 통상의 횡방향 성장을 포함하는 LED 구조를 의미한다.
[표 1]
Figure 112014047866213-pat00001
표 1에 나타난 바와 같이, 시료1, 시료2, 시료3은 flat 구조에 비해, 3D 구조를 채용함으로써, 각각 47.7%, 40.3%, 29%로서 전체적으로 20% 이상의 휨값이 감소되는 것을 확인하였다. 이는 PSS에 의해 각각 15.3%, 14.4%, 2.3% 휨값이 감소되는 것에 비하여 감소되는 정도가 월등히 높은 것이라 볼 수 있다.
도 8은 실시예 1(본 발명의 3D LED 구조로서 3 MQWs), 실시예 2(본 발명의 3D LED 구조로서 5 MQWs) 및 비교예(2차원 구조의 LED 구조로서 3 MQWs)의 인가전류를 변화에 따른 동작전압의 전기적 특성을 비교하여 나타낸 것이다. 또한, 도 9는 실시예 1, 실시예 2 및 비교예의 전류-전압 특성을 나타낸 것이다. 또한, 도 10은 실시예 1, 실시예 2 및 비교예의 인가전류의 변화에 따른 광출력 특성을 나타낸 것이다.
도 8을 참조하면, 실시예 1, 실시예 2의 경우 비교예에 비하여 동일 전류에서 순방향 전압강하가 상대적으로 더 낮은 것을 볼 수 있다. 또한, 도 9를 참조하면, 실시예 1, 실시예 2의 경우, 비교예에 비하여 구동 전압이 상대적으로 더 낮은 것을 볼 수 있다. 또한, 도 10을 참조하면, 실시예 1, 실시예 2의 경우, 비교예에 비하여 동일 전류에서 광출력 특성이 보다 우수한 것을 볼 수 있다.
도 8 내지 도 10에 나타난 바와 같이, 본 발명에 따른 3D LED의 경우, 전기적 특성 및 광출력 특성이 우수한 효과를 발휘할 수 있다.
도 11은 본 발명에 따른 3D LED의 사진을 나타낸 것이다. 보다 구체적으로, 도 11의 (a)는 2인치 사파이어 기판 상에 복수의 LED가 형성된 현미경 사진이고, 도 11의 (b)는 단위 LED의 SEM 사진이고, 도 11의 (c)는 전극 형성 후 전압을 인가하였을 때의 발광 사진이다.
도 11에 도시된 바와 같이, 본 발명에 따른 3D LED의 경우, 낮은 휨값을 갖는 특성을 통하여 대면적 기판을 적용할 때에도 균일면서도 우수한 발광 효율을 나타내는 것을 알 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
510 : 기판 520 : 하부 질화물 반도체층
530 : 3D 시드층 535a : 사다리꼴 형태 요철
535b : 반원 형태 요철 540 : 발광구조층
541 : 제1도전형 질화물 반도체층 542 : 활성층
543 : 제1도전형 질화물 반도체층

Claims (18)

  1. 하부 질화물 반도체층;
    상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D(3Dimension) 시드층; 및
    상기 3D 시드층 상에, 제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하여 형성되는 발광구조층을 포함하고,
    상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 종방향 길이에 대한 횡방향 길이의 비인 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 크며,
    평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소된 것을 특징으로 하는 3D LED.
  2. 제1항에 있어서,
    상기 발광구조층의 최하부층은 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성되며, 상기 발광구조층의 최하부층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 하는 3D LED.
  3. 삭제
  4. 제1항에 있어서,
    상기 3D 시드층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함하는 것을 특징으로 하는 3D LED.
  5. 제1항에 있어서,
    상기 하부 질화물 반도체층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함하는 것을 특징으로 하는 3D LED.
  6. 제1항에 있어서,
    상기 복수의 요철 각각은
    수직 단면이 반원형, 타원형, 삼각형, 직사각형 및 사다리꼴 중에서 선택되는 형태로 형성되고,
    수평 단면이 다각형, 원형 및 타원형 중에서 선택되는 형태로 형성되는 것을 특징으로 하는 3D LED.
  7. 제1항에 있어서,
    상기 3D LED는 상기 하부 질화물 반도체층 하부에 위치하는 기판을 더 포함하고,
    상기 기판은, 직경 2인치 이상의 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs 및 유리 중에서 선택되는 것을 특징으로 하는 3D LED.
  8. 제1항에 있어서,
    상기 활성층은 요철의 상부 및 측면에서 단일 파장의 광을 방출하는 것을 특징으로 하는 3D LED.
  9. 삭제
  10. 제1항에 있어서,
    상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 20% 이상 휨값이 감소되는 것을 특징으로 하는 3D LED.
  11. 기판 상에 하부 질화물 반도체층을 형성하는 단계;
    상기 하부 질화물 반도체층 상에 복수의 요철이 형성된 3D 시드층을 형성하는 단계; 및
    횡방향 성장법으로, 상기 3D 시드층 상에, 제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하는 발광구조층을 형성하는 단계;를 포함하고,
    상기 발광구조층을, 상기 3D 시드층의 요철에 대응하는 형태를 갖는 복수의 요철을 포함하는 형태로 형성하되, 상기 발광구조층에 형성되는 요철의 종방향 길이에 대한 횡방향 길이의 비인 횡종비를 상기 3D 시드층에 형성되는 요철의 횡종비보다 더 크도록 하며,
    제조되는 3D LED가 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소되는 것을 특징으로 하는 3D LED 제조 방법.
  12. 제11항에 있어서,
    상기 3D 시드층 형성 단계는
    상기 하부 질화물 반도체층 상에 시드용 질화물 반도체층을 형성하는 단계와,
    상기 시드용 질화물 반도체층 상에 마스크 패턴을 형성하는 단계와,
    상기 시드용 질화물 반도체층을 식각하여 복수의 요철을 형성하는 단계와,
    상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 3D LED 제조 방법.
  13. 제12항에 있어서,
    적어도 상기 발광구조층 중 최하부층 형성시의 횡방향 성장 속도를 종방향 성장 속도보다 더 빠르게 하는 것을 특징으로 하는 3D LED 제조 방법.
  14. 제12항에 있어서,
    상기 복수의 요철 각각은
    수직 단면이 반원형, 타원형, 삼각형, 직사각형 및 사다리꼴 중에서 선택되는 형태로 형성되고,
    수평 단면이 다각형, 원형 및 타원형 중에서 선택되는 형태로 형성되는 것을 특징으로 하는 3D LED 제조 방법.
  15. 제12항에 있어서,
    상기 마스크 패턴을 제거하는 단계는
    상기 질화물 반도체층을 식각하는 단계 이후에 진행되거나 또는 상기 질화물 반도체층을 식각하는 단계와 동시에 진행되는 것을 특징으로 하는 3D LED 제조 방법.
  16. 삭제
  17. 삭제
  18. 제11항에 있어서,
    상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 20% 이상 휨값이 감소되는 것을 특징으로 하는 3D LED 제조 방법.
KR1020140061069A 2014-05-21 2014-05-21 낮은 휨값을 갖는 3d led 및 그 제조 방법 KR101479317B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140061069A KR101479317B1 (ko) 2014-05-21 2014-05-21 낮은 휨값을 갖는 3d led 및 그 제조 방법
PCT/KR2014/006330 WO2015178532A1 (ko) 2014-05-21 2014-07-14 낮은 휨값을 갖는 3d led 및 그 제조 방법
TW103124686A TW201545375A (zh) 2014-05-21 2014-07-18 具有低彎曲值的三維發光二極體及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061069A KR101479317B1 (ko) 2014-05-21 2014-05-21 낮은 휨값을 갖는 3d led 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101479317B1 true KR101479317B1 (ko) 2015-01-05

Family

ID=52587928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061069A KR101479317B1 (ko) 2014-05-21 2014-05-21 낮은 휨값을 갖는 3d led 및 그 제조 방법

Country Status (3)

Country Link
KR (1) KR101479317B1 (ko)
TW (1) TW201545375A (ko)
WO (1) WO2015178532A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4104305B2 (ja) * 2001-08-07 2008-06-18 三洋電機株式会社 窒化物系半導体チップおよび窒化物系半導体基板
JP4806261B2 (ja) * 2006-01-05 2011-11-02 パナソニック株式会社 窒化物系化合物半導体素子用ウェハーの製造方法
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
TW201545375A (zh) 2015-12-01
WO2015178532A1 (ko) 2015-11-26

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP5050574B2 (ja) Iii族窒化物系半導体発光素子
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR101964890B1 (ko) 나노구조의 발광소자
JP5533791B2 (ja) Iii族窒化物半導体発光素子の製造方法
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
US10193021B2 (en) Semiconductor light-emitting element, and manufacturing method for same
KR20090089975A (ko) 반도체 발광소자 및 그 제조방법
JP2009049179A (ja) Iii族窒化物系化合物半導体の製造方法及び発光素子
KR100771792B1 (ko) 질화물 반도체 발광 소자 및 제조방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101479317B1 (ko) 낮은 휨값을 갖는 3d led 및 그 제조 방법
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
CN111066158B (zh) 发光器件表面粗化的方法与发光器件
US20110284895A1 (en) Light-emitting semiconductor device
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
JP2007251168A (ja) 発光素子及びその製造方法
US9130114B2 (en) Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication
JP2017195213A (ja) 半導体発光素子
JP6552234B2 (ja) 半導体発光素子
KR101459751B1 (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6

R401 Registration of restoration