WO2015178532A1 - 낮은 휨값을 갖는 3d led 및 그 제조 방법 - Google Patents

낮은 휨값을 갖는 3d led 및 그 제조 방법 Download PDF

Info

Publication number
WO2015178532A1
WO2015178532A1 PCT/KR2014/006330 KR2014006330W WO2015178532A1 WO 2015178532 A1 WO2015178532 A1 WO 2015178532A1 KR 2014006330 W KR2014006330 W KR 2014006330W WO 2015178532 A1 WO2015178532 A1 WO 2015178532A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
led
semiconductor layer
irregularities
Prior art date
Application number
PCT/KR2014/006330
Other languages
English (en)
French (fr)
Inventor
박래정
Original Assignee
(주)제이더블유테크널러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이더블유테크널러지 filed Critical (주)제이더블유테크널러지
Publication of WO2015178532A1 publication Critical patent/WO2015178532A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Definitions

  • the present invention relates to a technology for manufacturing a light emitting diode (LED), and more particularly, a light emitting layer is grown on an n-type nitride semiconductor, and a p-type nitride semiconductor layer is grown on a light emitting layer.
  • a high efficiency LED having a 3D structure having a low warpage value and a method of manufacturing the same.
  • a general LED is formed from a bottom, such as a sapphire substrate, a substrate 110, a nucleation layer 120, an n-type nitride semiconductor layer 130, an active layer 140, and a p-type nitride semiconductor layer 150. It includes.
  • an n-electrode is formed on the n-type nitride semiconductor layer 130 exposed by mesa etching, and a p-electrode is formed on the p-type nitride semiconductor layer 150.
  • FIG. 2 shows a substrate state before nitride semiconductor epi growth
  • FIG. 3 shows a substrate state during nitride semiconductor epi growth
  • FIG. 4 shows a substrate state after nitride semiconductor epi growth.
  • the substrate 210 Prior to nitride semiconductor epi growth, the substrate 210 remains flat on the substrate seating means 201, such as a susceptor, as in the example shown in FIG. However, during nitride semiconductor epitaxial growth, the edge of the substrate 210 is lifted due to the difference in temperature between the center and the edge of the substrate 210 and the difference in lattice constant and crystal structure of the substrate 210 and the nitride semiconductor 220. A bow occurs. After the nitride semiconductor epitaxial growth, warpage in a form in which the central portions of the substrate 210 and the nitride semiconductor layer 220 are lifted occurs.
  • Such warpage acts as a stress in the nitride semiconductor horizontal direction, thereby lowering the crystal quality of the nitride semiconductor, and as a result, the probability of recombination of the active layer is reduced, thereby lowering the luminous efficiency.
  • a warping problem has been greatly raised.
  • a bow value means the value which showed the grade of the curvature of a board
  • the warpage value increases, the stress of the epitaxially grown nitride semiconductor layer increases.
  • the LED having a high warpage value decreases the luminous efficiency due to the decrease in the probability of recombination of the active layer.
  • Background art related to the present invention is a nitride-based semiconductor light emitting device disclosed in Korea Patent Publication No. 10-2010-0122769 and a method of manufacturing the same.
  • the document discloses only the degree of warpage of the substrate according to the change in the thickness of the substrate, and does not disclose or imply any improvement in the warpage of the substrate due to semiconductor growth.
  • One object of the present invention is to provide a 3D (3Dimension) LED having a low warpage value.
  • 3D (3D) LED according to an embodiment of the present invention for achieving the above object is a lower nitride semiconductor layer formed on a substrate; 3D (3Dimension) seed layer formed on the lower nitride semiconductor layer, a plurality of irregularities formed; And a light emitting structure layer including an active layer on the 3D seed layer, wherein the light emitting structure layer has a plurality of irregularities having a shape corresponding to a plurality of irregularities of the 3D seed layer.
  • the aspect ratio of the irregularities formed in the layer is greater than the aspect ratio of the irregularities formed in the 3D seed layer.
  • the lowermost layer of the light emitting structure layer is formed with a plurality of irregularities having a shape corresponding to the plurality of irregularities of the 3D seed layer, the plurality of irregularities are formed flat, the lowermost layer of the light emitting structure layer It is preferable that the aspect ratio of the formed irregularities is larger than the aspect ratio of the irregularities formed in the 3D seed layer.
  • the light emitting structure layer may include a first conductive nitride semiconductor layer, an active layer, and a second conductive nitride semiconductor layer, or may include an active layer and a second conductive nitride semiconductor layer, or an undoped nitride semiconductor layer, an active layer, and a second conductive semiconductor layer. It may include a two-conducting nitride semiconductor layer.
  • the 3D seed layer may include an undoped nitride semiconductor or a first conductive nitride semiconductor.
  • the lower nitride semiconductor layer may include an undoped nitride semiconductor or a first conductive nitride semiconductor.
  • each of the plurality of irregularities may have a vertical cross section in the form of a semi-circle, oval, triangle, rectangle, trapezoid, and the like, and the horizontal cross section may be formed in the shape of a polygon such as triangle, square, pentagon, hexagon, circle, oval or the like. Can be.
  • the substrate may be selected from sapphire, silicon carbide, silicon, GaN, ZnO, MgO, GaAs and glass of 2 inches or more in diameter.
  • the active layer may emit light of a single wavelength on the top and the side of the unevenness.
  • the forming of the 3D seed layer may include forming a seed nitride semiconductor layer on the lower nitride semiconductor layer, forming a mask pattern on the seed nitride semiconductor layer, and forming the seed nitride semiconductor layer.
  • Etching may include forming a plurality of irregularities, and removing the mask pattern.
  • the lateral growth rate at the time of forming the lowest layer among the light emitting structure layers is preferable to make the lateral growth rate at the time of forming the lowest layer among the light emitting structure layers faster than the longitudinal growth rate.
  • the removing of the mask pattern may be performed after etching the nitride semiconductor layer or simultaneously with etching the nitride semiconductor layer without a separate mask pattern removing process.
  • the 3D seed layer can efficiently grow in the lateral direction, and can significantly lower the bow value compared to the conventional flat sapphire or patterned sapphire substrate (PSS) structure.
  • Epi thin film of can be formed.
  • the present invention provides a high-efficiency 3D LED device having high driving efficiency due to the increase of the effective area of the light emitting layer and the decrease of the stress due to rapid lateral growth (bow value) and the low driving voltage due to the increase of the effective area of the p-type nitride semiconductor.
  • a high-efficiency 3D LED device having high driving efficiency due to the increase of the effective area of the light emitting layer and the decrease of the stress due to rapid lateral growth (bow value) and the low driving voltage due to the increase of the effective area of the p-type nitride semiconductor.
  • the composition and thickness of the active layer grown on the top and the side unevenness in the case of the 3D LED according to the present invention compared to the plural wavelengths due to the difference in the thickness and composition of the active layer grown on the uneven side and the top surface Is uniform, and can emit light of a single wavelength in the active layer, and there is no color coordinate variation, which is suitable for commercial applications.
  • FIG. 1 schematically shows a typical LED.
  • 3 shows the substrate state during nitride semiconductor epi growth.
  • FIG. 5 schematically illustrates a 3D LED having a low bow value in accordance with an embodiment of the invention.
  • FIG. 6 schematically illustrates a 3D seed layer in which a plurality of irregularities 535a having a vertical cross section are formed in a trapezoidal shape.
  • FIG. 7 schematically illustrates a 3D seed layer in which a plurality of irregularities 535b having a semicircular shape in a vertical section are formed.
  • Example 10 shows light output characteristics of Example 1, Example 2 and Comparative Example.
  • FIG. 11 shows a photograph of a 3D LED according to the present invention.
  • substrate 520 lower nitride semiconductor layer
  • 3D seed layer 535a trapezoidal irregularities
  • first conductive nitride semiconductor layer 542 active layer
  • the 3D LED is a concept in which a horizontal plane of a nitride semiconductor layer grown on a substrate is contrasted with a conventional two-dimensional structure of LEDs parallel to the substrate surface. It means an LED which forms a dimensional structure (concave-convex structure) and grows a semiconductor layer including an active layer on the three-dimensional structure.
  • FIG. 5 schematically illustrates a 3D LED having a low bow value in accordance with an embodiment of the invention.
  • the illustrated 3D LED includes a lower nitride semiconductor layer 520, a 3D seed layer 530, and a light emitting structure layer 540.
  • the lower nitride semiconductor layer 520 is formed on the substrate 510.
  • the nucleation layer may be further included on the substrate 520.
  • the substrate 510 may be a substrate made of various materials such as sapphire, silicon carbide, silicon, GaN, ZnO, MgO, GaAs, and glass.
  • the substrate 510 may be a large area substrate having a diameter of 2 inches or more, more preferably 4 inches or more in terms of cost reduction and productivity improvement. This is because in the case of the present invention, a low warpage value can be exhibited even under a large area substrate to form a high quality light emitting structure layer.
  • the 3D seed layer 530 is formed on the lower nitride semiconductor layer 520.
  • a plurality of irregularities are formed in the 3D seed layer.
  • Each layer of the light emitting structure layer may be formed by the lateral growth method by the 3D seed layer having the plurality of irregularities. According to the lateral growth method, the crystal quality can be further improved by decreasing the dislocation density.
  • the 3D seed layer 530 may be preferably formed by the following method. First, a nitride semiconductor layer is formed on the lower nitride semiconductor layer. Thereafter, a mask pattern is formed on the formed nitride semiconductor layer. Thereafter, the nitride semiconductor layer is etched in a predetermined pattern while the mask pattern is formed. Thereafter, the mask pattern may be removed or the mask pattern may be completely etched and removed during the nitride semiconductor etching process.
  • the light emitting structure layer 540 is formed on the 3D seed layer 530 including at least an active layer.
  • the light emitting structure layer 540 may include a first conductive nitride semiconductor layer 541, an active layer 542, and a second conductive nitride semiconductor layer 543.
  • a first conductive nitride semiconductor layer or an undoped nitride semiconductor layer having a lower doping concentration than the first conductive nitride semiconductor layer 541 is further formed between the first conductive nitride semiconductor layer 541 and the active layer 542. There may be.
  • undoped means that the impurities are not intentionally doped.
  • the active layer 542 may be directly formed on the 3D seed layer 530.
  • the light emitting structure layer 540 includes the active layer 542 and the second conductive nitride semiconductor layer 543. It is also possible to include a form.
  • the active layer 542 and the second conductive nitride semiconductor layer 543 may be formed.
  • the first conductive nitride semiconductor layer 541 and the second conductive nitride semiconductor layer 543 are doped with conductive impurities opposite to each other.
  • the first conductive nitride semiconductor layer 541 is doped with n-type impurities such as silicon (Si)
  • the second conductive nitride semiconductor layer 543 may contain p-type impurities such as magnesium (Mg). It is doped.
  • the active layer 542 alternates one or more quantum barrier layers, such as GaN (or InGaN, AlGaN, AlInGaN) quantum barrier layers and InGaN quantum well layers, one or more times when the set emission wavelength is a blue or green region. It can be formed by laminating.
  • a quantum barrier layer and a quantum well layer that change the composition and thickness may be selected.
  • an AlGaInN quantum barrier layer and an AlGaInN quantum well layer different in composition or thickness from the quantum barrier layer may be selected. It may be formed alternately stacked.
  • the light emitting structure layer is formed in a form including a plurality of irregularities of a shape corresponding to the shape of the plurality of irregularities of the 3D seed layer. This is to control the growth conditions such as growth temperature and growth time in order to minimize crystal defects (feet) on the upper and the inclined surfaces and the flat surfaces grown according to the height, spacing and density of the 3D seed when forming the light emitting structure layer. And 3D LED device structure with performance can be easily optimized.
  • the 3D light emitting structure layer does not perform an appropriate function, so the optimal crystallography Only by implementing a conventional structure can a 3D LED device having desired electrical characteristics such as operating voltage, light output, and reliability be realized.
  • the aspect ratio of the irregularities formed in the light emitting structure layer 540 is greater than the aspect ratio of the irregularities formed in the 3D seed layer 530.
  • the aspect ratio of the unevenness means the ratio of the transverse length to the longitudinal length of the unevenness.
  • the aspect ratio of the unevenness formed in the light emitting structure layer 540 is greater than the aspect ratio of the unevenness formed in the 3D seed layer 530.
  • at least the lowest layer of the light emitting structure 540 may be formed in the lateral growth. This is because it forms.
  • the lowermost layer of the light emitting structure layer 540 (the first conductive nitride semiconductor layer 541 in FIG. 5) has a plurality of irregularities in a shape corresponding to a plurality of irregularities of the 3D seed layer 530.
  • a plurality of irregularities may be formed flat.
  • the aspect ratio of the unevenness formed in the lowermost layer of the light emitting structure layer 540 is the aspect ratio of the unevenness formed in the 3D seed layer 530. Greater than
  • the growth rate in the transverse direction (a direction in FIG. 5) when forming the first conductive nitride semiconductor layer is in the longitudinal direction (b direction in FIG. 5), that is, in a direction perpendicular to the substrate. It is desirable to be faster than the growth rate.
  • the 3D seed layer 530 may be formed of a first conductive nitride semiconductor or an undoped nitride semiconductor.
  • the lower nitride semiconductor layer 520 may be formed of the undoped nitride semiconductor or the first conductive nitride semiconductor.
  • FIG. 6 schematically illustrates a 3D seed layer in which a plurality of irregularities 535a having a vertical cross section are formed in a trapezoidal shape
  • FIG. 7 schematically illustrates a 3D seed layer in which a plurality of irregularities 535b having a semicircular shape in a vertical cross section is formed.
  • each of the plurality of irregularities is not only a trapezoidal shape 535a, a hemispherical shape 535b, as in the example shown in Figs. 6 and 7, but also a vertical cross section is lenticular, elliptical, triangular, rectangular, etc.
  • the optimal 3D seed shape and size, Etch height and spacing and the like may be selected in consideration of crystal defects of the top surface, the slope and the flat surface of the 3D light emitting structure layer to be finally formed.
  • the active layer is formed in a form including the unevenness, it is possible to increase the effective active layer area compared to the conventional planar active layer structure, it is easy to improve the light output.
  • the composition and thickness of the active layer grown on the top and the side of the unevenness are uniform, so that light of a single wavelength can be emitted from the active layer.
  • the active layer is formed on the laterally grown 3D structure, so that a relatively small stress is generated in the semiconductor layer and the dislocation density is low, Compared to 2D LEDs, this enables greater light output.
  • the 3D LED according to the present invention can reduce the bow value compared to the 2D LED to which the planar seed layer is applied by stress reduction, as can be seen in the examples described below, the planar seed The warpage can be reduced by more than 20% compared to 2D LEDs with layers.
  • Table 1 shows the result of measuring the bow value of a plurality of samples according to the presence or absence of 3D irregularities after growing the LED structure in the same thickness under the same growth conditions in MOCVD.
  • flat means an LED structure (hereinafter referred to as a reference LED) grown on a flat sapphire substrate
  • flat 3D includes a 3D seed layer structure in which the hemispherical irregularities of the present invention are formed, and the shape of the irregularities up to the active layer and p-GaN.
  • Means an LED structure applied, and PSS means an LED structure including normal lateral growth on a patterned sapphire substrate (PSS).
  • Example 8 shows the applied currents of Example 1 (3 MQWs as the 3D LED structure of the present invention), Example 2 (5 MQWs as the 3D LED structure of the present invention) and Comparative Example (3 MQWs as the LED structure of the two-dimensional structure).
  • the comparison shows the electrical characteristics of the operating voltage according to the change.
  • 9 shows the current-voltage characteristics of Example 1, Example 2 and Comparative Example.
  • Figure 10 shows the optical output characteristics according to the change in the applied current of Example 1, Example 2 and Comparative Example.
  • Example 1 and Example 2 the forward voltage drop is relatively lower at the same current than in Comparative Example. 9, it can be seen that in Example 1 and Example 2, the driving voltage is relatively lower than that of the comparative example. In addition, referring to FIG. 10, it can be seen that in Example 1 and Example 2, the light output characteristics are more excellent at the same current than in Comparative Examples.
  • the electrical characteristics and the light output characteristics can exhibit an excellent effect.
  • FIG. 11 shows a photograph of a 3D LED according to the present invention. More specifically, FIG. 11A is a micrograph of a plurality of LEDs formed on a 2-inch sapphire substrate, FIG. 11B is a SEM photograph of a unit LED, and FIG. 11C is after electrode formation. It is a light emission photograph when a voltage is applied.
  • the 3D LED according to the present invention exhibits uniform and excellent luminous efficiency even when a large-area substrate is applied through a characteristic having a low warpage value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

낮은 휨값을 갖는 3D LED 및 그 제조 방법에 대하여 개시한다. 본 발명의 실시예에 따른 3D LED는 기판 상에 형성된 하부 질화물 반도체층; 상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D 시드층; 및 상기 3D 시드층 상에 활성층을 포함하여 형성되는 발광구조층을 포함하고, 상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 한다.

Description

낮은 휨값을 갖는 3D LED 및 그 제조 방법
본 발명은 발광다이오드(Light Emitting Diode, 이하 LED) 제조 기술에 관한 것으로, 더욱 상세하게는 n-형 질화물반도체 상부에 발광층이 성장되고, 발광층 상부에 p-형 질화물 반도체층이 성장되어 제조되며, 낮은 휨값을 갖는 3D구조를 갖는 고효율 LED 및 그 제조 방법에 관한 것이다.
도 1은 일반적인 LED를 개략적으로 나타낸 것이다.
도 1을 참조하면, 일반적인 LED는 하부로부터, 사파이어 기판과 같은 기판(110), 핵생성층(120), n형 질화물 반도체층(130), 활성층(140) 및 p형 질화물 반도체층(150)을 포함한다. 또한, 도면에는 도시하지 않았지만, 메사 식각에 의해 노출되는 n형 질화물 반도체층(130) 상에 n-전극이 형성되고, p형 질화물 반도체층(150) 상에 p-전극이 형성된다.
상기와 같은 구조를 갖는 LED는, n형 질화물 반도체층(130)을 통하여 공급되는 전자와 p형 질화물 반도체층(150)을 통하여 공급되는 정공이 활성층(140)에서 재결합하면서 광이 발생한다.
일반적으로 LED는 기판 상에 질화물 반도체를 에피 성장(epitaxy)시켜 제조된다.
도 2는 질화물 반도체 에피 성장 이전의 기판 상태를 나타낸 것이고, 도 3은 질화물 반도체 에피 성장 중의 기판 상태를 나타낸 것이며, 도 4는 질화물 반도체 에피성장 후의 기판 상태를 나타낸 것이다.
질화물 반도체 에피 성장은 통상 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에서 수행된다.
질화물 반도체 에피 성장 이전의 경우, 기판(210)는 도 2에 도시된 예와 같이, 서셉터와 같은 기판 안착 수단(201) 상에 평평한 상태를 유지한다. 그러나, 질화물 반도체 에피 성장 중에는 기판(210)의 중앙부와 가장자리의 온도 차이, 그리고 기판(210)과 질화물 반도체(220)의 격자상수 및 결정구조의 차이에 의해, 기판(210) 가장자리가 들뜨는 형태의 휨(bow)이 발생한다. 그리고, 질화물 반도체 에피 성장 후에는 기판(210) 및 질화물 반도체층(220)의 중앙부가 들뜨는 형태의 휨이 발생한다. 이러한 휨은 질화물 반도체 수평방향으로 스트레스로 작용하여 질화물 반도체의 결정 품질을 저하시키며, 그 결과 활성층 재결합 확률을 감소시켜 발광 효율을 저하시키는 요인이 된다. 특히, 최근에는 생산성 향상을 위하여 기판이 대형화되면서 이러한 휨 문제가 크게 대두되고 있다.
본 명세서에서 휨값(bow value)이란, 기판 및 질화물 반도체층의 휨의 정도를 나타낸 값을 의미한다. 휨값이 클수록 에피성장된 질화물 반도체층의 스트레스가 증가한다고 볼 수 있으며, 그 결과 높은 휨값을 갖는 LED는 활성층 재결합 확률 감소로 인하여 발광 효율이 감소한다.
따라서, 낮은 휨값을 갖는 LED가 요구된다.
본 발명에 관련된 배경기술로는 대한민국 공개특허공보 제10-2010-0122769호에 개시된 질화물계 반도체 발광 소자 및 그 제조 방법이 있다. 상기 문헌에는 기판 두께 변화에 따른 기판 휨 정도가 개시되어 있을 뿐, 반도체 성장에 따른 기판 휨 개선에 대해 전혀 개시 또는 암시하고 있지 않다.
한편, 3D 구조 LED에 대한 배경기술로는 일본 공개특허공보 제2002-185040호, 제2008-053608호, 제2007-201020호, 대한민국 공개특허공보 제10-2005-0105681호, 제10-2012-124702호, 제10-2013-0095782호, 제10-2006-0027134호, 제10-2010-0031880호, 제10-2013-0008306호가 있다. 상기 문헌들의 경우, 3D 구조물 상에 형성되는 발광층을 포함하는 발광소자를 개시하고 있으나, 3D 구조로부터의 빠른 횡방향 성장에 따른 성장된 반도체층의 결함 감소 및 기판휨 감소에 대해 개시 또는 암시하고 있지 않다.
본 발명의 하나의 목적은 낮은 휨값을 갖는 3D(3Dimension) LED를 제공하는 것이다.
본 발명의 다른 목적은 상기의 낮은 휨값을 갖는 3D LED를 제조하는데 적합한 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 3D(3차원) LED는 기판 상에 형성된 하부 질화물 반도체층; 상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D(3Dimension) 시드층; 및 상기 3D 시드층 상에 활성층을 포함하여 형성되는 발광구조층을 포함하고, 상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 한다.
이때, 상기 발광구조층의 최하부층은 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성되며, 상기 발광구조층의 최하부층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것이 바람직하다.
또한, 상기 발광구조층은 제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하거나, 활성층 및 제2도전형 질화물 반도체층을 포함거나, 비도핑 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함할 수 있다. 이 경우, 상기 3D 시드층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함할 수 있다. 또한, 상기 하부 질화물 반도체층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함할 수 있다.
또한, 상기 복수의 요철 각각은 수직 단면이 반원형, 타원형, 삼각형, 직사각형, 사다리꼴 등의 형태로 형성되고, 수평 단면이 삼각형, 사각형, 오각형, 육각형 등의 다각형, 원형, 타원형 등의 형태로 형성될 수 있다.
또한, 상기 기판은 직경 2인치 이상의 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs 및 유리 중에서 선택될 수 있다.
또한, 상기 활성층은 요철의 상부 및 측면에서 단일 파장의 광을 방출할 수 있다.
또한, 상기 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value)이 감소될 수 있다. 이 경우, 상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값이 20% 이상 감소될 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 3D LED 제조 방법은 기판 상에 하부 질화물 반도체층을 형성하는 단계; 상기 하부 질화물 반도체층 상에 복수의 요철이 형성된 3D 시드층을 형성하는 단계; 및 횡방향 성장법으로, 상기 3D 시드층 상에 활성층을 포함하는 발광구조층을 형성하는 단계;를 포함하고, 상기 발광구조층을, 상기 3D 시드층의 요철에 대응하는 형태를 갖는 복수의 요철을 포함하는 형태로 형성하되, 상기 발광구조층에 형성되는 요철의 횡종비를 상기 3D 시드층에 형성되는 요철의 횡종비보다 더 크도록 하는 것을 특징으로 한다.
이때, 상기 3D 시드층 형성 단계는 상기 하부 질화물 반도체층 상에 시드용 질화물 반도체층을 형성하는 단계와, 상기 시드용 질화물 반도체층 상에 마스크 패턴을 형성하는 단계와, 상기 시드용 질화물 반도체층을 식각하여 복수의 요철을 형성하는 단계와, 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.
또한, 적어도 상기 발광구조층 중 최하부층 형성시의 횡방향 성장 속도를 종방향 성장 속도보다 더 빠르게 하는 것이 바람직하다.
또한, 상기 마스크 패턴을 제거하는 단계는 상기 질화물 반도체층을 식각하는 단계 이후에 진행되거나 또는 별도의 마스크 패턴 제거 공정없이 상기 질화물 반도체층을 식각하는 단계와 동시에 진행될 수 있다.
본 발명에 따른 3D LED 제조 방법에 의하면, 3D 시드층에 의해 효율적으로 횡방향 성장이 가능하여, 종래의 플랫 사파이어나 PSS(Patterned Sapphire Substrate) 구조에 비해 휨값(bow value)을 현저히 낮출 수 있어 고품질의 에피 박막을 형성할 수 있다.
이에 따라, 본 발명은 발광층의 유효면적 증가와 빠른 횡방향 성장에 의한 스트레스 감소(bow 값)에 의한 높은 발광효율과 p-형 질화물반도체의 유효면적 증가에 의해서 낮은 구동전압을 갖는 고효율 3D LED 소자를 구현할 수 있는 획기적인 성장 기술을 제공한다.
아울러, 종래 3D LED의 경우, 요철 측면과 상부면에 성장된 활성층 두께 및 조성 차이로 복수 파장을 나타내는 것에 비해, 본 발명에 따른 3D LED의 경우, 요철 상부 및 측면에서 성장되는 활성층의 조성 및 두께가 균일하여, 활성층에서 단일 파장의 광을 방출할 수 있어, 색좌표 변동이 없어 상업적 응용에 적합하다.
도 1은 일반적인 LED를 개략적으로 나타낸 것이다.
도 2는 질화물 반도체 에피 성장 이전의 기판 상태를 나타낸 것이다.
도 3은 질화물 반도체 에피 성장 중의 기판 상태를 나타낸 것이다.
도 4는 질화물 반도체 에피성장 후의 기판 상태를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 낮은 휨값(bow value)을 갖는 3D LED를 개락적으로 나타낸 것이다.
도 6은 수직 단면이 사다리꼴 형태의 복수의 요철(535a)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
도 7은 수직 단면이 반원 형태의 복수의 요철(535b)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
도 8은 실시예 1, 실시예 2 및 비교예의 전기적 특성을 나타낸 것이다.
도 9는 실시예 1, 실시예 2 및 비교예의 구동전압을 나타낸 것이다.
도 10은 실시예 1, 실시예 2 및 비교예의 광출력 특성을 나타낸 것이다.
도 11은 본 발명에 따른 3D LED의 사진을 나타낸 것이다.
<부호의 설명>
510 : 기판 520 : 하부 질화물 반도체층
530 : 3D 시드층 535a : 사다리꼴 형태 요철
535b : 반원 형태 요철 540 : 발광구조층
541 : 제1도전형 질화물 반도체층 542 : 활성층
543 : 제1도전형 질화물 반도체층
이하, 첨부된 도면을 참조하여 본 발명에 따른 낮은 휨값을 갖는 3D LED 및 그 제조 방법에 관하여 설명하기로 한다.
본 발명에서, 3D LED라 함은 기판 상에 성장되는 질화물 반도체층의 수평면이 기판면과 평행한 통상의 2차원 구조의 LED와 대비되는 개념으로, 에피 성장된 2차원 구조의 일부를 식각하여 3차원 구조물(요철 구조)을 형성하고, 3차원 구조물 상에 활성층을 포함하는 반도체층을 성장시킨 LED를 의미한다.
도 5는 본 발명의 실시예에 따른 낮은 휨값(bow value)을 갖는 3D LED를 개락적으로 나타낸 것이다.
도 5를 참조하면, 도시된 3D LED는 하부 질화물 반도체층(520), 3D(3Dimension) 시드층(530) 및 발광구조층(540)을 포함한다.
하부 질화물 반도체층(520)은 기판(510) 상에 형성된다. 기판(520) 상에는 핵생성층이 더 포함될 수도 있다.
기판(510)은 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs, 유리 등 다양한 재질의 기판이 이용될 수 있다. 특히, 본 발명에서 기판(510)은 원가 절감 및 생산성 향상 측면에서 직경 2인치 이상, 보다 바람직하게는 직경 4인치 이상의 대면적 기판이 이용될 수 있다. 이는 본 발명의 경우, 대면적 기판 하에서도 낮은 휨값을 나타내어 고품질의 발광구조층을 형성할 수 있기 때문이다.
3D 시드층(530)은 하부 질화물 반도체층(520) 상에 형성된다. 본 발명에서는 3D 시드층에 복수의 요철이 형성된다. 이러한 복수의 요철이 형성된 3D 시드층에 의해 횡방향 성장법으로 발광구조층의 각 층이 형성될 수 있다. 횡방향 성장법에 의하면 전위밀도 감소를 통하여 결정 품질을 보다 향상시킬 수 있다.
3D 시드층(530)은 바람직하게는 다음과 같은 방법으로 형성될 수 있다. 우선, 하부 질화물 반도체층 상에 질화물 반도체층을 형성한다. 이후, 형성된 질화물 반도체층 상에 마스크 패턴을 형성한다. 이후, 마스크 패턴이 형성된 상태에서 질화물 반도체층을 정해진 패턴으로 식각한다. 이후, 마스크 패턴을 제거하거나 또는 상기 질화물 반도체 식각 공정 중에 마스크 패턴을 완전히 식각하여 제거할 수 있다.
발광구조층(540)은 3D 시드층(530) 상에 적어도 활성층을 포함하여 형성된다.
발광구조층(540)은 제1도전형 질화물 반도체층(541), 활성층(542) 및 제2도전형 질화물 반도체층(543)을 포함할 수 있다. 제1도전형 질화물 반도체층(541)과 활성층(542) 사이에는 제1도전형 질화물 반도체층(541)보다 낮은 도핑농도를 갖는 제1도전형 질화물 반도체층 혹은 비도핑 질화물 반도체층이 더 형성되어 있을 수 있다. 여기서 비도핑이라 함은 의도적으로 불순물이 도핑되지 않는 것을 의미한다.
또한, 경우에 따라서는 3D 시드층(530) 상에 활성층(542)이 바로 형성될 수도 있는 바, 이 경우 발광구조층(540)은 활성층(542) 및 제2도전형 질화물 반도체층(543)을 포함하는 형태도 가능하다. 또한, 3D 시드층(530) 상에 비도핑 질화물 반도체층이 횡방향 성장으로 더 형성된 후, 활성층(542) 및 제2도전형 질화물 반도체층(543)이 형성될 수도 있다.
제1도전형 질화물 반도체층(541)과 제2도전형 질화물 반도체층(543)은 서로 반대되는 도전형 불순물이 도핑되어 있다. 예를 들어, 제1도전형 질화물 반도체층(541)이 실리콘(Si) 등의 n형 불순물이 도핑되어 있다면, 제2도전형 질화물 반도체층(543)은 마그네슘(Mg) 등의 p형 불순물이 도핑되어 있다. 활성층(542)은 예를 들어 설정된 발광파장이 청색 또는 녹색 영역인 경우에는 GaN(또는 InGaN, AlGaN, AlInGaN) 양자장벽층과 InGaN 양자우물층과 같은 양자장벽층과 양자우물층이 1회 이상 교대로 적층되어 형성될 수 있다. 또한 설정된 발광파장에 따라서, 조성과 두께를 변형하는 양자장벽층과 양자우물층을 선택할 수 있으며, 예를 들어 AlGaInN 양자장벽층 및 상기의 양자장벽층과 조성 또는 두께를 달리하는 AlGaInN 양자우물층이 교대로 적층되어 형성될 수도 있다.
이때, 본 발명에서는 발광구조층은 상기 3D 시드층의 복수의 요철의 형태에 대응하는 형태의 복수의 요철을 포함하는 형태로 형성된다. 이는 발광구조층 형성시에 3D 시드의 높이와 간격 및 밀도에 따라 성장되는 요철 상부와 경사면 그리고 평탄면의 결정결함(피트) 최소화시키기 위해서 성장온도 및 성장시간 등 성장조건들을 제어하여 원하는 형태의 요철 및 성능을 갖는 3D LED 소자 구조를 쉽게 최적화시킬 수 있다. 그러나 3D 발광구조층의 상부와 경사면 그리고 평탄면의 요철이 형성될 경우라도, 경사면에 미량의 피트와 같은 결정 결함이 형성될 경우, 3D 발광구조층은 적절한 기능을 수행하지 못하므로, 최적의 결정학적인 구조를 구현해야만 동작전압, 광출력, 신뢰성 등 원하는 전기적 특성을 갖는 3D LED 소자를 구현할 수 있다.
특히, 본 발명의 경우, 발광구조층(540)에 형성된 요철의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 큰 것이 특징이다. 여기서 요철의 횡종비는 요철의 종방향 길이에 대한 횡방향 길이의 비를 의미한다. 이와 같이, 발광구조층(540)에 형성된 요철의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 큰 것은 본 발명의 경우, 발광구조체(540)의 적어도 최하부층을 횡방향 성장에 의하여 형성하기 때문이다.
이와 같이 발광구조층 전체가 요철을 포함하는 형태로 형성될 경우, 최상부의 제2도전형 질화물 반도체층(예를 들어 p-GaN)과 전극의 유효 접촉 면적의 증가에 의해 면저항(sheet resistance, Rs)의 감소에 따라 낮은 구동전압(동작전압), 광출력 두룹(droop) 감소 및 신뢰성 증가 효과를 얻을 수 있다.
한편, 발광구조층(540)의 최하부층(도 5에서는 제1도전형 질화물 반도체층(541))은 3D 시드층(530)의 복수의 요철의 형태에 대응하는 형태의 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성될 수 있다. 또한, 발광구조층(540)의 최하부층이 횡방향 성장에 의해 형성되기 때문에, 발광구조층(540)의 최하부층에 형성된 요철이 경우의 횡종비가 3D 시드층(530)에 형성된 요철의 횡종비보다 더 크다.
이는 빠른 횡방향 성장 속도를 통하여 식각 데미지를 회복함으로써 수행될 수 있다. 이를 위하여, 도 5에 도시된 바와 같이 제1도전형 질화물 반도체층 형성시의 횡방향(도 5의 a 방향) 성장 속도가 종방향(도 5의 b 방향), 즉 기판에 수직인 방향으로의 성장 속도보다 더 빠른 것이 바람직하다.
또한, 3D 시드층(530)은 제1도전형 질화물 반도체 또는 비도핑 질화물 반도체로 형성될 수 있다.
또한, 3D 시드층(530)은 제1도전형 질화물 반도체로 형성되는 경우, 하부 질화물 반도체층(520)은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체로 형성될 수 있다.
도 6은 수직 단면이 사다리꼴 형태의 복수의 요철(535a)이 형성된 3D 시드층을 개략적으로 나타낸 것이고, 도 7은 수직 단면이 반원 형태의 복수의 요철(535b)이 형성된 3D 시드층을 개략적으로 나타낸 것이다.
3D 시드층(530)에서, 복수의 요철 각각은 도 6 및 도 7에 도시된 예와 같이 사다리꼴 형태(535a), 반구 형태(535b) 뿐만 아니라, 수직 단면이 렌즈형, 타원형, 삼각형, 직사각형 등의 형태로 형성될 수 있고, 수평 단면이 삼각형, 사각형, 오각형, 육각형 등의 다각형 또는 원형, 타원형 등 다양한 형태로 형성될 수 있으며, 요구하는 LED 소자의 성능에 따라서 최적의 3D seed 모양과 크기, 식각 높이 및 간격 등과 최종 형성되는 3D 발광구조층의 상부면과 경사면 그리고 평탄면의 결정결함까지 고려해서 선택될 수 있다. 본 발명에서는 반구 형태로 형성되는 것이 바람직하나, 그에 제한을 두지 않고 대면적/고출력인 LED 칩(chip) 구조에 따라 다양한 형태의 3D Seed 형태를 선택 할 수 있다.
본 발명에 따른 3D LED의 경우, 활성층이 요철을 포함하는 형태로 형성되어, 통상의 평면 활성층 구조에 비하여 유효 활성층 면적을 증가시킬 수 있어 광출력 향상에 용이하다.
특히, 본 발명에 따른 3D LED에서, 요철 상부 및 측면에서 성장되는 활성층의 조성 및 두께가 균일하여, 활성층에서 단일 파장의 광을 방출할 수 있다. 또한 본 발명에 따른 3D LED의 경우, 기존의 2차원 성장된 반도체층과 비교하여, 활성층이 횡방향 성장된 3D 구조 상에 형성되어 상대적은 작은 스트레스가 반도체층 내에 발생되고 전위밀도가 낮아, 기존의 2D LED에 비해 더 큰 광출력이 가능하게 된다.
또한, 본 발명에 따른 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소될 수 있으며, 후술하는 예들에서 볼 수 있는 바와 같이, 평면 형태의 시드층을 적용한 2D LED에 비하여 이 20% 이상 휨값이 감소될 수 있다.
표 1은 MOCVD에서 동일한 성장조건으로 동일한 두께로 LED 구조를 성장시킨 후, 3D 요철의 형성 유무에 따른 복수 시료들에 대한 휨값(bow value)을 측정한 결과를 나타낸 것이다.
표 1에서, flat는 flat 사파이어 기판 상에 성장된 LED 구조(이하 기준 LED)를 의미하고, flat 3D는 본 발명의 반구형 요철이 형성된 3D 시드층 구조를 포함하여 활성층 및 p-GaN까지 요철의 형태가 인가된 LED 구조를 의미하고, PSS는 PSS(Pattered Sapphire Substrate) 상에 통상의 횡방향 성장을 포함하는 LED 구조를 의미한다.
[표 1]
Figure PCTKR2014006330-appb-I000001
표 1에 나타난 바와 같이, 시료1, 시료2, 시료3은 flat 구조에 비해, 3D 구조를 채용함으로써, 각각 47.7%, 40.3%, 29%로서 전체적으로 20% 이상의 휨값이 감소되는 것을 확인하였다. 이는 PSS에 의해 각각 15.3%, 14.4%, 2.3% 휨값이 감소되는 것에 비하여 감소되는 정도가 월등히 높은 것이라 볼 수 있다.
도 8은 실시예 1(본 발명의 3D LED 구조로서 3 MQWs), 실시예 2(본 발명의 3D LED 구조로서 5 MQWs) 및 비교예(2차원 구조의 LED 구조로서 3 MQWs)의 인가전류를 변화에 따른 동작전압의 전기적 특성을 비교하여 나타낸 것이다. 또한, 도 9는 실시예 1, 실시예 2 및 비교예의 전류-전압 특성을 나타낸 것이다. 또한, 도 10은 실시예 1, 실시예 2 및 비교예의 인가전류의 변화에 따른 광출력 특성을 나타낸 것이다.
도 8을 참조하면, 실시예 1, 실시예 2의 경우 비교예에 비하여 동일 전류에서 순방향 전압강하가 상대적으로 더 낮은 것을 볼 수 있다. 또한, 도 9를 참조하면, 실시예 1, 실시예 2의 경우, 비교예에 비하여 구동 전압이 상대적으로 더 낮은 것을 볼 수 있다. 또한, 도 10을 참조하면, 실시예 1, 실시예 2의 경우, 비교예에 비하여 동일 전류에서 광출력 특성이 보다 우수한 것을 볼 수 있다.
도 8 내지 도 10에 나타난 바와 같이, 본 발명에 따른 3D LED의 경우, 전기적 특성 및 광출력 특성이 우수한 효과를 발휘할 수 있다.
도 11은 본 발명에 따른 3D LED의 사진을 나타낸 것이다. 보다 구체적으로, 도 11의 (a)는 2인치 사파이어 기판 상에 복수의 LED가 형성된 현미경 사진이고, 도 11의 (b)는 단위 LED의 SEM 사진이고, 도 11의 (c)는 전극 형성 후 전압을 인가하였을 때의 발광 사진이다.
도 11에 도시된 바와 같이, 본 발명에 따른 3D LED의 경우, 낮은 휨값을 갖는 특성을 통하여 대면적 기판을 적용할 때에도 균일면서도 우수한 발광 효율을 나타내는 것을 알 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.

Claims (18)

  1. 기판 상에 형성된 하부 질화물 반도체층;
    상기 하부 질화물 반도체층 상에 형성되며, 복수의 요철이 형성된 3D(3Dimension) 시드층; 및
    상기 3D 시드층 상에 활성층을 포함하여 형성되는 발광구조층을 포함하고,
    상기 발광구조층에는 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 상기 발광구조층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 하는 3D LED.
  2. 제1항에 있어서,
    상기 발광구조층의 최하부층은 상기 3D 시드층의 복수의 요철에 대응하는 형태를 갖는 복수의 요철이 형성되어 있되, 복수의 요철 사이가 평탄하게 형성되며, 상기 발광구조층의 최하부층에 형성된 요철의 횡종비가 상기 3D 시드층에 형성된 요철의 횡종비보다 더 큰 것을 특징으로 하는 3D LED.
  3. 제1항에 있어서,
    상기 발광구조층은
    제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하거나,
    활성층 및 제2도전형 질화물 반도체층을 포함하거나,
    비도핑 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하는 것을 특징으로 하는 3D LED.
  4. 제3항에 있어서,
    상기 3D 시드층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함하는 것을 특징으로 하는 3D LED.
  5. 제3항에 있어서,
    상기 하부 질화물 반도체층은 비도핑 질화물 반도체 또는 제1도전형 질화물 반도체를 포함하는 것을 특징으로 하는 3D LED.
  6. 제1항에 있어서,
    상기 복수의 요철 각각은
    수직 단면이 반원형, 타원형, 삼각형, 직사각형 및 사다리꼴 중에서 선택되는 형태로 형성되고,
    수평 단면이 다각형, 원형 및 타원형 중에서 선택되는 형태로 형성되는 것을 특징으로 하는 3D LED.
  7. 제1항에 있어서,
    상기 기판은, 직경 2인치 이상의 사파이어, 실리콘카바이드, 실리콘, GaN, ZnO, MgO, GaAs 및 유리 중에서 선택되는 것을 특징으로 하는 3D LED.
  8. 제1항에 있어서,
    상기 활성층은 요철의 상부 및 측면에서 단일 파장의 광을 방출하는 것을 특징으로 하는 3D LED.
  9. 제1항에 있어서,
    상기 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소된 것을 특징으로 하는 3D LED.
  10. 제9항에 있어서,
    상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 20% 이상 휨값이 감소되는 것을 특징으로 하는 3D LED.
  11. 기판 상에 하부 질화물 반도체층을 형성하는 단계;
    상기 하부 질화물 반도체층 상에 복수의 요철이 형성된 3D 시드층을 형성하는 단계; 및
    횡방향 성장법으로, 상기 3D 시드층 상에 활성층을 포함하는 발광구조층을 형성하는 단계;를 포함하고,
    상기 발광구조층을, 상기 3D 시드층의 요철에 대응하는 형태를 갖는 복수의 요철을 포함하는 형태로 형성하되, 상기 발광구조층에 형성되는 요철의 횡종비를 상기 3D 시드층에 형성되는 요철의 횡종비보다 더 크도록 하는 것을 특징으로 하는 3D LED 제조 방법.
  12. 제11항에 있어서,
    상기 3D 시드층 형성 단계는
    상기 하부 질화물 반도체층 상에 시드용 질화물 반도체층을 형성하는 단계와,
    상기 시드용 질화물 반도체층 상에 마스크 패턴을 형성하는 단계와,
    상기 시드용 질화물 반도체층을 식각하여 복수의 요철을 형성하는 단계와,
    상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 3D LED 제조 방법.
  13. 제12항에 있어서,
    적어도 상기 발광구조층 중 최하부층 형성시의 횡방향 성장 속도를 종방향 성장 속도보다 더 빠르게 하는 것을 특징으로 하는 3D LED 제조 방법.
  14. 제12항에 있어서,
    상기 복수의 요철 각각은
    수직 단면이 반원형, 타원형, 삼각형, 직사각형 및 사다리꼴 중에서 선택되는 형태로 형성되고,
    수평 단면이 다각형, 원형 및 타원형 중에서 선택되는 형태로 형성되는 것을 특징으로 하는 3D LED 제조 방법.
  15. 제12항에 있어서,
    상기 마스크 패턴을 제거하는 단계는
    상기 질화물 반도체층을 식각하는 단계 이후에 진행되거나 또는 상기 질화물 반도체층을 식각하는 단계와 동시에 진행되는 것을 특징으로 하는 3D LED 제조 방법.
  16. 제11항에 있어서,
    상기 발광구조층은
    제1도전형 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하거나,
    활성층 및 제2도전형 질화물 반도체층을 포함하거나,
    비도핑 질화물 반도체층, 활성층 및 제2도전형 질화물 반도체층을 포함하는 것을 특징으로 하는 3D LED 제조 방법.
  17. 제11항에 있어서,
    상기 3D LED 제조 방법으로 제조되는 3D LED는 스트레스 감소에 의하여, 평면 형태의 시드층을 적용한 2D LED에 비하여 휨값(bow value) 이 감소되는 것을 특징으로 하는 3D LED 제조 방법.
  18. 제17항에 있어서,
    상기 3D LED는 평면 형태의 시드층을 적용한 2D LED에 비하여 20% 이상 휨값이 감소되는 것을 특징으로 하는 3D LED 제조 방법.
PCT/KR2014/006330 2014-05-21 2014-07-14 낮은 휨값을 갖는 3d led 및 그 제조 방법 WO2015178532A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0061069 2014-05-21
KR1020140061069A KR101479317B1 (ko) 2014-05-21 2014-05-21 낮은 휨값을 갖는 3d led 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2015178532A1 true WO2015178532A1 (ko) 2015-11-26

Family

ID=52587928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/006330 WO2015178532A1 (ko) 2014-05-21 2014-07-14 낮은 휨값을 갖는 3d led 및 그 제조 방법

Country Status (3)

Country Link
KR (1) KR101479317B1 (ko)
TW (1) TW201545375A (ko)
WO (1) WO2015178532A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051612A (ja) * 2001-08-07 2003-02-21 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2007184352A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子用ウェハーの製造方法及び窒化物系化合物半導体素子用ウェハー
JP2012031047A (ja) * 2010-07-08 2012-02-16 Ritsumeikan 結晶成長方法および半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051612A (ja) * 2001-08-07 2003-02-21 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2007184352A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子用ウェハーの製造方法及び窒化物系化合物半導体素子用ウェハー
JP2012031047A (ja) * 2010-07-08 2012-02-16 Ritsumeikan 結晶成長方法および半導体素子

Also Published As

Publication number Publication date
KR101479317B1 (ko) 2015-01-05
TW201545375A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
US20130112944A1 (en) Nanorod light emitting device and method of manufacturing the same
JP2010153838A (ja) 窒化物半導体発光素子及びその製造方法
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP2009147140A (ja) 発光素子および発光素子の製造方法
TW201427073A (zh) 發光二極體及其製造方法
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
US8314436B2 (en) Light emitting device and manufacturing method thereof
WO2013129812A1 (en) Light emitting diode having gallium nitride substrate
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
JP2022504524A (ja) Ｌｅｄアレイ
US8928006B2 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
JP2023536360A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
CN101483212B (zh) 三族氮化合物半导体发光二极管及其制造方法
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
WO2015178532A1 (ko) 낮은 휨값을 갖는 3d led 및 그 제조 방법
WO2015102344A1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2012182420A (ja) シリコン基板を用いた窒化物系発光素子及びその製造方法
WO2012036522A2 (en) Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon
WO2014042461A1 (ko) 고휘도 질화물 발광소자 및 그 제조 방법
WO2013022129A1 (ko) 질화물 반도체 발광소자
JP2007251168A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14892271

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14892271

Country of ref document: EP

Kind code of ref document: A1