CN105874614A - 分离发光器件的晶片 - Google Patents
分离发光器件的晶片 Download PDFInfo
- Publication number
- CN105874614A CN105874614A CN201480071630.6A CN201480071630A CN105874614A CN 105874614 A CN105874614 A CN 105874614A CN 201480071630 A CN201480071630 A CN 201480071630A CN 105874614 A CN105874614 A CN 105874614A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- district
- cutting chip
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005520 cutting process Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 35
- 210000000056 organ Anatomy 0.000 claims 1
- 230000011218 segmentation Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 239000012634 fragment Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002893 slag Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001199 N alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 229910001751 gemstone Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Led Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
本发明的实施例针对一种分离发光器件的晶片的方法。发光器件设置在行中。方法包括将晶片划分成多个区。每一个区包括多行发光器件并且第一区比第二区宽。对于每一个区,方法包括确定第一和第二切分芯片间隔的位置。切分芯片间隔位于发光器件的行之间。方法包括使用第一和第二切分芯片间隔的位置来确定设置在第一和第二切分芯片间隔之间的多个切分芯片间隔的位置。方法包括沿芯片间隔切割晶片。
Description
技术领域
本发明涉及将发光器件的晶片分离成单独的发光器件或者发光器件的组的方法。
背景技术
包括发光二极管(LED)、谐振腔发光二极管(RCLED)、垂直腔激光二极管(VCSEL)和边缘发射激光器的半导体发光器件是当前可得到的最高效的光源之一。在能够跨可见光谱操作的高亮度发光器件的制造中,当前感兴趣的材料系统包括III-V族半导体,特别是镓、铝、铟和氮的二元、三元和四元合金,其还被称为III氮化物材料。典型地,III氮化物发光器件通过以下来制作:通过金属-有机化学气相沉积(MOCVD)、分子束外延(MBE)或其它外延技术在蓝宝石、碳化硅、III氮化物或其它合适衬底上外延生长不同组成和掺杂剂浓度的半导体层的堆叠。堆叠通常包括形成在衬底之上的掺杂有例如Si的一个或多个n型层、形成在一个或多个n型层之上的有源区中的一个或多个发光层、以及形成在有源区之上的掺杂有例如Mg的一个或多个p型层。电气接触件形成在n和p型区上。
US 2011/0132885描述了单分半导体器件的晶片。段落4教导了“通常在切分半导体晶片的过程中使用激光器,使得从半导体晶片制造的各个器件(或管芯)从彼此分离。晶片上的管芯通过芯片间隔(street)分离并且激光器可以用于沿芯片间隔切割晶片。激光器可以用于完全切穿晶片,或者部分地切穿晶片,其中通过在穿孔点处使晶片断裂而分离晶片的其余部分。当制造发光二极管(LED)时,晶片上的各个管芯对应于LED”。
发明内容
本发明的目的是提供切分LED的晶片的方法,其可以改进良率。
本发明的实施例针对分离发光器件的晶片的方法。发光器件设置在行中。方法包括将晶片划分成多个区。每一个区包括多行发光器件,并且第一区比第二区宽。对于每一个区,方法包括确定第一和第二切分芯片间隔的位置。切分芯片间隔位于发光器件的行之间。方法包括使用第一和第二切分芯片间隔的位置来确定设置在第一和第二切分芯片间隔之间的多个切分芯片间隔的位置。方法包括沿芯片间隔切割晶片。
附图说明
图1图示了III氮化物LED的一个示例。
图2图示了形成在衬底上的LED的晶片的部分。
图3图示了划切(scribe)LED的晶片并使其断裂成单独的LED。
图4是包括设置在两个LED的两组之间的经激光划切的切口的晶片的部分的平面视图。
图5A是包括被划切有单分沟槽的芯片间隔和被划切有导向沟槽的芯片间隔的晶片的平面视图。
图5B是更详细地图示的5A的晶片的部分的平面视图。
图5C是在图5A中图示的晶片的截面视图。
图6A是在导向沟槽之上划切单分沟槽之后并且在划切附加单分沟槽之后的图5A的晶片的平面视图。
图6B是更详细地图示的6A的晶片的部分的平面视图。
图6C是在图6A中图示的晶片的截面视图。
图7图示了通过使晶片断裂而引起的侧壁偏移。
图8和9图示了晶片的顺序逐行断裂。
图10图示了晶片的非顺序断裂。
图11图示了将晶片划分成区。
图12图示了针对图11中图示的晶片的区确定切分芯片间隔。
具体实施方式
尽管在以下示例中,半导体发光器件是发射蓝光或UV光的III氮化物LED,但是可以使用除LED之外的半导体发光器件,诸如激光二极管,以及从诸如其它III-V材料、III磷化物、III砷化物、II-VI材料、ZnO或基于Si的材料之类的其它材料系统制得的半导体发光器件。
图1图示了可以使用在本发明的实施例中的III氮化物LED。可以使用任何合适的半导体发光器件并且本发明的实施例不限于在图1中图示的器件。图1的器件通过在生长衬底10上生长III氮化物半导体结构12来形成,如本领域中所已知的。生长衬底通常是蓝宝石,但是可以是任何合适的衬底,诸如例如SiC、Si、GaN或复合衬底。半导体结构包括夹在n和p型区之间的发光或有源区。n型区16可以首先生长并且可以包括不同组成和掺杂剂浓度的多个层,包括例如诸如缓冲层或成核层之类的准备层,和/或设计成促进生长衬底的移除的层,其可以是n型或非有意掺杂的,以及设计用于得到对于使发光区高效地发射光而言合期望的特定光学、材料或电气性质的n或甚至p型器件层。发光或有源区18生长在n型区之上。合适的发光区的示例包括单个厚或薄发光层,或者包括通过屏障层分离的多个薄或厚发光层的多量子阱发光区。p型区20然后可以生长在发光区之上。类似于n型区,p型区可以包括不同组成、厚度和掺杂剂浓度的多个层,包括非有意掺杂的层,或者n型层。
在生长之后,在p型区的表面上形成p接触件。p接触件21通常包括多个传导层,诸如反射金属和防护金属,其可以防止或减少反射金属的电迁移。反射金属通常是银,但是可以使用任何合适的一种或多种材料。在形成p接触件21之后,移除部分的p接触件21、p型区20和有源区18以暴露在其上形成n接触件22的n型区16的部分。n和p接触件22和21通过间隙25从彼此电气隔离,间隙25可以填充有电介质24,诸如硅的氧化物或者任何其它合适的材料。可以形成多个n接触件通孔;n和p接触件22和21不限于图1中所图示的布置。n和p接触件可以重分布以形成具有电介质/金属堆叠的键合垫,如本领域中所已知的。
为了形成到LED的电气连接,一个或多个互连26和28形成在n和p接触件22和21上或者电气连接到它们。在图1中,互连26电气连接到n接触件22。互连28电气连接到p接触件21。互连26和28通过电介质24和间隙27与n和p接触件22和21并且与彼此电气隔离。互连26和28可以例如是焊料、柱状凸块、金层或者任何其它合适的结构。许多单独的LED形成在单个晶片上,然后从器件的晶片切分,如下文所述。互连26和28在以下各图中由块14表示。半导体结构以及n和p接触件22和21在以下各图中由块12表示。
尽管以下实施例描述将晶片分离成各个LED,但是所描述的技术可以用于将晶片分离成LED的组。尽管以下实施例涉及蓝宝石生长衬底,但是所描述的技术可以应用于任何合适的生长衬底。
图2和3图示了划切晶片并且使其断裂成分离的各个LED。在图2中,将晶片1附连到切分框架30使得互连14面向上。通过沿LED之间的切分芯片间隔32引导激光射束来激光划切晶片。激光划切在半导体结构12和衬底10的厚度的部分中创建沟槽。半导体结构12中的沟槽将结构12勾勒成多个器件。
在图3中,沿图2中所形成的经划切的沟槽使晶片断裂。将晶片放置在支撑物34上,其中互连面向下,朝向支撑物34。晶片覆盖物38可以设置在晶片1与支撑物34之间,以在断裂期间保护互连14和半导体结构12。晶片然后经受剪床式管芯断裂机构,其中向放置在切分框架30上、与经激光划切的沟槽32对准的刀片40施加力42。刀片40与晶片支撑物34中的间隙36对准。刀片40上的力42引起从经激光划切的沟槽32通过晶片1的其余厚度的裂缝传播44,从而导致分离。
如图2中图示的激光划切可能改变晶片的应力状态并且加热机器组件,其可能使晶片变得未对准。因此,必须在晶片的激光划切期间周期性地做出对其中划切沟槽的位置的校正,以避免损伤晶片上的LED。检查其中划切沟槽的位置典型地是自动化过程,其中使用图像处理算法和形成于晶片上的基准目标,将激光划切位置的中心匹配到相邻LED行之间的区域(在本文中还称为切分芯片间隔)的中心,如图4中所图示的。基准目标是形成在晶片上的参考标记。
图4图示了具有形成在每一个LED上的基准目标52的四个LED 50。经划切的沟槽56在每一个有两个LED 50的两个集合之间行进。经划切的沟槽56的中心由虚线54指示。经划切的沟槽56优选地位于切分芯片间隔57的中心。为了检查沟槽56的位置(在本文中还称为切口位置检查),捕获图像(例如,在图4中图示的四个LED 50的图像)并且在灰阶中分析其像素。划切线周围的色标中的锐利对比生成使机器通过限定沟槽边界而外推沟槽56的中心54所需要的信号。优化照明条件以创建经划切的沟槽56内部的大多数黑色像素以及经划切的沟槽56外部的浅色像素。基准52的位置在加载晶片之前被编程到机器中。切口位置由机器通过在所捕获的图像中找到之前编程的基准标记52,然后调节晶片位置以匹配一个或多个已知固定距离来调节,所述已知固定距离诸如例如从基准52到经划切的沟槽56的中心54的距离58或者如图4中图示的两个LED 50之间的距离60。
较厚的生长衬底10要求如相比于较薄的晶片更深的经激光划切的沟槽深度。例如,大于200微米厚(例如在230和250微米厚之间)的蓝宝石生长衬底可能要求至少50微米并且不大于60微米的沟槽深度,而在100和120微米厚之间的蓝宝石衬底可能要求仅30至35微米的沟槽深度。可以通过增加激光划切的脉冲峰值功率而使经划切的沟槽的深度更深。沟槽深度越深,经划切的沟槽的表面开口就越宽;即切口的顶部对于较深沟槽而言要比较浅沟槽更宽。
常规图像处理算法可能不识别由较深划切所引起的较宽沟槽。在划切50至60微米深的沟槽之后,可以在沟槽中观察到有光泽的熔渣。激光划切机视觉软件可能将有光泽的熔渣解译为白色像素。经划切的线内部的这些白色像素可能妨碍图像算法识别沟槽的边界。
在本发明的实施例中,首先形成用于划切线或切口位置检测的浅导向沟槽。在晶片的位置的检测和校正之后,划切用于晶片单分的深沟槽。
图5和6图示了划切浅导向沟槽和深单分沟槽。图5A、5B和5C图示了形成用于切口位置校正的浅导向沟槽。图6A、6B和6C图示了在切口位置校正之后形成深单分沟槽。图5A和6A是晶片的顶视图。图5B和6B分别更详细地图示了在图5A和6A中图示的晶片的部分。图5C和6C分别是在图5A和6A中图示的晶片的侧视图。
在图5A、5B和5C中图示的晶片上,在芯片间隔63之前划切芯片间隔61。芯片间隔61被划切有深单分沟槽62,深单分沟槽62的中心在62A处指示。芯片间隔63被划切有用于切口位置检测和校正的浅导向沟槽64。导向沟槽64的中心在64A处指示。芯片间隔63中的导向沟槽64比芯片间隔61中的单分沟槽62更浅,如在图5C中所图示的。
导向沟槽64可以在一些实施例中不多于单分沟槽62的深度的15%,在一些实施例中不多于单分沟槽的深度的20%,并且在一些实施例中不多于单分沟槽的深度的30%。在一个示例中,导向沟槽具有10μm的深度并且单分沟槽62具有60μm的深度。
导向沟槽64可以比单分沟槽62更窄,如在图5B中所图示的。导向沟槽64可以在一些实施例中不多于单分沟槽62的宽度的50%,在一些实施例中不多于单分沟槽62的宽度的60%,并且在一些实施例中不多于单分沟槽62的宽度的70%。在一个示例中,导向沟槽64具有14μm的宽度并且单分沟槽具有26μm的宽度。在一个示例中,在芯片间隔63中划切的导向沟槽64可以以少于激光划切的工艺功率的10%而形成,而在芯片间隔61中划切的单分沟槽62可以以激光划切的工艺功率的100%而形成。在芯片间隔63中划切的导向沟槽64可被机器执行的切口位置检测算法识别为沟槽,而在芯片间隔61中划切的单分沟槽62不可识别为沟槽。
在图5A、5B和5C中划切芯片间隔63中的导向沟槽64之后,着手进行切口位置校正,例如通过检测基准52并且确定如上文所述的距离58和60,随后移动晶片以根据针对距离58和/或60的预确定值而重对准晶片。
在图6A、6B和6C中,芯片间隔63再次被划切有单分沟槽66。单分沟槽66破坏早前形成的导向沟槽64。单分沟槽66可以以激光划切的工艺功率的100%而形成。以芯片间隔68开始的随后的芯片间隔然后被划切有单分沟槽,直到到达下一切口检测和校正芯片间隔。形成以上所述的低功率和高功率导向和单分沟槽的过程在每一个其余的切口检测和校正位置处重复。以上描述的切口检测和校正过程可以使用标准激光划切仪器并且可以完全自动化。
在激光划切整个晶片之后,可以通过断裂来单分各个LED或LED的组,如在上文以及在下文更详细描述的。
在还称为切分的晶片分离之前,将切分框架30附连到晶片1。切分框架30可以是可拉伸切分带。如上文所述,晶片覆盖物38可以设置在晶片1与支撑物34之间,以在断裂过程期间保护互连14和半导体结构12。
典型地通过施加力42以使晶片1断裂而将晶片分离成各个LED或LED的组。晶片中的断裂处之间的LED的组可以是一个LED宽或者多个LED宽。在可替换的组中,可以包括以任何合适布置的若干器件或单个器件,所述布置包括器件的方形块或L形的组。典型地,顺序地逐行分离晶片,一个器件宽,如图7中所图示的。在行分离之后,每一行可以分离成各个器件或器件的组。晶片1沿支撑物34和刀片40移动,刀片40与支撑物34中的间隙36对准。
在图7中,通过使晶片在行76和行74之间断裂而首先从晶片分离行76,然后从晶片分离行74,然后行72等。在断裂之后,行72,74和76保持附连到切分框架30和晶片覆盖物分离器38。切割刀片40的任一侧上的晶片主体不具有相等的弯矩,因为一侧(行76,74和72)包括已经断裂的区,而另一侧(晶片70的其余部分)包括尚未断裂的部分晶片片段。随着裂缝在断裂期间显露,弯矩中的非对称性可能生成裂纹传播中的偏向,从而造成侧壁偏移,如在行72,74和76中所图示的。一些行中的器件的侧壁可能作为断裂过程期间不相等的力的结果而倾斜。
另外,切分框架30和晶片覆盖物分离器38可能在晶片断裂时拉伸。当切分框架30和晶片覆盖物分离器38在断裂之后的随后恢复时,其余晶片片段和/或管芯的位置可能由于切分框架30和晶片覆盖物分离器38的移动而略微移位。引起其余晶片片段和/或管芯的位置中的移位的移动可能发生在断裂期间或者断裂之后的恢复期间。随着断裂沿晶片的推进,可能引入切分通路与机器的轴之间的未对准并且其可能逐渐恶化。
例如,图8和9图示了晶片1的顺序逐行断裂。在图8中,刀片40(在图3和7中示出)沿轴78对准并且在方向80上沿晶片前进,从而使晶片在图中所示的水平虚线处顺序断裂。(尽管在以下各图中将刀片描述为移动或前进,但是要理解到,仅刀片和晶片的相对移动是相关的,使得刀片或晶片可以移动。通常,晶片移动而刀片保持在一个地方)。
在图9中,刀片沿轴82对准并且在方向84上前进,从而使晶片在图中所示的竖直虚线处顺序断裂。在图8中断裂的行86(86涉及所有行)可能由于带框架30和晶片覆盖物分离器38的拉伸而变得未对准。例如,组86a和86b相对于水平虚断裂线而倾斜。当晶片沿竖直虚断裂线断裂时,组86a和86b中的一些器件可能由于未对准而在错误的地方断裂,这可能降低良率。
在本发明的实施例中,晶片非顺序地断裂,其可以减少侧壁偏移并且可以改进良率。图10图示了晶片的非顺序断裂。在图10中,晶片首先在芯片间隔96处断裂,以形成四行LED的组98。晶片然后在芯片间隔92处断裂,以形成两行LED的两个组100和102。晶片然后在芯片间隔90处断裂,以形成单独的LED行108和110。晶片然后在芯片间隔94处断裂,以形成单独的LED行104和106。首先使晶片断裂成包括四行LED的部段可以减少刀片的任一侧上的弯矩中的差异(在图7中图示),这可以减少LED上的侧壁偏移,并且可以减少在图9中图示的未对准。
为了使晶片以图10中图示的图案断裂,沿轴78对准的刀片相对于晶片1在方向80上向前前进以使芯片间隔96断裂,然后相对于晶片1在方向112上向后移动以使芯片间隔92断裂,然后相对于晶片1在方向112上向后以使芯片间隔90断裂,然后相对于晶片1在方向80上向前以使芯片间隔94断裂。第一芯片间隔(芯片间隔96)断裂,然后第二芯片间隔(芯片间隔92)断裂,然后第一和第二芯片间隔之间的第三芯片间隔(芯片间隔94)断裂。当晶片例如在芯片间隔92处以及芯片间隔90和94处断裂时,断裂点的任一侧上的晶片的部分的宽度基本上相同。
可以使用任何适当的非顺序断裂图案并且本发明不限于在图10中图示的特定4-2-1断裂图案。可以使用相同或不同的非顺序断裂图案以使晶片从左向右断裂,如图9中所图示的,或者可以使用顺序逐行断裂图案以使晶片从左向右断裂。
在一些实施例中,从LED的晶片移除图1中所图示的生长衬底10。如果LED是典型地应变生长的III氮化物LED,则在衬底移除过程期间,从系统释放应变。应变在衬底移除期间的释放可能导致如与晶片上的每一个LED的原始坐标相比的LED的位置中的移位。LED可能移位到非规则阵列中,使得切分芯片间隔变成非线性的并且彼此不平行。常规切分对准算法(其假定切分芯片间隔笔直且平行)的使用可以通过在器件区域中而不是在切分芯片间隔中进行切割而降低良率。
在本发明的实施例中,具有LED阵列中的位置非规则性的晶片被划分成区,然后使用位置特定的最优拟合线对准算法来确定切分芯片间隔。
图11图示了将晶片1划分成区124。尽管在图11中图示的晶片1被划分成17个区,但是可以使用更多或更少的区。对于具有n行LED的晶片,每一个区可以在一些实施例中包括例如多于1行LED,在一些实施例中少于n行LED,在一些实施例中至少5行LED,在一些实施例中不多于50行LED,在一些实施例中至少10行LED,并且在一些实施例中不多于30行LED。
在一些实施例中,每一个区包括设置在相邻基准130之间的数个行。例如,如果基准130每20行LED地设置在晶片上,则每一个区可以包括20行LED。(在图11中图示的基准130没有按照比例绘制,因为它们在图中看起来占据区的一半宽度,尽管实际中它们将仅位于可能包括例如多于十行的区的单个行上)。位置特定最优拟合切分芯片间隔对准在图11中图示的每一个区中执行。
常规地,使用将把晶片视为矩形120的基于块的对准算法来检查切分芯片间隔的对准。基于块的算法不适于圆形晶片,因为处理时间浪费在不存在的角落122上,没有器件位于其中。在本发明的实施例中,所有区的边界合计达到要分离的基本上整个晶片。例如,靠近晶片顶部的区126比靠近晶片中心的区128更窄。因为区的总和基本上与晶片的形状相同并且不是矩形,所以没有分析或切分空区域,这可以通过消除所浪费的处理时间来降低处理晶片的成本。
为了限定区,用户首先利用基准130的粗略位置来编程划切机。区124的界线可以是用户基于基准130的位置而限定的。基准130在一些实施例中可以正好处于区124的界线处,或者在一些实施例中处于距区的界线的已知固定距离处。以基本上相同的取向将晶片加载到划切机中。因此,当加载新晶片时,划切机搜索用户限定位置处的基准并且以螺旋图案向外搜索直到找到特定晶片上的基准的位置。晶片特定基准位置被校正,并且对准开始。
图12图示了使用最优拟合线来确定用于针对LED的非规则阵列而切分芯片间隔的适当位置。本发明的实施例中的切分芯片间隔对准使用最优拟合线,而不是仅对准切分芯片间隔内的两个点,如常规上所进行的那样。合适的算法在商业上可得到。图12图示了晶片上的三个区,区132,134和136。在图12中图示的实施例中,每一个区包括该区的一个界线(在图12中示出的取向中的每一个区的顶部)处的基准150。换言之,晶片上的每一个基准集合限定新区的开始。在一些实施例中,基准位于区内,而不是在区的界线处。
在对准期间,划切机使用区132的顶部界线处的沿线138的基准位置来标识最优拟合线138。然后,划切机使用区134的顶部界线处的沿线140的基准位置来标识最优拟合线140。过程针对线142并且针对晶片上的所有其余基准位置而重复。确定最优拟合线的算法在商业上可得到。例如,最优拟合线可以使用最小二乘拟合,使用每一条线的2个或更多基准来标识。
两个最优拟合线之间的划切线144的位置通过在最优拟合线之间内插来确定。特别地,为了标识区132中的两个相邻最优拟合线138和140之间的划切线144的位置,至少一个位置(诸如例如垂直于所拟合的划切线的Y轴160)处的线138和140的Y截距之间的距离除以设置在线138和140之间的LED的行数,以确定线144的每一个Y截距之间的距离。线140上方的第一划切线144的Y截距的位置通过将所计算的距离添加到线140的Y截距来确定;线140上方的第二划切线144的Y截距的位置通过将所计算的距离添加到线140上方的第一划切线144的Y截距来确定,并且对于每一个划切线144以此类推。
每一条划切线140的斜率调节可以类似地通过将线138和140的斜率之间的差除以设置在线138和140之间的LED的行数,然后将所计算的斜率调节添加到线140的斜率以确定线140上方的第一划切线144的斜率并且以此类推来确定。
该过程使用最优拟合线140和142的Y截距和斜率而针对区134重复,并且针对每一个后续区以此类推。
在确定芯片间隔的最优拟合位置之后,晶片可以通过任何合适的技术沿芯片间隔切割,包括例如利用锯切刀片或激光器进行切割,或者划切和断裂。
已经详细地描述了本发明,本领域技术人员将领会的是,在给定本公开内容的情况下,可以对本发明做出修改而不脱离本文描述的发明概念的精神。因此,不意图将本发明的范围限于所图示和描述的具体实施例。
Claims (7)
1.一种分离设置在行中的发光器件的晶片的方法,所述方法包括:
将晶片划分成多个区,其中每一个区包括多行发光器件并且第一区比第二区宽;
对于每一个区,确定第一和第二切分芯片间隔的位置,其中切分芯片间隔位于发光器件的行之间;
使用第一和第二切分芯片间隔的位置来确定设置在第一和第二切分芯片间隔之间的多个切分芯片间隔的位置;以及
沿芯片间隔分割晶片。
2.权利要求1所述的方法,其中第一区设置成比第二区更接近晶片的中心。
3.权利要求1所述的方法,其中确定第一和第二切分芯片间隔的位置包括针对第一和第二切分芯片间隔中的每一个,使用晶片上的至少两个基准的位置来确定最优拟合线。
4.权利要求1所述的方法,其中第一切分芯片间隔设置在每一个区的第一界线处并且第二切分芯片间隔设置在每一个区的第二界线处,其中第二界线与第一界线相对。
5.权利要求1所述的方法,其中使用第一和第二切分芯片间隔的位置来确定设置在第一和第二切分芯片间隔之间的多个切分芯片间隔的位置包括针对第一和第二切分芯片间隔确定Y轴上的Y截距和斜率,并且使用第一和第二切分芯片间隔的Y截距和斜率来内插设置在第一和第二切分芯片间隔之间的多个切分芯片间隔的位置,其中Y轴与第一和第二切分芯片间隔的中心相交。
6.权利要求1所述的方法,其中每一个区的宽度对应于该区中的晶片的宽度。
7.权利要求1所述的方法,还包括在将晶片划分成多个区之前从发光器件移除生长衬底。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361896832P | 2013-10-29 | 2013-10-29 | |
US61/896832 | 2013-10-29 | ||
PCT/IB2014/065545 WO2015063655A1 (en) | 2013-10-29 | 2014-10-22 | Separating a wafer of light emitting devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105874614A true CN105874614A (zh) | 2016-08-17 |
CN105874614B CN105874614B (zh) | 2020-02-21 |
Family
ID=51999465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480071630.6A Active CN105874614B (zh) | 2013-10-29 | 2014-10-22 | 分离发光器件的晶片 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9773941B2 (zh) |
EP (1) | EP3063795B1 (zh) |
JP (1) | JP6696897B2 (zh) |
KR (1) | KR102296046B1 (zh) |
CN (1) | CN105874614B (zh) |
TW (1) | TWI642202B (zh) |
WO (1) | WO2015063655A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6486230B2 (ja) * | 2015-07-22 | 2019-03-20 | 株式会社ディスコ | アライメント方法 |
TWI606530B (zh) | 2017-03-29 | 2017-11-21 | 台灣愛司帝科技股份有限公司 | 位置偵測與晶片分離裝置 |
JP7478945B2 (ja) * | 2020-01-17 | 2024-05-08 | 株式会社東京精密 | ウェハ加工システム及びウェハ加工方法 |
US11658103B2 (en) * | 2020-09-11 | 2023-05-23 | Qualcomm Incorporated | Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5575281U (zh) * | 1978-11-18 | 1980-05-23 | ||
JP2002033295A (ja) * | 2000-07-14 | 2002-01-31 | Disco Abrasive Syst Ltd | アライメント方法及びアライメント装置 |
CN1530206A (zh) * | 2003-02-06 | 2004-09-22 | ������������ʽ���� | 切割装置及切割方法 |
EP1742252A1 (en) * | 2004-03-30 | 2007-01-10 | Hamamatsu Photonics K.K. | Laser processing method and object to be processed |
US20090315174A1 (en) * | 2008-06-19 | 2009-12-24 | Vertical Circuits, Inc. | Semiconductor Die Separation Method |
JP2010274630A (ja) * | 2009-06-01 | 2010-12-09 | Daitron Technology Co Ltd | 基板分割方法及び基板分割装置 |
US20110128980A1 (en) * | 2007-02-14 | 2011-06-02 | Showa Denko K.K. | Compound semiconductor device and method of manufacturing compound semiconductor device |
US20110159615A1 (en) * | 2009-12-28 | 2011-06-30 | Hon Hai Precision Industry Co., Ltd. | Led units fabrication method |
KR101265203B1 (ko) * | 2011-02-14 | 2013-05-24 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | 스크라이브 장치 및 스크라이브 방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5575281A (en) * | 1978-12-01 | 1980-06-06 | Fujitsu Ltd | Manufacturing method of semiconductor device |
JPS60167351A (ja) * | 1984-02-09 | 1985-08-30 | Mitsubishi Electric Corp | 混成集積回路装置の製造方法 |
JP2592489B2 (ja) * | 1988-03-18 | 1997-03-19 | 富士通株式会社 | ウエハダイシング方法 |
JPH04245663A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | 半導体ウエハのダイシング方法とダイシングブレードの冷却構造 |
JP3248646B2 (ja) * | 1994-01-17 | 2002-01-21 | 株式会社東京精密 | ダイシング方法及び装置 |
JP2001284291A (ja) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | 半導体ウエハーのチップ分割方法 |
JP3763753B2 (ja) | 2001-06-05 | 2006-04-05 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子及びその製造方法 |
KR100826274B1 (ko) * | 2006-09-11 | 2008-05-16 | (주)네온테크 | 반도체 웨이퍼 쏘잉 장치를 이용한 부채꼴 패턴의 홈 가공방법 |
US8143081B2 (en) * | 2007-02-13 | 2012-03-27 | Huga Optotech Inc. | Method for dicing a diced optoelectronic semiconductor wafer |
JP4998210B2 (ja) * | 2007-10-31 | 2012-08-15 | 三菱電機株式会社 | 半導体発光素子の製造方法 |
JP5281544B2 (ja) * | 2009-10-30 | 2013-09-04 | 三星ダイヤモンド工業株式会社 | ブレイク装置 |
JP5515679B2 (ja) * | 2009-11-25 | 2014-06-11 | 株式会社村田製作所 | 基板のダイシング方法 |
WO2011071886A1 (en) | 2009-12-07 | 2011-06-16 | J.P. Sercel Associates, Inc. | Laser machining and scribing systems and methods |
US8383984B2 (en) * | 2010-04-02 | 2013-02-26 | Electro Scientific Industries, Inc. | Method and apparatus for laser singulation of brittle materials |
JP5874233B2 (ja) * | 2011-08-05 | 2016-03-02 | 日亜化学工業株式会社 | 発光素子及び発光装置 |
US8399281B1 (en) * | 2011-08-31 | 2013-03-19 | Alta Devices, Inc. | Two beam backside laser dicing of semiconductor films |
-
2014
- 2014-10-22 JP JP2016527211A patent/JP6696897B2/ja active Active
- 2014-10-22 US US15/031,645 patent/US9773941B2/en active Active
- 2014-10-22 WO PCT/IB2014/065545 patent/WO2015063655A1/en active Application Filing
- 2014-10-22 KR KR1020167014203A patent/KR102296046B1/ko active IP Right Grant
- 2014-10-22 CN CN201480071630.6A patent/CN105874614B/zh active Active
- 2014-10-22 EP EP14805354.9A patent/EP3063795B1/en active Active
- 2014-10-29 TW TW103137473A patent/TWI642202B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5575281U (zh) * | 1978-11-18 | 1980-05-23 | ||
JP2002033295A (ja) * | 2000-07-14 | 2002-01-31 | Disco Abrasive Syst Ltd | アライメント方法及びアライメント装置 |
CN1530206A (zh) * | 2003-02-06 | 2004-09-22 | ������������ʽ���� | 切割装置及切割方法 |
EP1742252A1 (en) * | 2004-03-30 | 2007-01-10 | Hamamatsu Photonics K.K. | Laser processing method and object to be processed |
US20110128980A1 (en) * | 2007-02-14 | 2011-06-02 | Showa Denko K.K. | Compound semiconductor device and method of manufacturing compound semiconductor device |
US20090315174A1 (en) * | 2008-06-19 | 2009-12-24 | Vertical Circuits, Inc. | Semiconductor Die Separation Method |
JP2010274630A (ja) * | 2009-06-01 | 2010-12-09 | Daitron Technology Co Ltd | 基板分割方法及び基板分割装置 |
US20110159615A1 (en) * | 2009-12-28 | 2011-06-30 | Hon Hai Precision Industry Co., Ltd. | Led units fabrication method |
KR101265203B1 (ko) * | 2011-02-14 | 2013-05-24 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | 스크라이브 장치 및 스크라이브 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6696897B2 (ja) | 2020-05-20 |
TWI642202B (zh) | 2018-11-21 |
US20160268472A1 (en) | 2016-09-15 |
KR102296046B1 (ko) | 2021-08-31 |
JP2017501561A (ja) | 2017-01-12 |
US9773941B2 (en) | 2017-09-26 |
EP3063795A1 (en) | 2016-09-07 |
TW201535772A (zh) | 2015-09-16 |
WO2015063655A1 (en) | 2015-05-07 |
EP3063795B1 (en) | 2021-08-18 |
CN105874614B (zh) | 2020-02-21 |
KR20160078455A (ko) | 2016-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105849916B (zh) | 分离发光器件的晶片 | |
CN105556684B (zh) | 分离形成在衬底晶片上的发光设备的方法 | |
US8866153B2 (en) | Functional element and manufacturing method of same | |
CN102668132A (zh) | 发光二极管(led)晶圆的前端划线以及结果器件 | |
CN105874614A (zh) | 分离发光器件的晶片 | |
EP2839519B1 (en) | Method for creating a w-mesa street | |
KR101705389B1 (ko) | 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장 | |
US20220399314A1 (en) | Method for Producing a Lighting Device | |
EP3063786B1 (en) | Scribing a wafer of semiconductor devices | |
KR101016317B1 (ko) | 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180408 Address after: Holland Schiphol Applicant after: LUMILEDS HOLDING B.V. Address before: Holland Ian Deho Finn Applicant before: Koninkl Philips Electronics NV |
|
GR01 | Patent grant | ||
GR01 | Patent grant |