JPH0722353A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0722353A JPH0722353A JP14353593A JP14353593A JPH0722353A JP H0722353 A JPH0722353 A JP H0722353A JP 14353593 A JP14353593 A JP 14353593A JP 14353593 A JP14353593 A JP 14353593A JP H0722353 A JPH0722353 A JP H0722353A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor
- semiconductor device
- line
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ダイシング工程において生じるチッピングを
完全に阻止できる半導体装置の製造方法を提供する。 【構成】 半導体基板４の上に半導体チップ２を形成し
た後、半導体基板４の上における半導体チップ２同士の
間のスクライブライン３の表面にホトエッチングにより
凹状溝８を形成する。その後、凹状溝８の内部及び半導
体チップ２の内部にそれぞれオーミック性金属７Ｂ，７
Ａを形成する。
完全に阻止できる半導体装置の製造方法を提供する。 【構成】 半導体基板４の上に半導体チップ２を形成し
た後、半導体基板４の上における半導体チップ２同士の
間のスクライブライン３の表面にホトエッチングにより
凹状溝８を形成する。その後、凹状溝８の内部及び半導
体チップ２の内部にそれぞれオーミック性金属７Ｂ，７
Ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、組立工程のダイシング
工程におけるチッピングを防止することを目的とした半
導体装置の製造方法に関するものである。
工程におけるチッピングを防止することを目的とした半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の製造方法において
は、半導体装置の信頼性を確保するため組立のダイシン
グ工程においてチッピングを防止する手段を半導体装置
のチップに設けるようになってきた。
は、半導体装置の信頼性を確保するため組立のダイシン
グ工程においてチッピングを防止する手段を半導体装置
のチップに設けるようになってきた。
【０００３】以下、従来の半導体装置の製造方法につい
て説明する。
て説明する。
【０００４】図７は従来の半導体装置の製造方法の一例
を示す断面図であり、同図において、１は半導体基板、
２は半導体チップ、３はスクライブライン、４はプラズ
マ窒化膜である。
を示す断面図であり、同図において、１は半導体基板、
２は半導体チップ、３はスクライブライン、４はプラズ
マ窒化膜である。
【０００５】まず、図７（ａ）に示すように、半導体チ
ップ２を保護するために半導体基板１の上に全面に亘っ
てプラズマ窒化膜４を形成する。
ップ２を保護するために半導体基板１の上に全面に亘っ
てプラズマ窒化膜４を形成する。
【０００６】次に、図７（ｂ）に示すように、ホトエッ
チング法によりスクライブライン３上のプラズマ窒化膜
４を半導体チップ２を囲むようにラインエッチングす
る。
チング法によりスクライブライン３上のプラズマ窒化膜
４を半導体チップ２を囲むようにラインエッチングす
る。
【０００７】図８はダイシング工程が完了した半導体装
置の断面構造を示す模式図であって、同図に示すよう
に、半導体基板１にはチッピングクラック５が発生して
いる。このようにチッピングクラック５が発生した半導
体基板１のスクライブライン３にダイシングブレードを
入れて半導体チップ２を切り放すと、半導体チップ２の
周辺部にチッピングクラック５が発生する。このチッピ
ングクラック５はプラズマ窒化膜４で止まるのでチッピ
ングが防止される。
置の断面構造を示す模式図であって、同図に示すよう
に、半導体基板１にはチッピングクラック５が発生して
いる。このようにチッピングクラック５が発生した半導
体基板１のスクライブライン３にダイシングブレードを
入れて半導体チップ２を切り放すと、半導体チップ２の
周辺部にチッピングクラック５が発生する。このチッピ
ングクラック５はプラズマ窒化膜４で止まるのでチッピ
ングが防止される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置の製造方法は、半導体基板の表面に密
着したプラズマ窒化膜からなる絶縁膜によりチッピング
が半導体チップ内に延びないようにしているが、表面の
チッピングを防ぐだけであって、絶縁膜の下を通る歪欠
陥によるチッピングについては完全には抑制できないと
いう問題を有している。
従来の半導体装置の製造方法は、半導体基板の表面に密
着したプラズマ窒化膜からなる絶縁膜によりチッピング
が半導体チップ内に延びないようにしているが、表面の
チッピングを防ぐだけであって、絶縁膜の下を通る歪欠
陥によるチッピングについては完全には抑制できないと
いう問題を有している。
【０００９】本発明は、上記従来の問題点を解決し、ダ
イシング工程において生じるチッピングを完全に阻止で
きる半導体装置の製造方法を提供することを目的とす
る。
イシング工程において生じるチッピングを完全に阻止で
きる半導体装置の製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１の発明は、半導
体基板の主面に該半導体基板と合金化する金属からなる
金属ラインを形成しておくと、ダイシング工程で形成さ
れたチッピングクラックは半導体基板を切断する際に金
属ライン又はその下の合金層に吸収されるということを
見出だし、該知見に基づいてなされたものであって、具
体的には、半導体基板の一主面における半導体チップ同
士の間に上記半導体基板と合金化する金属からなる金属
ラインを形成した後、上記半導体基板を切断して上記半
導体チップ同士を切り離す構成である。
体基板の主面に該半導体基板と合金化する金属からなる
金属ラインを形成しておくと、ダイシング工程で形成さ
れたチッピングクラックは半導体基板を切断する際に金
属ライン又はその下の合金層に吸収されるということを
見出だし、該知見に基づいてなされたものであって、具
体的には、半導体基板の一主面における半導体チップ同
士の間に上記半導体基板と合金化する金属からなる金属
ラインを形成した後、上記半導体基板を切断して上記半
導体チップ同士を切り離す構成である。
【００１１】請求項２の発明は、請求項１の構成に、上
記金属ラインは上記半導体チップのスクライブライン上
に形成するという構成を付加するものである。
記金属ラインは上記半導体チップのスクライブライン上
に形成するという構成を付加するものである。
【００１２】請求項３の発明は、請求項１の構成に、上
記半導体チップのスクライブライン上にエッチングによ
り凹状溝を形成した後、該凹状溝の内部に上記金属ライ
ンを形成するという構成を付加するものである。
記半導体チップのスクライブライン上にエッチングによ
り凹状溝を形成した後、該凹状溝の内部に上記金属ライ
ンを形成するという構成を付加するものである。
【００１３】請求項４の発明は、請求項１〜３の構成
に、上記金属ラインはオーミック性金属からなり、上記
金属ラインは上記半導体チップのオーミック性金属と同
時に形成するという構成を付加するものである。
に、上記金属ラインはオーミック性金属からなり、上記
金属ラインは上記半導体チップのオーミック性金属と同
時に形成するという構成を付加するものである。
【００１４】請求項５の発明は、請求項１〜３の構成
に、上記金属ラインはショットキ性金属からなり、上記
金属ラインは上記半導体チップのショットキ性金属と同
時に形成するという構成を付加するものである。
に、上記金属ラインはショットキ性金属からなり、上記
金属ラインは上記半導体チップのショットキ性金属と同
時に形成するという構成を付加するものである。
【００１５】
【作用】請求項１の構成により、半導体基板の一主面に
おける半導体チップ同士の間に半導体基板と合金化する
金属からなる金属ラインを形成した後に半導体基板を切
断すると、ダイシング工程において生成されたチッピン
グクラックは、金属ラインを構成する金属と半導体基板
との界面に形成された合金層又は金属ラインに達し、該
合金層又は金属ラインに完全に吸収される。
おける半導体チップ同士の間に半導体基板と合金化する
金属からなる金属ラインを形成した後に半導体基板を切
断すると、ダイシング工程において生成されたチッピン
グクラックは、金属ラインを構成する金属と半導体基板
との界面に形成された合金層又は金属ラインに達し、該
合金層又は金属ラインに完全に吸収される。
【００１６】請求項２の構成により、金属ラインは半導
体チップのスクライブライン上に形成されるので、スク
ライブライン近傍に生成されたチッピングラインを確実
に吸収することができる。
体チップのスクライブライン上に形成されるので、スク
ライブライン近傍に生成されたチッピングラインを確実
に吸収することができる。
【００１７】請求項３の構成により、半導体チップのス
クライブライン上に形成した凹状溝の内部に金属ライン
を形成するため、スクライブライン近傍に生成されたチ
ッピングラインを半導体基板の内部で吸収することがで
きる。
クライブライン上に形成した凹状溝の内部に金属ライン
を形成するため、スクライブライン近傍に生成されたチ
ッピングラインを半導体基板の内部で吸収することがで
きる。
【００１８】請求項４の構成により、金属ラインはオー
ミック性金属からなり、金属ラインは半導体チップのオ
ーミック性金属と同時に形成するため、金属ラインを形
成する工程を別途設ける必要がない。
ミック性金属からなり、金属ラインは半導体チップのオ
ーミック性金属と同時に形成するため、金属ラインを形
成する工程を別途設ける必要がない。
【００１９】請求項５の構成により、金属ラインはショ
ットキ性金属からなり、金属ラインは半導体チップのシ
ョットキ性金属と同時に形成するため、金属ラインを形
成する工程を別途設ける必要がない。
ットキ性金属からなり、金属ラインは半導体チップのシ
ョットキ性金属と同時に形成するため、金属ラインを形
成する工程を別途設ける必要がない。
【００２０】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００２１】図１〜図４は本発明の各実施例に係る半導
体装置の製造方法の各製造工程を示す断面模式図であっ
て、同図において、１は半導体基板、２は半導体基板１
の上に形成された半導体チップ、６Ａ，６Ｂはそれぞれ
ショットキ性金属、７Ａ，７Ｂはそれぞれオーミック性
金属、８はスクライブライン３に形成された凹状溝であ
る。
体装置の製造方法の各製造工程を示す断面模式図であっ
て、同図において、１は半導体基板、２は半導体基板１
の上に形成された半導体チップ、６Ａ，６Ｂはそれぞれ
ショットキ性金属、７Ａ，７Ｂはそれぞれオーミック性
金属、８はスクライブライン３に形成された凹状溝であ
る。
【００２２】図２は本発明の第１実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のショットキ性金属６Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にショ
ットキ性金属６Ｂからなる金属ラインを形成する。
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のショットキ性金属６Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にショ
ットキ性金属６Ｂからなる金属ラインを形成する。
【００２３】図３は本発明の第２実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のオーミック性金属７Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にオー
ミック性金属７Ｂからなる金属ラインを形成する。
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のオーミック性金属７Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にオー
ミック性金属７Ｂからなる金属ラインを形成する。
【００２４】図４は本発明の第３実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２同士の間のスクライブライン３の表面にホトエッチン
グにより凹状溝８を形成した後、該凹状溝８の内部及び
半導体チップ２の内部にそれぞれオーミック性金属７
Ｂ，７Ａを形成する。
置の製造方法を示し、同図に示すように、半導体チップ
２同士の間のスクライブライン３の表面にホトエッチン
グにより凹状溝８を形成した後、該凹状溝８の内部及び
半導体チップ２の内部にそれぞれオーミック性金属７
Ｂ，７Ａを形成する。
【００２５】図５は上記第２実施例に係る方法により得
られた半導体装置の断面構造を示しており、同図に示す
ように、半導体基板１におけるオーミック性金属７Ｂの
下側には合金層９が形成されている。このため、ダイシ
ングブレードにより生成されたチッピングクラック１０
は合金層９により吸収されている。尚、図５において１
１はチッピングである。
られた半導体装置の断面構造を示しており、同図に示す
ように、半導体基板１におけるオーミック性金属７Ｂの
下側には合金層９が形成されている。このため、ダイシ
ングブレードにより生成されたチッピングクラック１０
は合金層９により吸収されている。尚、図５において１
１はチッピングである。
【００２６】図６は第２実施例に係る方法により得られ
た半導体装置と従来の方法により得られた半導体装置と
の組立て時におけるチッピング発生率を示したものであ
り、従来のものが平均５％のチッピング発生率であるの
に対して、第２実施例のものはチッピング発生率が０％
である。
た半導体装置と従来の方法により得られた半導体装置と
の組立て時におけるチッピング発生率を示したものであ
り、従来のものが平均５％のチッピング発生率であるの
に対して、第２実施例のものはチッピング発生率が０％
である。
【００２７】以上のように、スクライブライン３上にシ
ョットキ性金属６Ｂ又はオーミック性金属７Ｂからなる
金属ラインを設けると、チッピングを完全に防止するこ
とができる。
ョットキ性金属６Ｂ又はオーミック性金属７Ｂからなる
金属ラインを設けると、チッピングを完全に防止するこ
とができる。
【００２８】尚、上記各実施例においては、金属ライン
の周辺については説明していないが、金属ライン上を絶
縁膜又は他の金属で覆ってもよい。
の周辺については説明していないが、金属ライン上を絶
縁膜又は他の金属で覆ってもよい。
【００２９】
【発明の効果】以上説明したように、請求項１の発明に
係る半導体装置の製造方法によると、半導体基板の一主
面における半導体チップ同士の間に半導体基板と合金化
する金属からなる金属ラインを形成した後に半導体基板
を切断するため、ダイシング工程で生成されたチッピン
グクラックは、金属ラインを構成する金属と半導体基板
との界面に形成された合金層又は金属ラインにより完全
に吸収されるので、半導体チップの内部にクラックが誘
起されることはない。
係る半導体装置の製造方法によると、半導体基板の一主
面における半導体チップ同士の間に半導体基板と合金化
する金属からなる金属ラインを形成した後に半導体基板
を切断するため、ダイシング工程で生成されたチッピン
グクラックは、金属ラインを構成する金属と半導体基板
との界面に形成された合金層又は金属ラインにより完全
に吸収されるので、半導体チップの内部にクラックが誘
起されることはない。
【００３０】このため、請求項１の発明によると、組立
工程特にダイシング工程における歩留り及び半導体装置
の信頼性を大きく向上させることができる。
工程特にダイシング工程における歩留り及び半導体装置
の信頼性を大きく向上させることができる。
【００３１】請求項２の発明に係る半導体装置の製造方
法によると、金属ラインを半導体チップのスクライブラ
イン上に形成するので、スクライブライン近傍に生成さ
れたチッピングラインを金属ライン又は合金層により確
実に吸収できるので、半導体チップの内部に誘起される
クラックを確実に防止することができる。
法によると、金属ラインを半導体チップのスクライブラ
イン上に形成するので、スクライブライン近傍に生成さ
れたチッピングラインを金属ライン又は合金層により確
実に吸収できるので、半導体チップの内部に誘起される
クラックを確実に防止することができる。
【００３２】請求項３の発明に係る半導体装置の製造方
法によると、半導体チップのスクライブライン上に凹状
溝を形成し、該凹状溝の内部に金属ラインを形成するた
め、スクライブライン近傍に生成されたチッピングライ
ンを半導体基板の内部で吸収することができるので、半
導体チップの内部に誘起されるクラックをいっそう確実
に防止することができる。
法によると、半導体チップのスクライブライン上に凹状
溝を形成し、該凹状溝の内部に金属ラインを形成するた
め、スクライブライン近傍に生成されたチッピングライ
ンを半導体基板の内部で吸収することができるので、半
導体チップの内部に誘起されるクラックをいっそう確実
に防止することができる。
【００３３】請求項４の発明に係る半導体装置の製造方
法によると、金属ラインはオーミック性金属からなり、
金属ラインを半導体チップのオーミック性金属と同時に
形成するため、金属ラインの形成工程を別途設ける必要
がないので、簡易な方法で半導体チップの内部に誘起さ
れるクラックを防止ができる。
法によると、金属ラインはオーミック性金属からなり、
金属ラインを半導体チップのオーミック性金属と同時に
形成するため、金属ラインの形成工程を別途設ける必要
がないので、簡易な方法で半導体チップの内部に誘起さ
れるクラックを防止ができる。
【００３４】請求項５の発明に係る半導体装置の製造方
法によると、金属ラインはショットキ性金属からなり、
金属ラインを半導体チップのショットキ性金属と同時に
形成するため、金属ラインの形成工程を別途設ける必要
がないので、簡易な方法で半導体チップの内部に誘起さ
れるクラックを防止ができる。
法によると、金属ラインはショットキ性金属からなり、
金属ラインを半導体チップのショットキ性金属と同時に
形成するため、金属ラインの形成工程を別途設ける必要
がないので、簡易な方法で半導体チップの内部に誘起さ
れるクラックを防止ができる。
【図１】本発明の各実施例に係る半導体装置の製造方法
を示す断面模式図である。
を示す断面模式図である。
【図２】本発明の第１実施例に係る半導体装置の製造方
法を示す断面模式図である。
法を示す断面模式図である。
【図３】本発明の第２実施例に係る半導体装置の製造方
法を示す断面模式図である。
法を示す断面模式図である。
【図４】本発明の第３実施例に係る半導体装置の製造方
法を示す断面模式図である。
法を示す断面模式図である。
【図５】本発明の第２実施例に係る半導体装置の製造方
法により得た半導体装置のダイシング後の断面模式図で
ある。
法により得た半導体装置のダイシング後の断面模式図で
ある。
【図６】本発明の第２実施例に係る半導体装置の製造方
法により得た半導体装置及び従来の方法により得た半導
体装置におけるチッピング発生率の推移図である。
法により得た半導体装置及び従来の方法により得た半導
体装置におけるチッピング発生率の推移図である。
【図７】従来の半導体装置の製造方法を示す断面模式図
である。
である。
【図８】従来の半導体装置の製造方法により得た半導体
装置のダイシング後の断面模式図である。
装置のダイシング後の断面模式図である。
１ 半導体基板 ２ 半導体チップ ３ スクライブライン ４ プラズマ窒化膜 ５ チッピングクラック ６Ａ，６Ｂ ショットキ性金属 ７Ａ，７Ｂ オーミック性金属 ８ 凹状溝 ９ 合金層 １０ チッピングクラック
Claims (5)
- 【請求項１】 半導体基板の一主面における半導体チッ
プ同士の間に、上記半導体基板と合金化する金属からな
る金属ラインを形成した後、上記半導体基板を切断して
上記半導体チップ同士を切り離すことを特徴とする半導
体装置の製造方法。 - 【請求項２】 上記金属ラインは上記半導体チップのス
クライブライン上に形成することを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 上記半導体チップのスクライブライン上
にエッチングにより凹状溝を形成した後、該凹状溝の内
部に上記金属ラインを形成することを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項４】 上記金属ラインはオーミック性金属から
なり、上記金属ラインは上記半導体チップのオーミック
性金属と同時に形成することを特徴とする請求項１〜３
のいずれか１項に記載の半導体装置の製造方法。 - 【請求項５】 上記金属ラインはショットキ性金属から
なり、上記金属ラインは上記半導体チップのショットキ
性金属と同時に形成することを特徴とする請求項１〜３
のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14353593A JP3500169B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14353593A JP3500169B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722353A true JPH0722353A (ja) | 1995-01-24 |
| JP3500169B2 JP3500169B2 (ja) | 2004-02-23 |
Family
ID=15341013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14353593A Expired - Fee Related JP3500169B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500169B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167190A (ja) * | 2003-12-01 | 2005-06-23 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ウェハのダイシング方法 |
-
1993
- 1993-06-15 JP JP14353593A patent/JP3500169B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167190A (ja) * | 2003-12-01 | 2005-06-23 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ウェハのダイシング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3500169B2 (ja) | 2004-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786266A (en) | Multi cut wafer saw process | |
| US20060270194A1 (en) | Semiconductor package and method for forming the same | |
| US6528392B2 (en) | Dicing configuration for separating a semiconductor component from a semiconductor wafer | |
| US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
| JPH09306872A (ja) | 半導体装置 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| US7233070B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
| JP2001044141A (ja) | 半導体基板の切断方法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JPH05259274A (ja) | 半導体装置及びその製造方法 | |
| JPH053249A (ja) | 半導体装置及びその製造方法 | |
| KR100883864B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH05326697A (ja) | 半導体装置の製造方法 | |
| JP3863211B2 (ja) | 半導体シリコンウエハおよび半導体装置 | |
| JP2002203929A (ja) | 半導体装置及びその製造方法 | |
| JP2001015771A (ja) | 半導体整流素子 | |
| JPH05226675A (ja) | 圧力センサの製造方法 | |
| JP2002124686A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08241924A (ja) | 接続孔を有する半導体装置及びその製造方法 | |
| JP2003008134A (ja) | 半導体素子の電極構造およびそれを用いて作製された半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |