JP2003008134A - 半導体素子の電極構造およびそれを用いて作製された半導体レーザ素子 - Google Patents

Abstract

(57)【要約】 【課題】 歩留りの低下を阻止することができて、しか
もパターン認識できる半導体素子の電極構造およびそれ
を用いて作製された半導体レーザ素子を提供する。 【解決手段】 半導体結晶１のＰ側（図１中の上側）で
は、半導体結晶１に近い側から順次、Ｐ側オーミックメ
タル電極部３Ａ，３Ｂ、Ｐ側バリアメタル電極部４Ａ，
４ＢおよびＰ側ボンディングメタル電極部５Ａ，５Ｂが
配置されている。半導体結晶１とＰ側オーミックメタル
電極部３Ａ，３Ｂとの間には、金属層２を設けている。
この金属層２は、脆性を有し、かつ、Ｐ側ボンディング
メンタル電極部５Ａ，５Ｂと異なる色彩を有している。
Ｐ側オーミックメタル電極部３Ａ，３Ｂと半導体結晶１
との金属層２を介しての電気接続はオーミック特性を有
している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子の電極
構造およびそれを用いて作製された半導体レーザ素子に
関する。

【０００２】

【従来の技術】従来より、半導体素子の電極構造として
は、図１６（ａ）に示すようなものがある。この半導体
素子の電極構造は次のように形成される。 （１） まず、スパッタあるいは蒸着にて、図１５に示
すように、半導体結晶１５１のＰ側（図１５中において
上側）の表面に、Ｐ側オーミックメタル１５２、Ｐ側バ
リアメタル１５３およびＰ側ボンディングメタル１５４
を順次積層すると共に、半導体結晶１５１のＮ側（図１
５中において下側）の表面に、Ｎ側オーミックメタル１
６２、Ｎ側バリアメタル１６３およびＮ側ボンディング
メタル１６４を順次積層する。

【０００３】上記Ｐ，Ｎ側オーミックメタル１５２，１
６２、Ｐ，Ｎ側バリアメタル１５３，１６３およびＰ，
Ｎ側ボンディングメタル１５４，１６４に用いる材料と
しては、以下のものがある。

【０００４】Ｐ側オーミックメタル１５２の材料：Ａｕ
Ｚｎ、ＡｕＢｅ等 Ｎ側オーミックメタル１６２の材料：ＡｕＳｉ、ＡｕＧ
ｅ等 Ｐ，Ｎ側バリアメタル１６３の材料：Ｔｉ、ＴｉＮ、Ｔ
ｉＷ、Ｍｏ等 Ｐ，Ｎ側ボンディングメタル１６４の材料：Ａｌ、Ａｕ
等 （２） そして、図示しないが、通常のフォトリソ工程
により、Ｐ側ボンディングメタル１５４上に、所望とす
る形状のレジスト膜を形成する。 （３） 上記レジスト膜を形成した後、そのレジスト膜
をマスクとして用い、エッチング処理を行って、Ｐ側ボ
ンディングメタル１５４のみをパターニングする。これ
により、図１６（ａ）に示すように、ボンディングメタ
ル電極部１５４Ａ，１５４Ｂが形成される。そして、上
記ボンディングメタル電極部１５４Ａ，１５４Ｂ上のレ
ジスト膜をレジスト剥離液にて除去する。 （４） 最後に、上記半導体結晶１５１とＰ，Ｎ側オー
ミックメタル１５２，１６２とのオーミックコンタクト
を得るために熱処理を行う。

【０００５】

【発明が解決しようとする課題】ところで、上記オーミ
ックコンタクトを得るための熱処理を行った後、Ｐ側ボ
ンディングメタル電極部１５４Ａ，１５４Ｂの形状を基
にアライメントを行い、スクライブ法を用いてチップ分
割を行っている。具体的には、図１６（ａ），（ｂ）に
示すように、スクライバー２００を用いて、Ｎ側ボンデ
ィングメタル１６４の表面にスクライブ傷２０１をつ
け、チップ分割を行う。

【０００６】しかし、上記半導体結晶１５１のＰ側の全
表面上にＰ側バリアメタル１５３が形成されているた
め、スクライブ法によるチップ分割を行い難い。つま
り、上記Ｐ側バリアメタル１５３に用いられるＭｏ、Ｔ
ｉＮ等は比較的硬い金属であるため、Ｐ側バリアメタル
１５３が割れ難く、チップ分割を行い難いのである。そ
の結果、チップ分割時において、半導体結晶１５１を分
割できても、Ｐ側バリアメタル１５３を分割できず、図
１７に示すように、チップつながりが発生して、歩留り
が低下するという問題がある。

【０００７】また、上記半導体素子が形成されるウエハ
において、ウエハ一枚当りの半導体素子の取れ数を増加
させてコスト低減を図るために、半導体素子のチップサ
イズを小さくする。この場合、チップ分割を行うと、か
なりの頻度でチップつながりが発生するため、歩留りの
低下が著しくなってしまう。

【０００８】そこで、上記Ｐ側ボンディングメタル１５
４をパターンニングする際に、Ｐ側バリアメタル１５３
もエッチングし、Ｐ側バリアメタル１５３の一部を除去
しておけば、チップ分割は行い易くなり、チップ分割時
のチップつながりが発生の発生を防げる。

【０００９】ところが、上記Ｐ側バリアメタル１５３ま
でパターンニングすると、Ｐ側オーミックメタル１５２
の一部が露出してしまう。そうすると、上記Ｐ側ボンデ
ィングメタル電極部１５４Ａ，１５４ＢがＡｕで形成さ
れている場合、Ｐ側オーミックメタル１５２がＡｕ系材
料で形成されているため、下地であるＰ側オーミックメ
タル１５２と、上地であるＰ側ボンディングメタル電極
部１５４Ａ，１５４Ｂが同じＡｕ系になって、アライメ
ント時にパターン認識できない。すなわち、上記Ｐ側オ
ーミックメタル１５２とＰ側ボンディングメタル電極部
１５４Ａ，１５４Ｂとが同色であるため、パターン認識
を行うための二値化が不可能になってしまう。

【００１０】また、上記Ｐ側ボンディングメタルＰ側ボ
ンディングメタル電極部１５４Ａ，１５４ＢがＡｕ系で
ない場合でも、Ｐ側オーミックメタル１５２では、後工
程の熱処理により合金化反応が起こるため、半導体結晶
１５１の面状態およびＰ側オーミックメタル１５２の材
質により、Ｐ側オーミックメタル１５２の面状態は様々
に変化する。つまり、上記Ｐ側オーミックメタル１５２
の色目が変わる。その結果、一定の条件で二値化による
パターン認識が行えない。上記アライメントでは、表面
状態の違いに起因する光の反射率の違いによって、コン
トラストを確保し、パターン認識を行っている。しか
し、上記Ｐ側オーミックメタル１５２の面状態が一定し
ていないと光の反射率が変化するため、一定の条件下で
は良好なコントラストを常に確保できない。したがっ
て、上記Ｐ側オーミックメタル１５２の面状態が異なる
度に、コントラストを確保するための照明調整を行う必
要が生じる。

【００１１】そこで、上記Ｐ側ボンディングメタル１５
４をパターンニングする際に、Ｐ側バリアメタル１５３
およびＰ側オーミックメタル１５２もエッチングして、
半導体結晶１５１のＰ側の表面の一部を露出させれば、
チップつながりも発生せず、二値化によるパターン認識
も可能となる。

【００１２】しかし、上記半導体結晶１５１は非常にも
ろいため、半導体結晶１５１のＰ側の表面の一部が露出
していると、チップ分割時に、図１８に示すようなチッ
プ欠け３００が生じて、歩留りが低下してしまう。

【００１３】そこで、本発明の課題は、歩留りの低下を
阻止することができて、しかもパターン認識できる半導
体素子の電極構造およびそれを用いて作製された半導体
レーザ素子を提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体素子の電極構造は、半導体結晶に近
い側から順次、オーミックメタル電極部、バリアメタル
電極部およびボンディングメタル電極部が配置されてな
る半導体素子の電極構造において、上記半導体結晶と上
記オーミックメタル電極部との間に設けられ、脆性を有
し、かつ、上記ボンディングメンタル電極部と異なる色
彩を有する金属層を備え、上記オーミックメタル電極部
と上記半導体結晶との上記金属層を介しての電気接続は
オーミック特性を有することを特徴としている。

【００１５】上記構成の半導体素子の電極構造は、上記
オーミックメタル電極部、上記バリアメタル電極部およ
び上記ボンディングメタル電極部を、例えば、オーミッ
クメタル、バリアメタルおよびボンディングメタルをパ
ターニンして形成する。このとき、上記半導体結晶の分
割ミス、すなわちチップつながりの原因となる部分のバ
リアメタルを除去すると、金属層が脆性を有するから、
例えばスクライブ法を用いてチップ分割を容易かつ確実
に行え、歩留りの低下を阻止できる。

【００１６】また、上記オーミックメタル電極部、バリ
アメタル電極部およびボンディングメタル電極部を、例
えば、オーミックメタル、バリアメタルおよびボンディ
ングメタルをパターニンして形成することにより、アラ
イメント時のパターン認識不良の原因となる部分のオー
ミックメタルを除去することができる。このとき、上記
ボンディングメンタル電極部と異なる色彩を有する金属
層が露出するから、アライメント時にパターン認識でき
る。

【００１７】また、上記オーミックメタル電極部、上記
バリアメタル電極部および上記ボンディングメタル電極
部のみがパターニング形成され、金属層がパターニング
形成されていないので、半導体結晶の表面が露出しな
い。したがって、上記半導体結晶を分割、すなわちチッ
プ分割しても、半導体結晶に欠けが生じず、歩留が低下
しない。

【００１８】一実施形態の半導体素子の電極構造は、上
記金属層はＴｉで形成されている。

【００１９】一実施形態の半導体素子の電極構造は上記
金属層の厚さは６００Å以下である。

【００２０】上記実施形態の半導体素子の電極構造によ
れば、上記金属層の厚さが６００Å以下であると、ボン
ディングメタル電極部においてパターン認識に支障をき
たす凝集が生じない。

【００２１】本発明の半導体レーザ素子は、上記半導体
素子の電極構造を用いて作製された半導体レーザ素子で
あって、上記オーミックメタル電極部、上記バリアメタ
ル電極部および上記ボンディングメタル電極部のみがパ
ターニングされており、上記半導体結晶のオーミックメ
タル電極部側の表面は上記金属層で覆われていることを
特徴としている。

【００２２】上記構成の半導体レーザ素子によれば、上
記半導体素子の電極構造を用いて形成されているので、
製造歩留が低下するのを防止できる。

【００２３】また、上記オーミックメタル電極部、バリ
アメタル電極部およびボンディングメタル電極部のみが
パターニングされていても、半導体レーザ素子のオーミ
ックメタル電極部側の表面が金属層で覆われているか
ら、半導体結晶のオーミックメタル電極部側の表面が露
出せず、半導体結晶の損傷を防止できる。

【００２４】一実施形態の半導体レーザ素子は、チップ
幅が２８０μｍ以下である。

【００２５】

【発明の実施の形態】以下、本発明の半導体素子の電極
構造およびそれを用いて作製された半導体レーザ素子を
図示の実施の形態により詳細に説明する。

【００２６】（第１実施形態）図１は、本発明の第１実
施形態の半導体素子の電極構造を示す図である。図１に
示すように、半導体結晶１のＰ側（図１中において上
側）における半導体素子の電極構造は、半導体結晶１に
近い側から順次、Ｐ側オーミックメタル電極部３Ａ，３
Ｂ、Ｐ側バリアメタル電極部４Ａ，４ＢおよびＰ側ボン
ディングメタル電極部５Ａ，５Ｂが配置されてなってい
る。一方、上記半導体結晶１のＮ側（図１中において下
側）における半導体素子の電極構造は、半導体結晶１に
近い側から順次、Ｎ側オーミックメタル１３、Ｎ側バリ
アメタル電極部１４およびＮ側ボンディングメタル１５
が配置されてなっている。

【００２７】また、上記半導体結晶１のＰ側における半
導体素子の電極構造は、半導体結晶１とＰ側オーミック
メタル電極部３Ａ，３Ｂとの間に設けられた金属層２を
有している。この金属層２は、脆性を有し、かつ、Ｐ側
ボンディングメンタル電極部５Ａ，５Ｂと異なる色彩を
有している。また、上記金属層２は、Ｐ側オーミックメ
タル電極部３Ａ，３Ｂと半導体結晶１とのオーミックを
阻害しない。つまり、上記Ｐ側オーミックメタル電極部
３Ａ，３Ｂと半導体結晶１との金属層２を介しての電気
接続はオーミック特性を有している。上記金属層２は、
後工程でパターンニングする面側のみに形成するから、
Ｐ側のみに形成されている。

【００２８】以下、図４（ａ）〜（ｆ）を用いて、上記
半導体素子の電極構造の形成工程を説明する。

【００２９】まず、図４（ａ）に示すように、上記半導
体結晶１のＰ側（図４（ａ）中において上側）の表面上
に、大きな脆性を有する金属層２を形成する。

【００３０】次に、図４（ｂ）に示すように、上記金属
層２上に、例えばＡｕＺｎ、ＡｕＢｅ等のＰ側オーミッ
クメタル３を形成すると共に、半導体結晶１のＮ側（図
４（ｂ）中において下側）の表面下に、例えばＡｕＳ
ｉ、ＡｕＧｅ等のＮ側オーミックメタル１３を形成す
る。

【００３１】引き続いて、図４（ｃ）に示すように、上
記Ｐ側オーミックメタル３上に、例えばＴｉ、ＴｉＮ、
ＴｉＷ、Ｍｏ等のＰ側バリアメタル４を形成すると共
に、Ｎ側オーミックメタル１３下に、例えばＴｉ、Ｔｉ
Ｎ、ＴｉＷ、Ｍｏ等のＮ側バリアメタル１４を形成す
る。このＰ，Ｎ側バリアメタル４，１４により、後工程
で行う熱処理でＰ，Ｎ側ボンディングメタル５，１５
（図４（ｄ）参照）とＰ，Ｎ側オーミックメタル３，１
３が反応するのを防げると共に、半導体結晶１および
Ｐ，Ｎ側オーミックメタル３，１３からのＧａ、Ｚｎ、
Ｂｅ、Ｓｉ、Ｇｅ等の不純物がＰ，Ｎ側ボンディングメ
タル５，１５の表面まで拡散するのを阻止できる。

【００３２】次に、図４（ｄ）に示すように、上記Ｐ側
バリアメタル４上に、例えばＡｌ、Ａｕ等のＰ側ボンデ
ィングメタル５を形成すると共に、Ｎ側バリアメタル１
４下に、例えばＡｌ、Ａｕ等のＮ側ボンディングメタル
１５を形成する。

【００３３】その後、図４（ｅ）に示すように、フォト
リソ工程にて、Ｐ側ボンディングメタル５上に、レジス
トからなる所望形状の電極パターン４０を形成する。

【００３４】そして、上記Ｐ側ボンディングメタル５、
Ｐ側バリアメタル４およびＰ側オーミックメタル３の一
部を順番にエッチングにより除去した後、電極パターン
４０をレジスト剥離液にて除去すると、図４（ｆ）に示
す状態になる。そして、上記Ｐ側オーミックメタル電極
部３Ａ，３Ｂと半導体結晶１との金属層２を介しての電
気接続、および、Ｎ側オーミックメタル１３と半導体結
晶１との電気接続がオーミック特性を有するようにする
ために、例えば４００〜４５０℃で熱処理を行って、電
極形成工程が終了する。

【００３５】このような形成工程を行った後、スクライ
ブ法を用いて、Ｎ側ボンディングメタル１５の表面にス
クライブ傷をつけ、図４（ｆ）の点線に沿ってチップ分
割して、複数の半導体レーザ素子（図４（ｆ）では２個
のみ示す）を形成する。このとき、図４（ｆ）の点線上
のＰ側オーミックメタル３、Ｐ側バリアメタル４および
Ｐ側ボンディングメタル５はエッチングにより除去され
ていると共に、金属層２が脆性を有するから、チップ分
割を容易かつ確実に行える。したがって、チップ分割時
においてチップつながりの発生が減少し、歩留りの低下
を阻止できる。

【００３６】また、上記Ｐ側オーミックメタル電極部３
Ａ，３Ｂの表面が露出せず、かつ、Ｐ側ボンディングメ
タル電極部５Ａ，５Ｂと異なる色彩を有する金属層２が
露出しているから、一定の条件下でも良好なコントラス
トが常に確保され、アライメント時にパターン認識でき
る。

【００３７】また、上記半導体結晶１のＰ側の表面が金
属層２で覆われて露出していないので、チップ分割を行
っても、半導体結晶１に欠けが生じず、歩留が低下しな
い。

【００３８】図７は、従来の半導体素子の電極構造を用
いた半導体レーザのチップ幅と、チップ分割時の歩留り
（図７では「チップ化歩留り」と記す）との関係を示す
グラフであり、図８は、従来の半導体素子の電極構造を
用いた半導体レーザのチップ幅と、チップ分割時のチッ
プ欠け発生率との関係を示すグラフである。

【００３９】図７に示すように、従来の半導体素子の電
極構造において、チップ幅が３００μｍ以下になると、
チップつながりが発生し、歩留りが大きく低下する。

【００４０】また、従来の半導体素子の電極構造におい
て、オーミックメタルまでパターンニングすると、チッ
プ欠けが発生する。図８に示すように、特にチップ幅が
小さくなるとその発生率が増加する。

【００４１】図９は、本発明の半導体素子の電極構造を
用いた半導体レーザのチップ幅と、チップ分割時の歩留
り（図９では「チップ化歩留り」と記す）との関係を示
すグラフである。

【００４２】図９に示すように、本発明の半導体素子の
電極構造を用いると、半導体レーザ素子のチップ幅が３
００μｍ以下でも良好な歩留りが得られる。

【００４３】また、図４（ａ）〜（ｆ）の形成工程を行
って作製した半導体レーザ素子のサンプル写真を図１０
〜１４に示す。

【００４４】図１０〜１４は、脆性が大きい金属層（本
サンプルでは、Ｔｉを使用）２の膜厚が２００Å、３０
０Å、４００Å、６００Å、１０００Åの場合のサンプ
ル写真である。

【００４５】図１０〜１４のサンプル写真から判るよう
に、金属層２の膜厚が１０００Åの場合、Ｐ側ボンディ
ングメタル電極部５Ａ，５Ｂの一部の表面に凝集が発生
し、パターン認識に支障が発生している。また、上記金
属層２の膜厚が３００Åの場合、Ｐ側ボンディングメタ
ル電極部５Ａ，５Ｂの表面には凝集があるもののパター
ン認識上は問題ない。さらに、上記金属層２の膜厚が２
００Åの場合、Ｐ側ボンディングメタル電極部５Ａ，５
Ｂの表面に凝集は全く発生しなかった。本発明者は、金
属層２の厚さが６００Å以下であれば、確実にパターン
認識できることを確認している。

【００４６】上記金属層２は、脆性を有し、かつ、Ｐ側
ボンディングメンタル電極部５Ａ，５Ｂと異なる色彩を
有すると共に、Ｐ側オーミックメタル電極部３Ａ，３Ｂ
と半導体結晶１とのオーミック接続を阻害しないもので
あればよく、例えばＴｉ等で形成することができる。

【００４７】（第２実施形態）図２は、本発明の第２実
施形態の半導体素子の電極構造を示す図である。図２に
示すように、半導体結晶２１のＮ側（図２中においてし
た側）における半導体素子の電極構造は、半導体結晶２
１に近い側から順次、Ｎ側オーミックメタル電極部２３
Ａ，２３Ｂ、Ｎ側バリアメタル電極部２４Ａ，２４Ｂお
よびＮ側ボンディングメタル電極部２５Ａ，２５Ｂが配
置されてなっている。一方、上記半導体結晶２１のＰ側
（図１中において下側）における半導体素子の電極構造
は、半導体結晶２１に近い側から順次、Ｐ側オーミック
メタル３３、Ｐ側バリアメタル３４およびＰ側ボンディ
ングメタル３５が配置されてなっている。

【００４８】また、上記半導体結晶２１のＮ側における
半導体素子の電極構造は、半導体結晶２１とＮ側オーミ
ックメタル電極部２３Ａ，２３Ｂとの間に設けられた金
属層２２を有している。この金属層２２は、脆性を有
し、かつ、Ｎ側ボンディングメンタル電極部２５Ａ，２
５Ｂと異なる色彩を有している。また、上記金属層２２
は、Ｎ側オーミックメタル電極部２３Ａ，２３Ｂと半導
体結晶２１とのオーミックを阻害しない。つまり、上記
Ｎ側オーミックメタル電極部２３Ａ，２３Ｂと半導体結
晶２１との金属層２２を介しての電気接続はオーミック
特性を有している。上記金属層２２は、後工程でパター
ンニングする面側のみに形成するから、Ｎ側のみに形成
されている。

【００４９】以下、図５（ａ）〜（ｆ）を用いて、上記
半導体素子の電極構造の形成工程を説明する。

【００５０】まず、図５（ａ）に示すように、上記半導
体結晶２１のＮ側（図５（ａ）中において下側）の表面
下に、大きな脆性を有する金属層２２を設ける。

【００５１】次に、図５（ｂ）に示すように、上記半導
体結晶２１のＰ側（図５（ｂ）中において上側）の表面
上に、例えばＡｕＳｉ、ＡｕＧｅ等のＰ側オーミックメ
タル３３を設けると共に、金属層２２下に、例えばＡｕ
Ｚｎ、ＡｕＢｅ等のＮ側オーミックメタル２３を設け
る。

【００５２】引き続いて、図５（ｃ）に示すように、上
記Ｐ側オーミックメタル３３上に、例えばＴｉ、Ｔｉ
Ｎ、ＴｉＷ、Ｍｏ等のＰ側バリアメタル３４を形成する
と共に、Ｎ側オーミックメタル２３下に、例えばＴｉ、
ＴｉＮ、ＴｉＷ、Ｍｏ等のＮ側バリアメタル２４を形成
する。このＰ，Ｎ側バリアメタル３４，２４により、後
工程で行う熱処理でＰ，Ｎ側ボンディングメタル３５，
２５（図５（ｄ）参照）とＰ，Ｎ側オーミックメタル３
３，２３が反応するのを防げると共に、半導体結晶２１
およびＰ，Ｎ側オーミックメタル３３，２３からのＧ
ａ、Ｚｎ、Ｂｅ、Ｓｉ、Ｇｅ等の不純物がＰ，Ｎ側ボン
ディングメタル３５，２５の表面まで拡散するのを阻止
できる。

【００５３】次に、図５（ｄ）に示すように、上記Ｐ側
バリアメタル３４上に、例えばＡｌ、Ａｕ等のＰ側ボン
ディングメタル３５を形成すると共に、Ｎ側バリアメタ
ル２４下に、例えばＡｌ、Ａｕ等のＮ側ボンディングメ
タル２５を形成する。

【００５４】その後、図５（ｅ）に示すように、フォト
リソ工程にて、Ｎ側ボンディングメタル２５下に、レジ
ストからなる所望形状の電極パターン５０を形成する。

【００５５】そして、上記Ｎ側ボンディングメタル２
５、Ｎ側バリアメタル２４およびＮ側オーミックメタル
２３の一部を順番にエッチングにより除去した後、電極
パターン４０をレジスト剥離液にて除去すると、図５
（ｆ）に示す状態になる。そして、上記Ｐ側オーミック
メタル３３と半導体結晶２１との電気接続、および、Ｎ
側オーミックメタル２３Ａ，２３Ｂと半導体結晶２１と
の金属層２２を介しての電気接続がオーミック特性を有
するようにするために、例えば４００〜４５０℃で熱処
理を行って、電極形成工程が終了する。

【００５６】このような形成工程を行った後、スクライ
ブ法を用いて、Ｐ側ボンディングメタル３５の表面にス
クライブ傷をつけ、図５（ｆ）の点線に沿ってチップ分
割して、複数の半導体レーザ素子（図５（ｆ）では２個
のみ示す）を形成する。このとき、図５（ｆ）の点線上
のＮ側オーミックメタル２３、Ｎ側バリアメタル２４お
よびＮ側ボンディングメタル２５はエッチングにより除
去されていると共に、金属層２２が脆性を有するから、
チップ分割を容易かつ確実に行える。したがって、チッ
プ分割時においてチップつながりの発生が減少し、歩留
りの低下を阻止できる。

【００５７】また、上記Ｎ側オーミックメタル電極部２
３Ａ，２３Ｂの表面が露出せず、かつ、Ｎ側ボンディン
グメタル電極部２５Ａ，２５Ｂと異なる色彩を有する金
属層２２が露出しているから、一定の条件下でも良好な
コントラストが常に確保され、アライメント時にパター
ン認識できる。

【００５８】また、上記半導体結晶２１のＮ側の表面が
金属層２２で覆われて露出していないので、チップ分割
を行っても、半導体結晶２１に欠けが生じず、歩留が低
下しない。

【００５９】上記金属層２２は、脆性を有し、かつ、Ｎ
側ボンディングメンタル電極部２５Ａ，２５Ｂと異なる
色彩を有すると共に、Ｎ側オーミックメタル電極部２３
Ａ，２３Ｂと半導体結晶２１とのオーミック接続を阻害
しないものであればよく、例えばＴｉ等で形成すること
ができる。

【００６０】（第３実施形態）図３は、本発明の第３実
施形態の半導体素子の電極構造を示す図である。図３に
示すように、半導体結晶４１のＰ側（図３中において上
側）における半導体素子の電極構造は、半導体結晶４１
に近い側から順次、Ｐ側オーミックメタル電極部４３
Ａ，４３Ｂ、Ｐ側バリアメタル電極部４４Ａ，４４Ｂお
よびＰ側ボンディングメタル電極部４５Ａ，４５Ｂが配
置されてなっている。一方、上記半導体結晶４１のＮ側
（図３中において下側）における半導体素子の電極構造
は、半導体結晶４１に近い側から順次、Ｎ側オーミック
メタル電極部５３Ａ，５３Ｂ、Ｎ側バリアメタル電極部
５４Ａ，５４ＢおよびＮ側ボンディングメタル電極部５
５Ａ，５５Ｂが配置されてなっている。

【００６１】また、上記半導体結晶４１のＰ側における
半導体素子の電極構造は、半導体結晶４１とＰ側オーミ
ックメタル電極部４３Ａ，４３Ｂとの間に設けられた金
属層４２を有している。一方、上記半導体結晶４１のＮ
側における半導体素子の電極構造は、半導体結晶４１と
Ｎ側オーミックメタル電極部５３Ａ，５３Ｂとの間に設
けられた金属層５２を有している。上記金属層４２，５
２は、脆性を有し、かつ、Ｐ，Ｎ側ボンディングメンタ
ル電極部４５Ａ，４５Ｂ，５５Ａ，５５Ｂと異なる色彩
を有している。また、上記金属層４２，５２は、Ｐ，Ｎ
側オーミックメタル電極部４３Ａ，４３Ｂ，５３Ａ，５
３Ｂと半導体結晶４１とのオーミックを阻害しない。つ
まり、上記Ｐ側オーミックメタル電極部４３Ａ，４３Ｂ
と半導体結晶４１との金属層４２を介しての電気接続は
オーミック特性を有すると共に、Ｎ側オーミックメタル
電極部５３Ａ，５３Ｂと半導体結晶４１との金属層５２
を介しての電気接続はオーミック特性を有している。

【００６２】次に、図６（ａ）〜（ｆ）を用いて、上記
半導体素子の電極構造の形成工程を説明する。

【００６３】まず、図６（ａ）に示すように、上記半導
体結晶４１のＰ側（図６（ａ）中において上側）の表面
上に、大きな脆性を有する金属層４２を設けると共に、
半導体結晶４１のＮ側（図６（ａ）中において下側）の
表面下に、大きな脆性を有する金属層５２を設ける。

【００６４】次に、図６（ｂ）に示すように、上記金属
層４２上に、例えばＡｕＺｎ、ＡｕＢｅ等のＰ側オーミ
ックメタル４３を形成すると共に、金属層５２下に、例
えばＡｕＳｉ、ＡｕＧｅ等のＮ側オーミックメタル５３
を形成する。

【００６５】引き続いて、図６（ｃ）に示すように、上
記Ｐ側オーミックメタル４３上に、例えばＴｉ、Ｔｉ
Ｎ、ＴｉＷ、Ｍｏ等のＰ側バリアメタル４４を形成する
と共に、Ｎ側オーミックメタル５３下に、例えばＴｉ、
ＴｉＮ、ＴｉＷ、Ｍｏ等のＮ側バリアメタル５４を形成
する。このＰ，Ｎ側バリアメタル４４，５４により、後
工程で行う熱処理でＰ，Ｎ側ボンディングメタル４５，
５５（図６（ｄ）参照）とＰ，Ｎ側オーミックメタル４
３，５３が反応するのを防げると共に、半導体結晶４１
およびＰ，Ｎ側オーミックメタル４３，５３からのＧ
ａ、Ｚｎ、Ｂｅ、Ｓｉ、Ｇｅ等の不純物がＰ，Ｎ側ボン
ディングメタル４５，５５の表面まで拡散するのを阻止
できる。

【００６６】次に、図６（ｄ）に示すように、上記Ｐ側
バリアメタル４４上に、例えばＡｌ、Ａｕ等のＰ側ボン
ディングメタル４５を形成すると共に、Ｎ側バリアメタ
ル５４下に、例えばＡｌ、Ａｕ等のＮ側ボンディングメ
タル５５を形成する。

【００６７】その後、図６（ｅ）に示すように、フォト
リソ工程にて、Ｐ側ボンディングメタル４５上に、レジ
ストからなる所望形状の電極パターン６０を形成すると
共に、フォトリソ工程にて、Ｎ側ボンディングメタル５
５下に、レジストからなる所望形状の電極パターン７０
を形成する。

【００６８】そして、上記Ｐ，Ｎ側ボンディングメタル
４５，５５、Ｐ，Ｎ側バリアメタル４４，５４およびＰ
側オーミックメタル４３，５３の一部を順番にエッチン
グにより除去した後、電極パターン４０をレジスト剥離
液にて除去すると、図６（ｆ）に示す状態になる。そし
て、上記Ｐ側オーミックメタル電極部４３Ａ，４３Ｂと
半導体結晶４１との金属層４２を介しての電気接続、お
よび、Ｎ側オーミックメタル電極部５３Ａ，５３Ｂと半
導体結晶４１との金属層５２を介しての電気接続がオー
ミック特性を有するようにするために、例えば４００〜
４５０℃で熱処理を行って、電極形成工程が終了する。

【００６９】このような形成工程を行った後、スクライ
ブ法を用いて、図６（ｆ）の点線に沿ってチップ分割し
て、複数の半導体レーザ素子（図６（ｆ）では２個のみ
示す）を形成する。このとき、図６（ｆ）の点線上の
Ｐ，Ｎ側オーミックメタル４３，５３、Ｐ，Ｎ側バリア
メタル４４，５４およびＰ，Ｎ側ボンディングメタル４
５，５５はエッチングにより除去されていると共に、金
属層４２，５２が脆性を有するから、チップ分割をより
容易かつ確実に行える。したがって、チップ分割時にお
いてチップつながりの発生が減少し、歩留りの低下をよ
り確実に阻止できる。

【００７０】また、上記Ｐ，Ｎ側オーミックメタル電極
部４３Ａ，４３Ｂ，５３Ａ，５３Ｂの表面が露出せず、
かつ、Ｐ，Ｎ側ボンディングメタル電極部４５Ａ，４５
Ｂ，５５Ａ，５５Ｂと異なる色彩を有する金属層２が露
出しているから、Ｐ側ボンディングメタル電極部４５
Ａ，４５ＢまたはＮ側ボンディングメタル電極部５５
Ａ，５５Ｂを用いて、一定の条件下でも良好なコントラ
ストが常に確保され、アライメント時にパターン認識で
きる。

【００７１】また、上記半導体結晶４１のＰ，Ｎ側の表
面が金属層４２，５２で覆われて露出していないので、
チップ分割を行っても、半導体結晶４１に欠けが生じ
ず、歩留が低下しない。

【００７２】上記金属層４２は、脆性を有し、かつ、Ｐ
側ボンディングメンタル電極部４５Ａ，４５Ｂと異なる
色彩を有すると共に、Ｐ側オーミックメタル電極部４３
Ａ，４３Ｂと半導体結晶４１とのオーミック接続を阻害
しないものであればよく、例えばＴｉ等で形成すること
ができる。

【００７３】また、上記金属層５２は、脆性を有し、か
つ、Ｎ側ボンディングメンタル電極部５５Ａ，５５Ｂと
異なる色彩を有すると共に、Ｎ側オーミックメタル電極
部５３Ａ，５３Ｂと半導体結晶４１とのオーミック接続
を阻害しないものであればよく、例えばＴｉ等で形成す
ることができる。

【００７４】

【発明の効果】以上より明らかなように、本発明の半導
体素子の電極構造は、オーミックメタル電極部、バリア
メタル電極部およびボンディングメタル電極部を、例え
ば、オーミックメタル、バリアメタルおよびボンディン
グメタルをパターニンして形成することにより、半導体
結晶の分割ミス、すなわちチップつながりの原因となる
部分のバリアメタルを除去できて、金属層が脆性を有す
るから、例えばスクライブ法を用いてチップ分割を容易
かつ確実に行え、歩留りの低下を阻止できる。

【００７５】また、上記オーミックメタル電極部、バリ
アメタル電極部およびボンディングメタル電極部を、例
えば、オーミックメタル、バリアメタルおよびボンディ
ングメタルをパターニンして形成することにより、アラ
イメント時のパターン認識不良の原因となる部分のオー
ミックメタルを除去することができて、ボンディングメ
ンタル電極部と異なる色彩を有する金属層が露出するか
ら、アライメント時にパターン認識できる。

【００７６】また、上記オーミックメタル電極部、上記
バリアメタル電極部および上記ボンディングメタル電極
部のみがパターニング形成され、金属層がパターニング
形成されていないので、半導体結晶の表面が露出しな
い。したがって、上記半導体結晶を分割、すなわちチッ
プ分割しても、半導体結晶に欠けが生じず、歩留が低下
しない。

【００７７】一実施形態の半導体素子の電極構造によれ
ば、上記金属層の厚さは６００Å以下であるから、ボン
ディングメタル電極部においてパターン認識に支障をき
たす凝集が生じない。

【００７８】本発明の半導体レーザ素子は、上記半導体
素子の電極構造を用いて形成されているので、製造歩留
が低下するのを防止できる。

【００７９】また、上記オーミックメタル電極部、バリ
アメタル電極部およびボンディングメタル電極部のみが
パターニングされていても、半導体レーザ素子のオーミ
ックメタル電極部側の表面が金属層で覆われているか
ら、半導体結晶のオーミックメタル電極部側の表面が露
出せず、半導体結晶の損傷を防止できる。

【図面の簡単な説明】

【図１】 図１は、本発明の第１実施形態の半導体素子
の電極構造の模式断面図である。

【図２】 図２は、本発明の第２実施形態の半導体素子
の電極構造の模式断面図である。

【図３】 図３は、本発明の第３実施形態の半導体素子
の電極構造の模式断面図である。

【図４】 図４（ａ）〜（ｆ）は、第１実施形態の半導
体素子の電極構造の形成工程図である。

【図５】 図５（ａ）〜（ｆ）は、第２実施形態の半導
体素子の電極構造の形成工程図である。

【図６】 図６（ａ）〜（ｆ）は、第３実施形態の半導
体素子の電極構造の形成工程図である。

【図７】 図７は、従来の半導体素子の電極構造を用い
て形成された半導体レーザのチップ幅と、チップ分割時
の歩留りとの関係を示すグラフである。

【図８】 図８は、従来の半導体素子の電極構造を用い
て形成された半導体レーザのチップ幅と、チップ分割時
のチップ欠け発生率との関係を示すグラフである。

【図９】 図９は、本発明の半導体素子の電極構造を用
いた半導体レーザのチップ幅と、チップ化歩留りとの関
係を示すグラフである。

【図１０】 図１０は、図４（ａ）〜（ｆ）の形成工程
を行って作製した半導体レーザ素子のサンプル写真を示
す図である。

【図１１】 図１１は、図４（ａ）〜（ｆ）の形成工程
を行って作製した半導体レーザ素子のサンプル写真を示
す図である。

【図１２】 図１２は、図４（ａ）〜（ｆ）の形成工程
を行って作製した半導体レーザ素子のサンプル写真を示
す図である。

【図１３】 図１３は、図４（ａ）〜（ｆ）の形成工程
を行って作製した半導体レーザ素子のサンプル写真を示
す図である。

【図１４】 図１４は、図４（ａ）〜（ｆ）の形成工程
を行って作製した半導体レーザ素子のサンプル写真を示
す図である。

【図１５】 図１５は、従来の半導体素子の電極構造の
形成を説明するための図である。

【図１６】 図１６（ａ）は、上記従来の半導体素子の
電極構造の模式断面図であり、図１６（ｂ）は、上記従
来の半導体素子の電極構造の模式下面図である。

【図１７】 図１７は従来の半導体レーザ素子の作製時
におけるチップつながりを示す図である。

【図１８】 図１８は、上記半導体レーザのチップ欠け
を示す図である。

【符号の説明】

１，２１，４１ 半導体結晶 ２，２２，４２，５２ 金属層 ３Ａ，３Ｂ Ｐ側オーミックメタル電極部 ４Ａ，４Ｂ Ｐ側バリアメタル電極部 ５Ａ，５Ｂ Ｐ側ボンディングメタル電極部 ２３Ａ，２３Ｂ Ｎ側オーミックメタル電極部 ２４Ａ，２４Ｂ Ｎ側バリアメタル電極部 ２５Ａ，２５Ｂ Ｎ側ボンディングメタル電極部 ４３Ａ，４３Ｂ Ｐ側オーミックメタル電極部 ４４Ａ，４４Ｂ Ｐ側バリアメタル電極部 ４５Ａ，４５Ｂ Ｐ側ボンディングメタル電極部 ５３Ａ，５３Ｂ Ｎ側オーミックメタル電極部 ５４Ａ，５４Ｂ Ｎ側バリアメタル電極部 ５５Ａ，５５Ｂ Ｎ側ボンディングメタル電極部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体結晶に近い側から順次、オーミッ
   クメタル電極部、バリアメタル電極部およびボンディン
   グメタル電極部が配置されてなる半導体素子の電極構造
   において、 上記半導体結晶と上記オーミックメタル電極部との間に
   設けられ、脆性を有し、かつ、上記ボンディングメンタ
   ル電極部と異なる色彩を有する金属層を備え、 上記オーミックメタル電極部と上記半導体結晶との上記
   金属層を介しての電気接続はオーミック特性を有するこ
   とを特徴とする半導体素子の電極構造。
2. 【請求項２】 請求項１に記載の電極構造において、 上記金属層はＴｉで形成されていることを特徴とする半
   導体素子の電極構造。
3. 【請求項３】 請求項１または２に記載の半導体素子の
   電極構造において、 上記金属層の厚さは６００Å以下であることを特徴とす
   る半導体素子の電極構造。
4. 【請求項４】 請求項１乃至３のいずれか１つに記載の
   半導体素子の電極構造を用いて作製された半導体レーザ
   素子であって、 上記オーミックメタル電極部、上記バリアメタル電極部
   および上記ボンディングメタル電極部のみがパターニン
   グされており、 上記半導体結晶のオーミックメタル電極部側の表面は上
   記金属層で覆われていることを特徴とする半導体レーザ
   素子。
5. 【請求項５】 請求項１に記載の半導体レーザ素子にお
   いて、 チップ幅が２８０μｍ以下であることを特徴とする半導
   体レーザ素子。