CN106601671A - 高压igbt芯片及其制作方法 - Google Patents

高压igbt芯片及其制作方法 Download PDF

Info

Publication number
CN106601671A
CN106601671A CN201510675657.2A CN201510675657A CN106601671A CN 106601671 A CN106601671 A CN 106601671A CN 201510675657 A CN201510675657 A CN 201510675657A CN 106601671 A CN106601671 A CN 106601671A
Authority
CN
China
Prior art keywords
substrate
groove
igbt chip
scribe area
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510675657.2A
Other languages
English (en)
Inventor
滕渊
朱阳军
卢烁今
田晓丽
高君宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510675657.2A priority Critical patent/CN106601671A/zh
Publication of CN106601671A publication Critical patent/CN106601671A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)

Abstract

本发明提供了一种高压IGBT芯片及其制作方法，包括：提供基底，所述基底包括多个IGBT单元；在所述基底的划片区形成沟槽，以便通过所述沟槽对所述基底进行分割，其中，所述划片区位于所述IGBT单元之间。从而可以将具有IGBT单元的芯片划透，即背面不再具有连接部分，避免了由于背面崩裂而影响PN结性能的问题。

Description

高压IGBT芯片及其制作方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种高压IGBT芯片及其制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)芯片的部分结构示意图如图1所示，IGBT芯片的正面结构包括有源区101和终端区102，背面结构包括集电极103，其中，终端区102位于IGBT芯片的边缘区域，包括场限环1020和截止环1021等。
现有技术在制作IGBT芯片时，先在一个基板上制作完成多个IGBT芯片，之后再将IGBT芯片分离开，即沿图1中的A-A线的方向进行划片。但是，由于高压IGBT芯片的厚度较大，约在400um以上，因此，在现有的划片技术只能将大部分的厚度划开，即IGBT芯片的背面仍有一部分连在一起。
虽然IGBT芯片背面连接部分的机械强度很小，并不影响IGBT芯片的分离，但是，还是会导致IGBT芯片的背面呈崩裂状，而严重的崩裂可能会影响IGBT芯片背面PN结的性能，如造成PN结的反偏压漏电流较大。
发明内容
有鉴于此，本发明提供了一种高压IGBT芯片及其制作方法，以解决现有技术中的划片方法容易导致IGBT芯片的背面崩裂，影响背面PN结性能的问题。
为实现上述目的，本发明提供如下技术方案：
一种高压IGBT芯片的制作方法，包括：
提供基底，所述基底包括多个IGBT单元；
在所述基底的划片区形成沟槽，以便通过所述沟槽对所述基底进行分割，其中，所述划片区位于所述IGBT单元之间。
优选的，在所述基底的划片区形成沟槽之后，还需采用切割机或划片机沿着所述沟槽对所述基底进行切割。
优选的，所述沟槽的深度是由所述基底的厚度以及所述切割机或划片机的切割深度决定的。
优选的，所述基底的正面包括有源区和终端区，所述基底的背面包括集电极，所述沟槽位于所述基底的正面。
优选的，在所述基底的划片区形成沟槽的过程包括：
在所述基底表面形成光刻胶层；
对所述光刻胶层进行曝光显影，以在所述基底表面形成光刻胶掩膜，所述掩膜将所述基底的划片区暴露出来；
将所述具有掩膜的基底放置在腐蚀溶液中，通过腐蚀溶液对所述基底进行刻蚀，以在所述基底的划片区形成沟槽。
一种高压IGBT芯片，所述高压IGBT芯片是采用上述任一项所述的方法形成的。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的高压IGBT芯片及其制作方法，在包括多个IGBT单元的基底的划片区形成沟槽，然后再沿着沟槽对基底进行分割，从而可以将具有IGBT单元的芯片划透，即背面不再具有连接部分，避免了由于背面崩裂而影响PN结性能的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1现有的IGBT芯片的部分结构示意图；
图2为本发明的一个实施例提供的高压IGBT芯片的制作方法的流程图；
图3为本发明的一个实施例提供的高压IGBT芯片的部分结构示意图。
具体实施方式
正如背景技术所述，现有技术在制作IGBT芯片时，先在一个基板上制作完成多个IGBT芯片，之后再将IGBT芯片分离开，即沿图1中的A-A线的方向进行划片。但是，由于高压IGBT芯片的厚度较大，约在400um以上，因此，在划片深度一定时只能将大部分的厚度划开，即IGBT芯片的背面仍有一部分连在一起。虽然IGBT芯片背面连接部分的机械强度很小，并不影响IGBT芯片的分离，但是，还是会导致IGBT芯片的背面呈崩裂状，而严重的崩裂可能会影响IGBT芯片背面PN结的性能，如造成PN结的反偏压漏电流较大。
基于此，本发明提供了一种高压IGBT芯片的制作方法，以克服现有技术存在的上述问题，包括：
提供基底，所述基底包括多个IGBT单元；
在所述基底的划片区形成沟槽，以便通过所述沟槽对所述基底进行分割，其中，所述划片区位于所述IGBT单元之间。
本发明还提供了一种高压IGBT芯片，所述高压IGBT芯片是采用上述任一项所述的方法形成的。
本发明所提供的高压IGBT芯片及其制作方法，在包括多个IGBT单元的基底的划片区形成沟槽，然后再沿着沟槽对基底进行分割，从而可以将具有IGBT单元的芯片划透，即背面不再具有连接部分，避免了由于背面崩裂而影响PN结性能的问题。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明的一个实施例提供了一种高压IGBT芯片的制作方法，该方法的流程图如图2所示，包括：
S201：提供基底；
所述基底包括多个IGBT单元，且所述IGBT单元之间具有划片区，沿着划片区对所述基底进行切割后，就能形成一个个单独的IGBT芯片，该IGBT芯片如图3所示，正面结构包括有源区301和终端区302，背面结构包括集电极303，其中，终端区302位于IGBT芯片的边缘区域，包括场限环3020和截止环3021等。
S202：在所述基底的划片区形成沟槽，以便通过所述沟槽对所述基底进行分割；
其中，所述划片区位于所述IGBT单元之间。
在所述基底的划片区形成沟槽的过程包括：
在所述基底表面形成光刻胶层；
对所述光刻胶层进行曝光显影，以在所述基底表面形成光刻胶掩膜，所述掩膜将所述基底的划片区暴露出来；
将所述具有掩膜的基底放置在腐蚀溶液中，通过腐蚀溶液对所述基底进行刻蚀，以在所述基底的划片区形成沟槽。
当然，本发明并不仅限于此，在其他实施例中，还可通过激光切割等方式进行沟槽的刻蚀。
本实施例中，在所述基底的划片区形成沟槽之后，还需采用切割机或划片机沿着所述沟槽对所述基底进行切割，即沿着图3中的B-B线的方向进行切割，以便将芯片彻底分离开。
刻蚀沟槽后的基底的结构示意图如图3所示，沟槽304位于基底300的正面，且沟槽304的深度是由所述基底300的厚度以及所述切割机或划片机的切割深度决定的，优选的，沟槽304的剩余深度D小于切割机或划片机所能划透的厚度。
本实施例提供的高压IGBT芯片的制作方法，在包括多个IGBT单元的基底的划片区形成沟槽，然后再沿着沟槽对基底进行分割，从而可以将具有IGBT单元的芯片划透，即背面不再具有连接部分，避免了由于背面崩裂而影响PN结性能的问题。
本发明的另一个实施例提供了一种高压IGBT芯片，该高压IGBT芯片是采用上述任一制作方法形成的，从而避免了由于背面崩裂而影响PN结性能的问题，结构稳定性和质量更符合要求。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种高压IGBT芯片的制作方法，其特征在于，包括：
提供基底，所述基底包括多个IGBT单元；
在所述基底的划片区形成沟槽，以便通过所述沟槽对所述基底进行分割，其中，所述划片区位于所述IGBT单元之间。
2.根据权利要求1所述的方法，其特征在于，在所述基底的划片区形成沟槽之后，还需采用切割机或划片机沿着所述沟槽对所述基底进行切割。
3.根据权利要求2所述的方法，其特征在于，所述沟槽的深度是由所述基底的厚度以及所述切割机或划片机的切割深度决定的。
4.根据权利要求3所述的方法，所述基底的正面包括有源区和终端区，所述基底的背面包括集电极，其特征在于，所述沟槽位于所述基底的正面。
5.根据权利要求4所述的方法，其特征在于，在所述基底的划片区形成沟槽的过程包括：
在所述基底表面形成光刻胶层；
对所述光刻胶层进行曝光显影，以在所述基底表面形成光刻胶掩膜，所述掩膜将所述基底的划片区暴露出来；
将所述具有掩膜的基底放置在腐蚀溶液中，通过腐蚀溶液对所述基底进行刻蚀，以在所述基底的划片区形成沟槽。
6.一种高压IGBT芯片，其特征在于，所述高压IGBT芯片是采用权利要求1-5任一项所述的方法形成的。
CN201510675657.2A 2015-10-19 2015-10-19 高压igbt芯片及其制作方法 Pending CN106601671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510675657.2A CN106601671A (zh) 2015-10-19 2015-10-19 高压igbt芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510675657.2A CN106601671A (zh) 2015-10-19 2015-10-19 高压igbt芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN106601671A true CN106601671A (zh) 2017-04-26

Family

ID=58554114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510675657.2A Pending CN106601671A (zh) 2015-10-19 2015-10-19 高压igbt芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN106601671A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449120A (zh) * 2018-09-29 2019-03-08 中国电子科技集团公司第十研究所 一种优化划片质量的方法
CN109768035A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 半导体器件和制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768035A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 半导体器件和制造方法
US11101140B2 (en) 2017-11-10 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN109768035B (zh) * 2017-11-10 2021-10-22 台湾积体电路制造股份有限公司 半导体器件和制造方法
US11183399B2 (en) 2017-11-10 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN109449120A (zh) * 2018-09-29 2019-03-08 中国电子科技集团公司第十研究所 一种优化划片质量的方法

Similar Documents

Publication Publication Date Title
CN102751400B (zh) 一种含金属背镀的半导体原件的切割方法
CN105405806A (zh) 等离子蚀刻和隐形切片激光工艺
CN104658889B (zh) 两次沟槽型超级结器件的对准标记制造方法
CN105576092B (zh) 一种发光二极管的制备方法
CN106601671A (zh) 高压igbt芯片及其制作方法
CN100414685C (zh) 一种半导体器件芯片穿通隔离区及pn结的制造工艺
CN104465360A (zh) 晶圆及其刻蚀方法
CN105529303A (zh) 键合工艺中去除气泡区域的方法
CN102856200A (zh) 形成超级结mosfet的pn柱层的方法
CN105957835A (zh) 一种芯片的切割方法
EP3264166A1 (en) Silicon-based modulator and method for fabrication thereof
CN103956337A (zh) 一种半导体晶片的切割方法
CN104377275A (zh) 蓝宝石基板的覆晶led芯片的分割方法
CN102825541A (zh) 晶圆减薄方法
CN203774284U (zh) 一种用于半导体封装的划片
CN105931952B (zh) 一种雪崩二极管结构的制造方法
CN104795436A (zh) 晶圆封装结构、芯片封装结构及其封装方法
CN104409327A (zh) 半导体器件制造方法
CN110587835A (zh) 一种光栅硅片的切割方法
CN106711037A (zh) Rb-igbt芯片的制作方法及rb-igbt芯片
CN105206628A (zh) 大直径多象限光电探测器制作方法
CN106129810B (zh) 半导体装置的制造方法、半导体装置
CN204315628U (zh) 一种led倒装晶片及led倒装晶片组
CN104181016B (zh) 深沟槽产品的深沟槽底端定位的物理分析方法
CN102479816A (zh) 金属氧化物半导体型场效应管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170426