CN106711037A - Rb-igbt芯片的制作方法及rb-igbt芯片 - Google Patents
Rb-igbt芯片的制作方法及rb-igbt芯片 Download PDFInfo
- Publication number
- CN106711037A CN106711037A CN201510771390.7A CN201510771390A CN106711037A CN 106711037 A CN106711037 A CN 106711037A CN 201510771390 A CN201510771390 A CN 201510771390A CN 106711037 A CN106711037 A CN 106711037A
- Authority
- CN
- China
- Prior art keywords
- scribe area
- substrate
- igbt chips
- igbt
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 230000000903 blocking effect Effects 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000002360 preparation method Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000011800 void material Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000002699 waste material Substances 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- -1 boron ion Chemical class 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种RB-IGBT芯片的制作方法及RB-IGBT芯片，在制作RB-IGBT芯片的隔离层时，通过在衬底的两表面分别设置对应的划片区，而后对划片区进行P型掺杂以得到P型隔离区，最后在制作RB-IGBT芯片正面和背面结构完毕后，通过对划片区进行划片得到RB-IGBT芯片的隔离层，通过对衬底双面进行掺杂，以使形成P型隔离区的时间大大缩小，提高了制作效率；而且还避免的制作P型隔离区时由于掺杂时间过长而出现P型隔离区扩散范围过大情况，本发明提供的技术方案降低了资源的浪费，降低了制作成本。
Description
技术领域
本发明涉及IGBT技术领域，更具体的说，涉及一种RB-IGBT芯片的制作方法及RB-IGBT芯片。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)芯片是一种压控型功率器件，兼有MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属-氧化物半导体场效应晶体管)的高输入阻抗和BJT(BipolarJunction Transistor，双极结型晶体管)的低导通压降两方面的优点，由于IGBT芯片具有驱动功率小而饱和压降低的优点，目前IGBT芯片作为一种高压开关被广泛应用到各个领域。
现有的IGBT芯片的正面结构包括有源区和终端区，而背面结构则为一平面PN结，因此，现有的IGBT芯片由于只有正面结构具有终端区，而只能承受正向电压。但是现今很多应用场合需要IGBT芯片能够承受反向电压，故而出现了RB-IGBT(Reverse Blocking Insulated Gate Bipolar Transistor，逆阻型绝缘栅双极型晶体管)芯片。结合图1和图2所示，图1为一种RB-IGBT芯片的结构示意图，图2为图1中沿AA’方向的切面图，RB-IGBT芯片包括有源区01；环绕有源区01四周的终端区02，终端区包括主结021、场限环022和截止环023；以及，包裹RB-IGBT芯片侧面的隔离层03，其中，RB-IGBT芯片在现有IGBT芯片的基础上增加了隔离层03，使RB-IGBT具有承受反向电压的能力。但是，现有的RB-IGBT芯片在制作时耗时长，而且浪费大。
发明内容
有鉴于此，本发明提供了一种RB-IGBT芯片的制作方法及RB-IGBT芯片，不仅耗时短，提高了制作效率，而且浪费小，降低了制作成本，且节省了资源。
为实现上述目的，本发明提供的技术方案如下：
一种RB-IGBT芯片的制作方法，包括：
提供一衬底，所述衬底的两表面分别设置有第一划片区和第二划片区，且所述第一划片区和所述第二划片区在沿垂直所述衬底表面的方向的投影有交叠；
对所述衬底的划片区进行P型掺杂，直至所述第一划片区对应的掺杂区域和所述第二划片区对应的掺杂区域相通，以得到P型隔离区。
优选的，对所述衬底的划片区进行P型掺杂包括：
采用光刻工艺在所述衬底的两表面分别制备掩膜层，其中，所述掩膜层对应所述衬底的划片区的区域为镂空区域；
采用掺杂工艺对所述衬底的划片区进行P型掺杂。
优选的，所述掺杂工艺为热扩散工艺。
优选的，所述P型掺杂为硼离子掺杂。
优选的，沿所述衬底的划片区的宽度方向，所述第一划片区与所述第二划片区具有同一对称轴。
优选的，所述第一划片区和第二划片区的宽度相同。
优选的，所述衬底的划片区的宽度与所述衬底的厚度的比值为1.2～1.6，包括端点值。
优选的，所述RB-IGBT芯片为高压RB-IGBT芯片。
一种RB-IGBT芯片，所述RB-IGBT芯片采用上述的RB-IGBT芯片的制作方法制作而成。
优选的，所述RB-IGBT芯片为高压RB-IGBT芯片。
相较于现有技术，本发明提供的技术方案至少具体以下优点：
本发明提供的RB-IGBT芯片的制作方法及RB-IGBT芯片，包括：提供一衬底，所述衬底的两表面分别设置有第一划片区和第二划片区，且所述第一划片区和所述第二划片区在沿垂直所述衬底表面的方向的投影有交叠；对所述衬底的划片区进行P型掺杂，直至所述第一划片区对应的掺杂区域和所述第二划片区对应的掺杂区域相通，以得到P型隔离区。
由上述内容可知，在制作RB-IGBT芯片的隔离层时，通过在衬底的两表面分别设置对应的划片区，而后对划片区进行P型掺杂以得到P型隔离区，最后在制作RB-IGBT芯片正面和背面结构完毕后，通过对划片区进行划片得到RB-IGBT芯片的隔离层，通过对衬底双面进行掺杂，以使形成P型隔离区的时间大大缩小，提高了制作效率；而且还避免的制作P型隔离区时由于掺杂时间过长而出现P型隔离区扩散范围过大情况，本发明提供的技术方案降低了资源的浪费，降低了制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种RB-IGBT芯片的结构示意图；
图2为图1中沿AA’方向的切面图；
图3为现有的一种制作RB-IGBT芯片的示意图；
图4为本申请实施例提供的一种RB-IGBT芯片的制作方法的流程图；
图5a至图5b为本申请实施例提供的一种制作RB-IGBT芯片的结构流程示意图。
具体实施方式
正如背景技术所述，现有的RB-IGBT芯片在制作时耗时长，而且浪费大。具体的，参考图3所示，为现有的一种制作RB-IGBT芯片的示意图，其中，衬底只要正面包括有一划片区04，而后对划片区04进行P型掺杂，以得到P型隔离区05，而后在衬底上制作正面的有源区01和终端区02，以及背面的平面PN结，其中，RB-IGBT芯片的隔离层为沿划片区进行划片后得到的。发明人研究发现，由于RB-IGBT芯片的侧面需要被隔离层完全覆盖，因此，在对衬底的划片区进行P型掺杂时耗时长，且在掺杂过程中易出现P型隔离区的扩散范围过大情况，浪费大。
基于此，本申请实施例提供了一种RB-IGBT芯片的制作方法，包括：
提供一衬底，所述衬底的两表面分别设置有第一划片区和第二划片区，且所述第一划片区和所述第二划片区在沿垂直所述衬底表面的方向的投影有交叠；
对所述衬底的划片区进行P型掺杂，直至所述第一划片区对应的掺杂区域和所述第二划片区对应的掺杂区域相通，以得到P型隔离区。
另外，本发明还提供了一种RB-IGBT芯片，所述RB-IGBT芯片采用上述的RB-IGBT芯片的制作方法制作而成。
本发明提供的一种RB-IGBT芯片的制作方法及RB-IGBT芯片，在制作RB-IGBT芯片的隔离层时，通过在衬底的两表面分别设置对应的划片区，而后对划片区进行P型掺杂以得到P型隔离区，最后在制作RB-IGBT芯片正面和背面结构完毕后，通过对划片区进行划片得到RB-IGBT芯片的隔离层，通过对衬底双面进行掺杂，以使形成P型隔离区的时间大大缩小，提高了制作效率；而且还避免的制作P型隔离区时由于掺杂时间过长而出现P型隔离区扩散范围过大情况，本发明提供的技术方案降低了资源的浪费，降低了制作成本。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
结合图4和图5a至图5b所示，对本申请实施例提供的一种RB-IGBT芯片的制作方法进行详细的描述，其中，图4为本申请实施例提供的一种RB-IGBT芯片的制作方法的流程图，图5a至图5b为本申请实施例提供的一种制作RB-IGBT芯片的结构流程图。
其中，参考图4所示，本申请实施例提供的一种RB-IGBT的制作方法包括：
S100、提供一衬底。
具体的，提供一衬底，衬底的两表面分别设置有第一划片区和第二划片区，且第一划片区和第二划片区在沿垂直衬底表面的方向的投影有交叠。
参考图5a所示，为本申请实施例提供的一衬底，可选的，衬底可以为N型硅衬底。其中，衬底100的两表面分别设置有第一划片区101和第二划片区102，且衬底100的一表面包括有有效区103，其中，有效区103用于后续制作RB-IGBT芯片的有源区和终端区。
本申请实施例提供的第一划片区和第二划片区在沿垂直衬底表面的方向的投影有交叠，即两个划片区具有相对的交叠区域，以保证对两划片区进行P型掺杂时更快的相连通，以及，便于对衬底进行划片。
S200、在衬底上形成P型隔离区。
具体的，对衬底的划片区进行P型掺杂，直至第一划片区对应的掺杂区域和第二划片区对应的掺杂区域相通，以得到P型隔离区。
参考图5b所示，在衬底的第一划片区101和第二划片区102的区域进行P型掺杂，直至第一划片区101和第二划片区102各自对应的掺杂区域相连通，进而得到P型隔离区104。
通过上述制作方法得到具有P型隔离区的衬底后，对衬底进行制作正面结构和背面结构，而后沿划片区进行划片，以得到RB-IGBT芯片，对于RB-IGBT芯片的正面结构和背面结构的制备方法与现有技术相同，故在此不作具体的赘述。优选的，本申请实施例提供的RB-IGBT芯片为高压RB-IGBT芯片。
进一步的，本申请实施例对衬底的划片区进行P型掺杂包括：
采用光刻工艺在衬底的两表面分别制备掩膜层，其中，掩膜层对应衬底的划片区的区域为镂空区域；
采用掺杂工艺对衬底的划片区进行P型掺杂。具体的，
首先在衬底的两表面分别制作光刻胶层，本申请实施例对于光刻胶的类型不作具体限制。而后通过曝光、显影等工艺，将光刻胶层制备为掩膜层，其中，掩膜层对应衬底的划片区的区域为镂空区域。另外，本申请实施例提供的掺杂工艺包括但不限于热扩散工艺，其中，P型掺杂为硼离子掺杂。需要说明的是，本申请实施例在对衬底的划片区进行掺杂时，对于掺杂离子的浓度、掺杂工艺的工艺参数等不作具体限制，需要根据实际应用进行具体设计。
更进一步的，为了缩短制备P型隔离区的时间，以及，方便划片，本申请实施例提供的衬底，沿衬底的划片区的宽度方向，第一划片区与第二划片区具有同一对称轴，其中，可以沿第一划片区与第二划片区具有的同一对称轴进行划片。并且，为了保证对衬底的两表面的划片区进行P型掺杂时得到的P型隔离区更加规整均匀，本申请实施例提供的第一划片区和第二划片区的宽度相同，其中，衬底的划片区的宽度与衬底的厚度的比值为1.2～1.6，包括端点值。
相应的，本申请实施例还提供了一种RB-IGBT芯片，RB-IGBT芯片采用上述实施例提供的的RB-IGBT芯片的制作方法制作而成。优选的，RB-IGBT芯片为高压RB-IGBT芯片。
本申请实施例提供的RB-IGBT芯片的制作方法及RB-IGBT芯片，包括：提供一衬底，所述衬底的两表面分别设置有第一划片区和第二划片区，且所述第一划片区和所述第二划片区在沿垂直所述衬底表面的方向的投影有交叠；对所述衬底的划片区进行P型掺杂，直至所述第一划片区对应的掺杂区域和所述第二划片区对应的掺杂区域相通，以得到P型隔离区。
由上述内容可知，在制作RB-IGBT芯片的隔离层时，通过在衬底的两表面分别设置对应的划片区，而后对划片区进行P型掺杂以得到P型隔离区，最后在制作RB-IGBT芯片正面和背面结构完毕后，通过对划片区进行划片得到RB-IGBT芯片的隔离层，通过对衬底双面进行掺杂，以使形成P型隔离区的时间大大缩小，提高了制作效率；而且还避免的制作P型隔离区时由于掺杂时间过长而出现P型隔离区扩散范围过大情况，本申请实施例提供的技术方案降低了资源的浪费，降低了制作成本。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种RB-IGBT芯片的制作方法，其特征在于，包括：
提供一衬底，所述衬底的两表面分别设置有第一划片区和第二划片区，且所述第一划片区和所述第二划片区在沿垂直所述衬底表面的方向的投影有交叠；
对所述衬底的划片区进行P型掺杂，直至所述第一划片区对应的掺杂区域和所述第二划片区对应的掺杂区域相通，以得到P型隔离区。
2.根据权利要求1所述的RB-IGBT芯片的制作方法，其特征在于，对所述衬底的划片区进行P型掺杂包括：
采用光刻工艺在所述衬底的两表面分别制备掩膜层，其中，所述掩膜层对应所述衬底的划片区的区域为镂空区域；
采用掺杂工艺对所述衬底的划片区进行P型掺杂。
3.根据权利要求2所述的RB-IGBT芯片的制作方法，其特征在于，所述掺杂工艺为热扩散工艺。
4.根据权利要求1所述的RB-IGBT芯片的制作方法，其特征在于，所述P型掺杂为硼离子掺杂。
5.根据权利要求1所述的RB-IGBT芯片的制作方法，其特征在于，沿所述衬底的划片区的宽度方向，所述第一划片区与所述第二划片区具有同一对称轴。
6.根据权利要求5所述的RB-IGBT芯片的制作方法，其特征在于，所述第一划片区和第二划片区的宽度相同。
7.根据权利要求6所述的RB-IGBT芯片的制作方法，其特征在于，所述衬底的划片区的宽度与所述衬底的厚度的比值为1.2～1.6，包括端点值。
8.根据权利要求1所述的RB-IGBT芯片的制作方法，其特征在于，所述RB-IGBT芯片为高压RB-IGBT芯片。
9.一种RB-IGBT芯片，其特征在于，所述RB-IGBT芯片采用权利要求1～8任意一项所述的RB-IGBT芯片的制作方法制作而成。
10.根据权利要求9所述的RB-IGBT芯片的制作方法，其特征在于，所述RB-IGBT芯片为高压RB-IGBT芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510771390.7A CN106711037A (zh) | 2015-11-12 | 2015-11-12 | Rb-igbt芯片的制作方法及rb-igbt芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510771390.7A CN106711037A (zh) | 2015-11-12 | 2015-11-12 | Rb-igbt芯片的制作方法及rb-igbt芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106711037A true CN106711037A (zh) | 2017-05-24 |
Family
ID=58930102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510771390.7A Pending CN106711037A (zh) | 2015-11-12 | 2015-11-12 | Rb-igbt芯片的制作方法及rb-igbt芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711037A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346514A (zh) * | 2018-11-05 | 2019-02-15 | 北京工业大学 | 一种逆阻igbt的芯片及制造方法 |
| CN116130477A (zh) * | 2023-02-28 | 2023-05-16 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
| CN102290437A (zh) * | 2011-09-20 | 2011-12-21 | 上海先进半导体制造股份有限公司 | Vdmos晶体管结构及其形成方法 |
| JP2013125877A (ja) * | 2011-12-15 | 2013-06-24 | Fuji Electric Co Ltd | パワー半導体装置およびその製造方法 |
| CN103632960A (zh) * | 2013-11-27 | 2014-03-12 | 上海联星电子有限公司 | 一种rb-igbt的制备方法 |
-
2015
- 2015-11-12 CN CN201510771390.7A patent/CN106711037A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
| CN102290437A (zh) * | 2011-09-20 | 2011-12-21 | 上海先进半导体制造股份有限公司 | Vdmos晶体管结构及其形成方法 |
| JP2013125877A (ja) * | 2011-12-15 | 2013-06-24 | Fuji Electric Co Ltd | パワー半導体装置およびその製造方法 |
| CN103632960A (zh) * | 2013-11-27 | 2014-03-12 | 上海联星电子有限公司 | 一种rb-igbt的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346514A (zh) * | 2018-11-05 | 2019-02-15 | 北京工业大学 | 一种逆阻igbt的芯片及制造方法 |
| CN116130477A (zh) * | 2023-02-28 | 2023-05-16 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
| CN116130477B (zh) * | 2023-02-28 | 2023-10-27 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6608461B2 (ja) | 絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| CN106711037A (zh) | Rb-igbt芯片的制作方法及rb-igbt芯片 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN104979283A (zh) | Ti-igbt的制作方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN105931952B (zh) | 一种雪崩二极管结构的制造方法 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN102751198B (zh) | 半导体器件中mos晶体管的形成方法 | |
| CN108511521A (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN106981484A (zh) | 利用局部互连缩小标准单元库面积的版图设计方法 | |
| CN104425258A (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| TWI601293B (zh) | Tunneling field effect transistor | |
| CN106711089A (zh) | Rb-igbt芯片的制作方法及rb-igbt芯片 | |
| US20150054132A1 (en) | Lateral bipolar junction transistor and fabrication method thereof | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN103311293B (zh) | 高压晶体管 | |
| CN102683377A (zh) | 一种双漏极型cmos磁场感应晶体管及其制作方法 | |
| CN205645821U (zh) | 一种复合型结终端结构 | |
| CN206388707U (zh) | 用于兼顾igbt短路能力与开关速度的版图结构 | |
| CN104716044A (zh) | 半导体器件及其形成方法 | |
| CN204289465U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170524 |