TWI601293B - Tunneling field effect transistor - Google Patents

Tunneling field effect transistor Download PDF

Info

Publication number
TWI601293B
TWI601293B TW102138544A TW102138544A TWI601293B TW I601293 B TWI601293 B TW I601293B TW 102138544 A TW102138544 A TW 102138544A TW 102138544 A TW102138544 A TW 102138544A TW I601293 B TWI601293 B TW I601293B
Authority
TW
Taiwan
Prior art keywords
gate electrode
field effect
effect transistor
arrangement position
electrode arrangement
Prior art date
Application number
TW102138544A
Other languages
English (en)
Other versions
TW201440219A (zh
Inventor
Yukinori Morita
Shinji Migita
Hiroyuki Ota
Original Assignee
Aist
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aist filed Critical Aist
Publication of TW201440219A publication Critical patent/TW201440219A/zh
Application granted granted Critical
Publication of TWI601293B publication Critical patent/TWI601293B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

穿隧式場效電晶體
本發明係關於利用穿隧現象之穿隧式場效電晶體。
近年來，盛行以LSI之低消耗電力化為目標之試驗。降低動作電壓為此試驗之一，但在使用先前之電路之MOS電晶體中，因物理極限而難以大幅度之低電壓化。
例如，如圖14顯示之電晶體之傳達特性所示般，在上述MOS電晶體之傳達特性中，無法實現將開啟電流之上升設為60mV/decade以下之急遽之上升。另，圖14中橫軸表示閘極電壓，縱軸表示對數顯示之汲極電流。
此處，為求LSI之低消耗電力化，而期望基於不同於先前之MOS電晶體之動作原理之低電壓開關設備之開發。
利用半導體之能帶間穿隧現象之穿隧式場效電晶體為其中之一，由於使用不同於上述MOS電晶體之穿隧效果之原理，故如圖14所示般，可取得將開啟電流之上升設為60mV/decade以下之急遽之上升，進而可有效地實現降低電源電壓。
此處，使用圖15說明先前之穿隧式場效電晶體之概略構成。此穿隧式場效電晶體200係於形成有源極區域202及汲極區域203之半導體基板204上，將閘極絕緣膜205與閘極電極206按此順序配置而形成。
源極區域202及汲極區域203係在對半導體基板204高濃度地離子 佈植雜質物質後，藉由活性化退火使上述雜質物質活性化而形成急遽之雜質分布製作而成。
在包含此種構成之穿隧式場效電晶體200中，當自閘極電極206施加閘極電壓，則可如源極區域202中之電子通過形成於與半導體基板204之閘極絕緣膜205之邊界面附近之障壁般產生穿隧現象(參照圖15中之箭頭)，從而產生汲極電流，取得將半導體基板204作為通道區域之電晶體構造(關於以上，例如參照非專利文獻1)。
在穿隧式場效電晶體中，藉由施加於穿隧接合之電場調變能帶，而引起穿隧輸送。因此，重要的是施加更強之電場。因施加之電場依賴施加於閘極電極之電壓，故在低消耗電力取向之低電壓取向電晶體中，需求以更低之電壓進行之動作。即，存在如下相矛盾之要求：為求電晶體之高性能化，需要較大之閘極電壓作為較強之電場，但為求低消耗電力化，重點在於較低之動作電壓。
作為基於某規定之閘極電壓，對上述穿隧接合施加更強之電場之方法，可知有將閘極絕緣膜之膜厚薄膜化之方法(參照非專利文獻2)。
作為現在所使用之閘極絕緣材料，使用其介電常數為3.9至30左右者，可藉由降低電性絕緣膜之膜厚(EOT：SiO2換算絕緣膜厚)強化施加於通道之電場。
但，在此方法中若降低絕緣膜厚，則存在介隔閘極絕緣膜之漏電流增加之問題。
又，作為基於某規定之閘極電壓而施加更強之電場之另一方法，被熟知的是將電晶體之通道不設計成平面型，而設計成3次元之立體構造，在構造之端部上成為通道之角之部分上重疊施加之電壓而進行強化之方法(參照非專利文獻3)。
但，在此方法中存在電場被強化之部位僅限於立體構造中一部 分之部位之問題。
〔先前技術文獻〕 〔非專利文獻〕
〔非專利文獻1〕W.Y. Choi, et. al., Electron Device Letters 28 (2007) 743.
〔非專利文獻2〕T. Mori et. al., Extended Abstracts of Solid State Devices and Materials (SSDM), 74 (2012).
〔非專利文獻3〕Y. Lee et. al., J. Appl. Phys. 109, 113712 (2011).
本發明係以解決先前之上述諸問題，且達成以下之目的為課題。即，本發明之目的在於提供一種穿隧式場效電晶體，其可基於規定之閘極電壓對穿隧接合施加更強之電場，從而可以低電壓動作取得較大之汲極電流。
作為用於解決上述課題之手段，如以下所述。即，
<1>一種穿隧式場效電晶體，其特徵在於至少包含：半導體區域，其係以如下區域形成：源極區域、鄰接於上述源極區域而配置且將其邊界面作為使上述源極區域中之載子穿隧通過之穿隧接合面之通道區域、及鄰接於上述通道區域而配置且自上述通道區域輸送上述載子之汲極區域；及閘極電極，其介隔閘極絕緣膜而配置於上述半導體區域上；且至少於如下位置之各者之位置上配置上述閘極電極：位於與上述通道區域之上述穿隧接合面對向之對向面之第1閘極電極配置位置，及位於自上述對向面之端部向上述源極區域彎曲之上述通道區域之彎曲面、且位於將上述第1閘極電極配置位置作為基準之上述對向面之彎曲方向之第2閘極電極配置位置。
<2>如上述<1>之穿隧式場效電晶體，其中穿隧接合面-對向面間之通道區域之厚度為100nm以下。
<3>如上述<1>至<2>中之任一之穿隧式場效電晶體，其中半導體區域具有左右對稱之構造，將與第1閘極電極配置位置左右對稱之位置作為第3閘極電極配置位置，將與第2閘極電極配置位置左右對稱之位置作為第4閘極電極配置位置時，至少於此等第3閘極電極配置位置、與第4閘極電極配置位置之各者之位置上配置閘極電極。
<4>如上述<3>之穿隧式場效電晶體，其中第2閘極電極配置位置-第4閘極電極配置位置間之距離為500nm以下。
<5>如上述<1>至<4>中之任一之穿隧式場效電晶體，其中第1閘極電極配置位置上之閘極電極、與第2閘極電極配置位置上之閘極電極係實體分離而配置。
<6>如上述<1>至<4>中之任一之穿隧式場效電晶體，其中第1閘極電極配置位置上之閘極電極、與第2閘極電極配置位置上之閘極電極為一體地配置。
<7>如上述<3>至<6>中之任一之穿隧式場效電晶體，其中第3閘極電極配置位置上之閘極電極、與第4閘極電極配置位置上之閘極電極為實體分離而配置。
<8>如上述<3>至<6>中之任一之穿隧式場效電晶體，其中第3閘極電極配置位置上之閘極電極、與第4閘極電極配置位置上之閘極電極為一體地配置。
<9>如上述<1>至<8>中之任一之穿隧式場效電晶體，其中半導體區域係含矽、鍺、及此等之合金中之任一者形成。
<10>如上述<1>至<8>中任一之穿隧式場效電晶體，其中半導體區域係以單一之化合物半導體及不同化合物半導體之異質接合之任一者而形成。
<11>如<1>至<8>中任一之穿隧式場效電晶體，其中半導體區域係以化合物半導體與矽、鍺及此等之合金中之任一者之異質接合而形成。
根據本發明可解決先前技術之上述諸問題，且可提供可基於規定之閘極電壓對穿隧接合施加更強之電場，並可以低電壓動作取得較大之汲極電流之穿隧式場效電晶體。
1‧‧‧穿隧式場效電晶體
2‧‧‧源極區域
3‧‧‧汲極區域
4‧‧‧通道區域
5‧‧‧閘極絕緣膜
6‧‧‧閘極電極
6-1‧‧‧閘極電極
6-2‧‧‧閘極電極
6-3‧‧‧閘極電極
6-4‧‧‧閘極電極
10‧‧‧穿隧式場效電晶體
12‧‧‧源極區域
13‧‧‧汲極區域
14‧‧‧通道區域
15‧‧‧閘極絕緣膜
16‧‧‧閘極電極
20‧‧‧穿隧式場效電晶體
22‧‧‧源極區域
23‧‧‧汲極區域
24‧‧‧通道區域
25‧‧‧閘極絕緣膜
25’‧‧‧閘極絕緣膜
26‧‧‧閘極電極
26’‧‧‧閘極電極
30‧‧‧穿隧式場效電晶體
32‧‧‧源極區域
34‧‧‧通道區域
35‧‧‧閘極絕緣膜
35’‧‧‧閘極絕緣膜
36‧‧‧閘極電極
36’‧‧‧閘極電極
40‧‧‧穿隧式場效電晶體
42‧‧‧源極區域
43‧‧‧汲極區域
44‧‧‧通道區域
45a‧‧‧閘極絕緣膜
45b‧‧‧閘極絕緣膜
46a‧‧‧閘極電極
46b‧‧‧閘極電極
50‧‧‧穿隧式場效電晶體
52‧‧‧源極區域
53‧‧‧汲極區域
54‧‧‧通道區域
55a‧‧‧閘極絕緣膜
55a’‧‧‧閘極絕緣膜
55b‧‧‧閘極絕緣膜
55b’‧‧‧閘極絕緣膜
56a‧‧‧閘極電極
56a’‧‧‧閘極電極
56b‧‧‧閘極電極
56b’‧‧‧閘極電極
60‧‧‧穿隧式場效電晶體
62‧‧‧源極區域
63‧‧‧汲極區域
64‧‧‧通道區域
65a‧‧‧閘極絕緣膜
65b‧‧‧閘極絕緣膜
66a‧‧‧閘極電極
66b‧‧‧閘極電極
100‧‧‧穿隧式場效電晶體
102‧‧‧源極區域
103‧‧‧汲極區域
104‧‧‧通道區域
105‧‧‧閘極絕緣膜
106‧‧‧閘極電極
107‧‧‧BOX層
108‧‧‧矽層
200‧‧‧穿隧式場效電晶體
202‧‧‧源極區域
203‧‧‧汲極區域
204‧‧‧半導體基板
205‧‧‧閘極絕緣膜
206‧‧‧閘極電極
A‧‧‧第1閘極電極配置位置
A’‧‧‧第3閘極電極配置位置
B‧‧‧第2閘極電極配置位置
B’‧‧‧第4閘極電極配置位置
DEPI‧‧‧磊晶成長層之厚度
ID‧‧‧汲極電流
T‧‧‧穿隧接合面
VG‧‧‧閘極電壓
WCH‧‧‧通道區域之寬度
X‧‧‧彎曲方向
Y‧‧‧彎曲方向
θ‧‧‧彎曲角度
圖1(a)係顯示第1實施形態之穿隧式場效電晶體1之剖面構造之圖。
圖1(b)係說明變化穿隧式場效電晶體1之構成例之立體圖。
圖2係顯示第2實施形態之穿隧式場效電晶體10之剖面構造之圖。
圖3係顯示第3實施形態之穿隧式場效電晶體20之剖面構造之圖。
圖4係顯示第4實施形態之穿隧式場效電晶體30之剖面構造之圖。
圖5係顯示第5實施形態之穿隧式場效電晶體40之剖面構造之圖。
圖6係顯示第6實施形態之穿隧式場效電晶體50之剖面構造之圖。
圖7係顯示第7實施形態之穿隧式場效電晶體60之立體圖。
圖8(a)係實施例之穿隧式場效電晶體100之立體圖。
圖8(b)係顯示實施例之穿隧式場效電晶體100之剖面構造之圖。
圖9係表示測定對實施例1及比較例之各穿隧式場效電晶體之閘極電極施加閘極電壓VG(V)時之汲極電流ID(μA/μm)之結果之圖。
圖10係表示測定對實施例1及實施例2之各穿隧式場效電晶體之閘極電極施加閘極電壓VG(V)時之汲極電流ID(μA/μm)之結果之圖。
圖11係顯示模擬在第1實施形態之穿隧式場效電晶體1中，對閘極電極施加電壓時產生之閘極電場之電場強度之結果之圖。
圖12係顯示模擬在第4實施形態之穿隧式場效電晶體30中，對閘極電極施加電壓時產生之閘極電場之電場強度之結果之圖。
圖13(a)係施加電壓為0V之情形之電位分布圖。
圖13(b)係部分地放大圖13(a)之源極區域102之電位分布之圖。
圖13(c)係施加電壓為-1V之情形之電位分布圖
圖13(d)係部分地放大圖13(c)之源極區域102之電位分布之圖。
圖14係顯示電晶體之傳遞特性之圖。
圖15係說明先前之上述穿隧式場效電晶體之概略構成之剖面圖。
(穿隧式場效電晶體)
本發明之穿隧式場效電晶體具有半導體區域、與閘極電極。
〈半導體區域〉
上述半導體區域係以如下區域形成：源極區域；通道區域，其鄰接上述源極區域而配置，且將其邊界面作為使上述源極區域中之載子穿隧通過之穿隧接合面；及汲極區域，其鄰接於上述通道區域而配置，且自上述通道區域輸送上述載子。
上述穿隧接合面係利用以使上述通道區域之價電子帶、傳導帶之能量位準藉由閘極電場急劇變化之方式，形成上述源極區域及上述通道區域而獲得。更具體而言，在上述源極區域與上述通道區域之界面上，可藉由賦予急遽之雜質物質之濃度差、形成上述能量位準差較大之材料之異質接合等方式而獲得。
作為具有如此之穿隧接合面之上述半導體區域之形成方法，並未特別限制，例如，可例舉出於形成上述半導體區域之半導體材料中離子佈植不同之雜質物質，而形成上述源極區域及上述汲極區域之方法。
作為上述半導體材料並未特別限制，例如，可例舉出矽(Si)、鍺(Ge)及此等之合金(SiGe)，使用以此種半導體材料形成之周知之半導體基板。
又，作為上述離子佈植之上述雜質物質，在上述源極區域及上述汲極區域中若為產生載子之材料，並無特別限制，例如，可例舉出硼(B)、磷(P)、砷(As)等。
又，作為上述離子佈植方法並未特別限制，可藉由周知之離子佈植方法實施，例如，可使用周知之離子佈植裝置對上述半導體材料之層，藉由將二氟化硼(BF2)氣體、膦(PH3)(phosphine)氣體、胂(AsH3)(arsine)氣體等之原料氣體、固體P、固體As等之原料固體作為離子源注入上述半導體材料之層予以實施。
上述雜質物質之離子佈植濃度，例如為1×1013/cm2~5×1015/cm2左右。
作為上述源極區域及上述汲極區域，係在上述離子佈植後藉由活性化退火使上述雜質物質活性化而形成。
作為上述活性化退火之方法並未特別限制，可與周知之活性化退火同樣地實施，例如，可例舉出使用鹵素燈照射光而加熱之方法。
此情形，上述半導體材料之層中將上述源極區域及上述汲極區域以外之部分作為上述通道區域。
又，作為上述通道區域亦可於上述半導體材料之層上，使與上述半導體材料相同之半導體材料堆積而作為上述半導體材料之磊晶成長層形成。
作為上述磊晶成長層之形成方法雖未特別限制，但以CVD(Chemical Vapor Deposition：化學蒸氣沉積)法為佳。
此情形，以藉由適宜地調整上述活性化退火之溫度、時間條件，使上述雜質物質自上述源極區域及上述汲極區域，擴散至上述半導體材料之層(上述源極區域及上述汲極區域以外之部分)中，而鈍化上述雜質物質之濃度差且將上述磊晶成長層作為上述通道區域為佳。
又，作為實施上述CVD法之溫度條件，根據將上述磊晶成長層作為上述通道區域之觀點，以使離子佈植至上述源極區域及上述汲極區域之上述雜質物質，不擴散至所形成之上述磊晶成長層中之溫度為佳，例如，上述半導體材料為Si，上述雜質物質為B之情形，上述不擴散溫度為800℃以下之溫度，而上述雜質物質為P之情形，上述不擴散溫度為850℃以下之溫度。
另，作為上述磊晶成長層雖可不添加上述雜質物質，但亦可以低濃度添加上述雜質物質。此情形，在上述磊晶成長層之形成中，添加上述雜質物質之氣體且藉由上述CVD法形成上述磊晶成長層即可。
又，作為上述半導體材料除Si、Ge、SiGe合金以外，可使用化合物半導體材料即GaAs、InGaAs、InAs、InP等。
此情形，可以單一之化合物半導體形成上述半導體區域，亦可藉由複數個化合物半導體材料之異質接合，形成具有上述穿隧接合面之上述半導體區域。
上述前者之情形，作為形成上述源極區域、上述通道區域及上述汲極區域之方法，可例舉出離子佈植上述雜質物質形成上述源極區域及上述汲極區域，並將此外之區域作為上述通道區域之方法；及將上述雜質物質離子佈植至上述化合物半導體之層中，形成上述源極區域及上述汲極區域後，形成於上述化合物半導體之層上不包含或包含低濃度上述雜質物質之磊晶成長層，將該磊晶成長層作為上述通道區 域之方法。另，此等之情形，作為上述離子佈植之實施方法、上述雜質物質之種類、濃度、上述磊晶成長層之形成方法並未特別限制，可根據周知之內容適宜選擇。
又，後者之情形，作為形成上述源極區域、上述通道區域及上述汲極區域之方法，例如，可例舉出以InP形成上述源極區域，以InGaAs形成上述汲極區域，以InAs形成上述通道區域，並採用能量位準差較大之異質接合，將上述源極區域及上述通道區域之異質接合面作為上述穿隧接合面之方法。
另，作為上述異質接合可以上述半導體材料與上述化合物半導體材料形成。
<閘極電極>
上述閘極電極其特徵在於介隔絕緣膜配置於上述半導體區域上，尤其，至少配置於如下位置之各者之位置上：位於對向於上述通道區域之上述穿隧接合面之對向面之第1閘極電極配置位置；及位於自上述對向面之端部向上述源極區域彎曲之上述通道區域之彎曲面，且位於以上述第1閘極電極配置位置作為基準之上述對向面之彎曲方向之第2閘極電極配置位置。
由於將上述閘極電極以如此之電極配置進行配置，藉由自上述第1閘極電極配置位置、與上述第2閘極電極配置位置施加之閘極電場，電場強度被強化且上述閘極電場包含平行於上述載子之輸送方向之成分，故有助於有效之載子輸送。
又，根據實現更有效之載子輸送之觀點，相對具有左右對稱之構造之上述半導體區域，將與上述第1閘極電極配置位置左右對稱之位置作為上述第3閘極電極配置位置，將與第2閘極電極配置位置左右對稱之位置作為第4閘極電極配置位置時，以至少將上述閘極電極配置於此等之第3閘極配置位置與第4閘極電極配置位置之各者之位置上 之構造為佳。
即，根據此種構造除藉由上述第1閘極電極配置位置、上述第2閘極電極配置位置上之上述閘極電極產生之閘極電場外，亦藉由上述第3閘極電極配置位置、上述第4閘極電極配置位置上之上述閘極電極產生之閘極電場，可強化施加於上述穿隧接合面之閘極電場之強度。又，若將上述第2閘極電極配置位置-上述第4之閘極電極配置位置間之距離作為狹間隔，則上述2個閘極電場重疊地作用，可實現更有效之載子輸送。
作為上述閘極絕緣膜之形成方法雖未特別限制，但以ALD(Atomic Layer Deposition：原子層沈積法)法、濺鍍法、CVD法為佳。
作為上述閘極絕緣膜之形成材料未特別限制，可根據目的進行適宜選擇，例如列舉HfO2、Al2O3、ZrO2等。
又，作為上述閘極絕緣膜之厚度未特別限制，採用2nm~8nm左右即可。
又，作為上述閘極絕緣膜之形狀之成形方法未特別限制，可藉由上述ALD法一面將形狀成形，一面直接堆積上述閘極絕緣膜之形成材料，又，使用上述濺鍍法、上述CVD法之情形，亦可藉由使用掩膜之微影技術一面將形狀成形，一面堆積上述閘極絕緣膜之形成材料。
作為上述閘極電極之形成方法雖未特別限制，但以濺鍍法、CVD法為佳。
作為上述閘極電極之形成材料未特別限制，可根據目的進行適宜選擇，例如列舉TiN、TaN、NiSi等。
又，作為上述閘極電極之厚度未特別限制，採用10nm~150nm左右即可。
又，作為上述閘極電極之形狀之成形方法未特別限制，若使用 上述濺鍍法、上述CVD法之情形，可藉由使用掩膜之微影技術一面將形狀成形，一面堆積上述閘極電極之形成材料。
另，作為上述穿隧式場效電晶體，只要無損本發明之效果，可根據目的適宜選擇並配置上述之構造以外之構造。
於以下參照圖式，且更具體地例示說明上述穿隧式場效電晶體之實施形態。
〈第1實施形態〉
於圖1(a)中顯示本發明之第1實施形態之穿隧式場效電晶體1之剖面構造。
此穿隧式場效電晶體1之半導體區域係以如下區域形成：源極區域2；通道區域4，其鄰接於源極區域2配置，且將其邊界面作為使源極區域2中之載子穿隧通過之穿隧接合面T；及汲極區域3，其鄰接於通道區域4配置，且自通道區域4輸送載子。
此處，通道區域4鄰接於源極區域2之側面，且構成穿隧接合面T之側面側之區域包含向上彎曲之整體略L字狀之形狀。
閘極電極6介隔閘極絕緣膜5配置於上述半導體區域上。
此處，閘極絕緣膜5及閘極電極6配置於位於對向於通道區域4之穿隧接合面T之對向面之第1閘極電極配置位置A，與位於自上述對向面之端部向源極區域2彎曲之通道區域4之彎曲面，且位於將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向之第2閘極電極配置位置B之各者之位置上。
又，閘極絕緣膜5及閘極電極6包含第1閘極電極配置位置A、第2閘極電極配置位置B，採用實體一體之構造並以覆蓋朝向通道區域4之上方之L字端側之方式配置。
另，作為第2閘極電極配置位置B，較好係以至少一部分連接於穿隧接合面T之方式配置於通道區域4(及源極區域2)之上面。其中， 若為對穿隧接合面T施加閘極電場之構成，則不一定連接於穿隧接合面T，可採用根據圖示之位置將第2閘極電極配置位置B自穿隧接合面T移動至上述對向面側之通道區域4之上面之位置。
作為通道區域4之穿隧接合面T-上述對向面間之厚度未特別限制，由於當上述對向面離穿隧接合面T過遠，則存在由配置於上述對向面之第1閘極電極配置位置上之閘極電極6形成之電場不作用於穿隧接合面T之情況，故以100nm以下為佳，50nm以下更佳。另，作為上述厚度之下限為以1原子層形成通道區域4之情形之0.1nm左右。
此處，針對配置於第1閘極電極配置位置A及第2閘極電極配置位置B之各位置上之閘極電極、與通道區域之彎曲方向，參照圖1(b)進行更詳細地說明。圖1(b)係說明使穿隧式場效電晶體1變化之構成例之立體圖。
在此構成例中，例舉有經實體分離之閘極電極6-1~6-4之各配置例。
此處，閘極電極6-1配置於位於對向於通道區域4之穿隧接合面T之對向面之第1閘極電極配置位置A上。
又，閘極電極6-2位於自上述對向面之端部向源極區域2彎曲之通道區域4之上述彎曲面，且位於將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向X。
又，閘極電極6-3位於自上述對向面之端部向源極區域2彎曲之通道區域4之上述彎曲面，且將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向Y。
在圖1(b)中顯示通道區域4之上述彎曲面，如在朝向上方之L字端側之面所例示般，圖中存在前面側之面、上面、後側之面3個面。第2閘極電極配置位置除圖1(a)所示之B之位置以外，亦可如閘極電極6-3例示般，存在於將第1閘極電極配置位置A作為基準之上述對向面之 彎曲方向(圖1(b)中之Y方向)。即，若為此種閘極電極配置，藉由配置於上述第1閘極電極配置位置及上述第2閘極電極配置位置之各位置上之上述閘極電極，可強化閘極電場之強度，且因此閘極電場包含與正交於穿隧接合面之載子之輸送方向(圖1(a)中之箭頭方向)平行之成分，故可實現有效之載子輸送。
其中，閘極電極6-4雖配置於通道區域4之上述彎曲面上，但由於不存在於將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向，故而成為自上述第2閘極電極配置位置偏離之配置。
因此，作為配置於有效之位置之閘極電極，可例舉出配置於第1閘極電極配置位置A上之閘極電極6-1、與配置於上述第2閘極電極配置位置上之閘極電極6-2、閘極電極6-3。
另，閘極電極6-2、閘極電極6-3係配置任意一者即可，亦可配置二者。
又，作為閘極電極至少存在於上述第1閘極電極配置位置及上述第2閘極電極配置位置之各位置上即可，在本發明之穿隧式場效電晶體中除此以外，並非排除配置配置於自上述各位置偏離之位置之閘極電極(例如，圖1(b)中之閘極電極6-4)之構成者。
另，若將閘極電極6-2之配置例作為參考，說明自上述對向面向源極區域2彎曲之上述彎曲面，則彎曲之角度θ為圖1(b)中略直角，但根據源極區域2之形成條件(蝕刻成形條件等)不同亦存在不為直角之情形。
此情形只要滿足上述第1閘極電極配置位置及上述第2閘極電極配置位置之條件，亦包含於本發明。
在此種構成之穿隧式場效電晶體1中，由於藉由配置於第1閘極電極配置位置A及第2閘極電極配置位置B上之閘極電極6所作出之高強度之閘極電場，可進行有效之載子輸送，故可基於所定之閘極電壓 對穿隧接合施加更強之電場，從而可以低電壓動作取得較大之汲極電流。
〈第2實施形態〉
圖2顯示本發明之第2實施形態之穿隧式場效電晶體10之剖面構造。穿隧式場效電晶體10係由源極區域12、通道區域14、汲極區域13、閘極絕緣膜15及閘極電極16構成。
在此穿隧式場效電晶體10中，源極區域及通道區域之構成與第1實施形態之穿隧式場效電晶體1不同。
即，在穿隧式場效電晶體10中，通道區域14採用平板狀之形狀，且採用通道區域14之下面之一部分接合於源極區域12之上面上之構成。
此情形，閘極絕緣膜15及閘極電極16亦配置於位於對向於通道區域14之穿隧接合面T之對向面之第1閘極電極配置位置A，與位於自上述對向面之端部向源極區域2彎曲之通道區域14之彎曲面，且位於將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向之第2閘極電極配置位置B之各者之位置上。
又，由於除此以外之事項亦與第1實施形態之穿隧式場效電晶體1相同，故省略重複之說明。
〈第3實施形態〉
圖3顯示本發明之第3實施形態之穿隧式場效電晶體20之剖面構造。穿隧式場效電晶體20係以源極區域22、通道區域24、汲極區域23、閘極絕緣膜25、25’及閘極電極26、26’構成。
此穿隧式場效電晶體20係將第1實施形態之穿隧式場效電晶體1以左右對稱(圖中、上下對稱)之構造構成之例。
在此例中，與第1實施形態之穿隧式場效電晶體1不同，係將與第1閘極電極配置位置A左右對稱之位置作為第3閘極電極配置位置 A’，將與第2閘極電極配置位置B左右對稱之位置作為第4閘極電極配置位置B’，並於此等第3閘極電極配置位置及第4閘極電極配置位置之各位置上，配置閘極絕緣膜25’與閘極電極26’。
根據此構成，配置於第1閘極電極配置位置A與第2閘極電極配置位置B之各位置上之閘極電極26，與配置於第3閘極電極配置位置A’與第4閘極電極配置位置B’之各位置上之閘極電極26’，藉由各自所作出之閘極電場可進行載子輸送。
又，若將第2閘極電極配置位置B-第4之閘極電極配置位置B’間之距離(此處相當於通道區域24之寬度WCH)作為狹間隔，則上述各閘極電場重疊地作用於穿隧接合面T，從而可進行更有效之載子輸送。
作為此種第2閘極電極配置位置B-第4閘極電極配置位置B’間之距離，以500nm以下為佳，200nm以下更佳，100nm尤其佳。作為上述距離之下限係1nm左右。另，雖未圖示但根據圖1(b)顯示之閘極電極6-2、6-3(第2閘極電極配置位置上之閘極電極之例)理解般，作為第2閘極電極配置位置B與存在於其左右對稱位置之第4閘極電極配置B’之組合，有時根相應於道區域之彎曲面存在複數個。此情形，在存在複數個之上述組合中，於兩者間之距離最短之組合中，將其距離調整至上述數值範圍內。
另，由於除此以外之事項與第1實施形態之穿隧式場效電晶體1相同，故省略重複之說明。
〈第4實施形態〉
圖4顯示本發明之第4實施形態之穿隧式場效電晶體30之剖面構造。穿隧式場效電晶體30係以源極區域32、通道區域34、未圖示之汲極區域、閘極絕緣膜35、35’及閘極電極36、36’構成。
在此穿隧式場效電晶體30中，與第3實施形態之穿隧式場效電晶體20、第2實施形態之穿隧式場效電晶體10相同，通道區域34採用平 板狀之形狀，且採用通道區域34之下面之一部分接合於源極區域32之上面上之構成，上述汲極區域將圖4中所圖示之通道區域34作為前面側而配置於未圖示之後側。
另，由於除此以外之事項與第3實施形態之穿隧式場效電晶體20相同，故省略重複之說明。
〈第5實施形態〉
圖5顯示本發明之第5實施形態之穿隧式場效電晶體40之剖面構造。穿隧式場效電晶體40係以源極區域42、通道區域44、汲極區域43、閘極絕緣膜45a、45b及閘極電極46a、46b構成。
在此第5實施形態之穿隧式場效電晶體40中，係關於在第1實施形態之穿隧式場效電晶體1中包含第1閘極電極配置位置A及第2閘極電極配置位置B上，使一體配置於通道區域4之上述對向面及上述彎曲面之閘極絕緣膜5及閘極電極6，在第1閘極電極配置位置A與第2閘極電極配置位置B之各位置上實體分離，並於第1閘極電極配置位置A上配置閘極絕緣膜45a、閘極電極46a，且於第2閘極電極配置位置B上配置閘極絕緣膜45b、閘極電極46b之構成。
如此般，若採用將第1閘極電極配置位置A上之閘極電極與第2閘極電極配置位置B上之閘極電極分別作為閘極電極46a、46b，進行實體分離而配置之構成，則可獨立控制閘極電極46a、46b。
作為閘極電極46a、46b之控制方法未特別限制，可列舉出自1個電源通過電壓控制電路對閘極電極46a、46b施加不同之電壓之方法，自2個電源對閘極電極46a、46b直接施加不同之電壓之方法，在任一之方法中皆可以較將閘極電極配置於第1閘極電極配置位置A與第2閘極電極配置位置B中之任一者之構成更低之電源電壓，取得充分之汲極電流從而有助於省電力化。
另，由於除此以外之事項與第1實施形態之穿隧式場效電晶體1 相同，故省略重複之說明。
〈第6實施形態〉
圖6顯示本發明之第6實施形態之穿隧式場效電晶體50之剖面構造。穿隧式場效電晶體50係以源極區域52、通道區域54、汲極區域53、閘極絕緣膜55a、55b、55a’、55b’及閘極電極56a、56b、56a’、56b’構成。
在此第6實施形態之穿隧式場效電晶體50中，係與第3實施形態之穿隧式場效電晶體20、第5實施形態之穿隧式場效電晶體40相同，將第1閘極電極配置位置A上之閘極電極及第2閘極電極配置位置B上之閘極電極、以及第3閘極電極配置位置A’上之閘極電極及第4閘極電極配置位置B’上之閘極電極分別作為閘極電極56a、56b、56a’、56b’進行實體分離而配置之構成。
此等閘極電極56a、56b、56a’、56b’可相互獨立地控制，作為其控制方法未特別限制，可列舉出自1個電源通過電源控制電路對閘極電極56a、56b、56a’、56b’施加不同電壓之方法，自複數個電源對閘極電極56a、56b、56a’、56b’直接施加不同電壓之方法，及組合此等之方法。
另，由於除此以外之事項與第3實施形態之穿隧場效電晶體20及第5實施形態之穿隧式場效電晶體40相同，故省略重複之說明。
〈第7實施形態〉
圖7顯示本發明之第7實施形態之穿隧式場效電晶體60之立體圖。穿隧式場效電晶體60係以源極區域62、通道區域64、汲極區域63、閘極絕緣膜65a、65b及閘極電極66a、66b構成。
此第7實施形態之穿隧式場效電晶體60之半導體區域係關於將第3實施形態之穿隧式場效電晶體20之半導體區域以圓柱狀之形狀構成之例。
即，第7實施形態之穿隧式場效電晶體60之半導體區域係以如下區域形成：圓柱狀之源極區域62；通道區域64，其係於該源極區域62上，將圓柱狀之凸緣部與直徑小於自凸緣中心向上述圓柱狀之源極區域62之高度方向突出之源極區域62之小徑之圓柱部，以此順序配置之剖面觀察為整體略凸狀者；及圓柱狀之汲極區域63，其配置於通道區域64之上述圓柱部上。此情形，源極區域62與通道區域64之上述圓柱狀之凸緣部之邊界面為穿隧接合面T。
又，閘極絕緣膜65a及閘極電極66a配置於位於與通道區域64之穿隧接合面T對向之對向面之第1閘極電極配置位置A上，閘極絕緣膜65b及閘極電極66b配置於位於自上述對向面之端部向源極區域62彎曲之通道區域64之彎曲面，且位於將第1閘極電極配置位置A作為基準之上述對向面之彎曲方向之第2閘極電極配置位置B上。
其中，閘極絕緣膜65a、65b及閘極電極66a、66b之配置不限於此例，閘極絕緣膜及閘極電極亦可根據如以下之變化例之構成而配置。
即，(1)亦可採用如下構成：除配置於上述凸緣部之上述對向面及上述彎曲面上之閘極絕緣膜65a、65b及閘極電極66a、66b以外，將此等之閘極電極之配置位置作為基準(0°)，於上述對向面上之任意之位置(例如，距離45°、90°、135°、180°之位置)上，介隔閘極絕緣膜在上述對向面與上述彎曲面上配置至少1組以上經實體分離之閘極電極之組合。
又，(2)亦可採用以使經實體分離之閘極電極66a、66b至少包含於第1閘極電極配置位置A及第2閘極電極配置位置B之各位置上之方式，將實體一體形成之1個閘極電極介隔閘極絕緣膜而配置之構成。
又，(3)亦可採用在與上述凸緣部之上述對向面之外周相似之內側之圓環位置上介隔閘極絕緣膜旋轉配置閘極電極，且於上述凸緣部之上述彎曲面之全周上介隔閘極絕緣膜旋轉配置閘極電極之構成。
又，(4)亦可採用在上述(3)之構成中，將配置於與上述凸緣部之上述對向面之外周相似之內周位置上之閘極電極、與配置於上述凸緣部之上述彎曲面之全周上之閘極電極介隔閘極絕緣膜而實體一體形成之構成。
其中，上述(4)之構成可進行最有效地載子輸送，尤其佳。
另，由於除此以外之事項與第1實施形態之穿隧式場效電晶體1、第3實施形態之穿隧式場效電晶體20、第5實施形態之穿隧式場效電晶體40及第6實施形態之穿隧式場效電晶體50相同，故省略重複之說明。
另，上述第1~第7實施形態之各穿隧式場效電晶體係例示本發明之上述穿隧式場效電晶體者，作為本發明之上述穿隧式場效電晶體不限於此等之例，進而包含變化例。又，第1~第7實施形態之各穿隧式場效電晶體用於周知之穿隧式場效電晶體，亦可進而具有各種構造。
〈實施例〉 (實施例1)
以圖8(a)及圖8(b)顯示之構造，製造實施例之穿隧式場效電晶體100。另，圖8(a)顯示實施例之穿隧式場效電晶體100之立體圖，圖8(b)為自箭頭D方向觀察圖8(a)之C-C’線方向之剖面之剖面圖。具體而言，如以下般製造。又，圖8(a)、(b)中之IT顯示基於穿隧電流之載子之輸送方向，圖8(b)中EPara顯示與穿隧接合面之上述載子之輸送方向平行之電場成分，圖8(b)中之EOrtho顯示與上述穿隧接合面之上述載子之輸送方向正交之電場成分，圖8(b)中之ESynth顯示上述穿隧接合面之合成電場成分。
首先，於厚145nm二氧化矽絕緣層(BOX層)107上，形成厚80nm之矽層108，而準備矽絕緣體(SOI)基板。
其次，於矽層108上塗布抗蝕劑形成保護層。藉由微影技術加工 此保護層，而於矽層108上形成未形成有上述保護層之區域、與形成有上述保護層之區域。
再次，將上述保護層作為掩膜，於未形成有上述保護層之區域之矽層108中藉由離子佈植法注入成為雜質之元素，從而形成源極區域102、與汲極區域103。
即，使用離子佈植裝置(日本真空技術(ULVAC)公司製造IW-630)，對未形成有上述保護層之區域之矽層108，自其表面側以7Kev之加速能量注入AsH3，形成以2×1013cm-2之雜質濃度包含作為n型雜質之As之源極區域102，又，以7Kev之加速能量注入BF2，形成以2×1013cm-2之雜質濃度包含作為p型雜質之B之汲極區域103。在於此源極區域102中注入n型雜質，且於汲極區域103中注入p型雜質之態樣中，作為p型電晶體動作。
其後，使用急速試料加熱裝置(日本光洋熱處理公司製造RLA-3108)，對形成有源極區域102及汲極區域103之上述SOI基板，在氮環境下以約1,000℃施加1秒左右之活性化退火，而使上述p型雜質及上述n型雜質活性化。
接著，洗淨上述SOI基板之表面並除去包含上述保護層之多餘物。
其次，使用CVD裝置(日立國際電氣公司製造)，以Si2H4作為原料氣體，並將堆積溫度設為500℃，於上述SOI基板上堆積作為真性半導體材料之Si，而以厚(DEPI)約10nm均一地形成作為通道區域104之磊晶成長層。對此磊晶成長層不進行摻雜，而在以高濃度注入上述p型雜質及上述n型雜質之源極區域102及汲極區域103之間，形成急劇之雜質密度之梯度。
再其次，使用反應性離子蝕刻裝置(日立製作所公司製造)，以Ar/HBr混合電漿用1,500W之RF功率蝕刻1分鐘，以露出源極區域102 與通道區域104之積層面之方式進行形狀加工。此處，以使通道區域104之寬度WCH成為10μm而進行形狀加工。
接著，使用ALD裝置(日立國際電氣公司製造)，將堆積溫度設為200℃堆積作為閘極絕緣膜形成材料之HfO2，而以厚度5nm均一地形成上述HfO2之閘極絕緣膜105。
此處，閘極絕緣膜105包含位於對向於通道區域104之穿隧接合面之對向面之第1閘極電極配置位置，與位於自上述對向面之端部向源極區域102彎曲之通道區域104之彎曲面，且位於將第1閘極電極配置位置作為基準之上述對向面之彎曲方向之第2閘極電極配置位置之各者之位置，進而，包含上述第1閘極電極配置位置之左右對稱位置之第3閘極電極配置位置，與上述第2閘極電極配置位置之左右對稱位置之第4閘極電極配置位置之各者之位置，且以覆蓋源極區域102-通道區域104之積層面(包含上述彎曲面之面)、及通道區域104之上述對向面上之方式形成(參照圖8(b))。
其次，使用濺鍍裝置(日本真空技術公司製造W-200)，在室溫條件下於閘極絕緣膜105上，對準該閘極絕緣膜105之配置位置堆積作為閘極電極形成材料之TiN，而以厚度30nm均一地形成TiN之閘極電極106。
再次，對閘極絕緣膜105及閘極電極106使用反應性離子蝕刻裝置(日立製作所公司製造)，以Ar/HBr混合電漿用1500W之RF功率蝕刻1分鐘，而加工成圖8(a)所示之形狀。另，圖8(a)中LOV表示形成於源極區域102上之位置上之閘極絕緣膜105及閘極電極106之長度。
根據以上，製造出實施例1之穿隧式場效電晶體。
(比較例)
在實施例1之穿隧式場效電晶體之製造中，不於第2閘極電極配置位置上形成閘極絕緣膜，而僅於與通道區域104之上述穿隧接合面 對向之上述對向面上形成閘極絕緣膜，除僅於該閘極絕緣膜上形成有閘極電極以外，與實施例1同樣地製造比較例之穿隧式場效電晶體。
於圖9中顯示測定對實施例1及比較例之各穿隧式場效電晶體之閘極電極施加閘極電壓VG(V)時之汲極電流ID(μA/μm)之結果。
如該圖9顯示般，在實施例1之穿隧式場效電晶體中，作用於上述穿隧接合面之電場經強化，而顯示出較比較例之穿隧式場效電晶體更高之汲極電流值。
因此，在實施例1之穿隧式場效電晶體中，可基於規定之閘極電壓對穿隧接合施加更強之電場，從而可以低電壓動作取得較大之汲極電流。
(實施例2)
在實施例1之穿隧式場效電晶體之製造中，除將通道區域104之寬度WCH自10μm變更為0.17μm以外，與實施例1同樣地製造出實施例2之穿隧式場效電晶體。
圖10顯示測定對實施例1及實施例2之各穿隧式場效電晶體之閘極電極施加閘極電壓VG(V)時之汲極電流ID(μA/μm)之結果。
如該圖10所示般，在實施例2之穿隧式場效電晶體中，藉由配置於上述第1閘極電極配置位置、上述第2閘極電極配置位置之各位置上之上述閘極電極，與配置於上述第3閘極電極配置位置、上述第4閘極電極配置位置之各位置上之上述閘極電極之間之重疊效果，使作用於上述穿隧接合面之電場進一步強化，從而顯示出較實施例1之穿隧式場效電晶體更高之汲極電流值。
因此，在除上述第1閘極電極配置位置、上述第2閘極電極配置位置外，於上述第3閘極電極配置位置、上述第4閘極電極配置位置上形成上述閘極電極之情形時，為使由上述第2閘極電極配置位置上之上述閘極電極、與上述第4閘極電極配置位置上之上述閘極電極所產 生之電場強化顯示出重疊作用，而以將此等之電極間距離作為狹間隔為佳。
(基於模擬結果之適用之構成之研究)
又，於圖11中顯示模擬在上述第1實施形態之穿隧式場效電晶體1(參照圖1(a))中，對閘極電極施加電壓時產生之閘極電場之電場強度之結果。另，圖11中之橫軸顯示將彎曲面側之穿隧接合面之一端部位置(圖1(a)中之上端部位置)作為基準(0nm)，於該穿隧接合面之另一端(圖1(a)中之下端)方向推進一定距離(nm)之位置，縱軸顯示該位置上之電場強度。又，作為模擬條件將施加電壓設為-1V，將通道區域之穿隧接合面-對向面間之厚度設為10nm，將上述穿隧接合面之一端-另一端間之距離設為10nm。
如圖11所示般，在於第1閘極電極配置位置A及第2閘極電極配置位置B之各位置上配置閘極電極之第1實施形態之穿隧式場效電晶體1中，係合成來自各閘極電極之電場而提高電場強度。
另一方面，在僅於第1閘極電極配置位置A上或第2閘極電極配置位置B上配置閘極電極之構成中，電場強度低於在第1實施形態之穿隧式場效電晶體1中所合成之電場。
又，於圖12中顯示模擬在上述第4實施形態之穿隧式場效電晶體30(參照圖4)中，對閘極電極施加電壓時所產生之閘極電場之電場強度之結果。另，圖12中之橫軸顯示將穿隧接合面之第2閘極電極配置位置B與第4閘極電極配置位置B’間之距離(B-B’之距離)之中心位置作為基準(0nm)，於第2閘極電極配置位置B側、第4閘極電極配置位置B’側推進一定距離(nm)之位置，縱軸顯示該位置上之電場強度。又，作為模擬條件將施加電壓設為-1V，將通道區域之穿隧接合面-對向面之厚度設為10nm。本模擬在將上述B-B’之距離設為20nm之情形與設為50nm之情形下進行2次模擬。
如此圖12所示般，相較於B-B’之距離為50nm之情形，採用20nm之情形時在第2閘極電極配置位置B側產生之電場與在第4閘極電極配置位置B’側產生之電場之重疊效果較高，從而顯示出較高之電場強度。
另，此等之模擬係使用由Selete公司所開發之HyENEXSSv5.5而進行。
(基於模擬結果之動作確認)
假想具有與圖8(a)及圖8(b)顯示之穿隧式場效電晶體100大致相同之構造之穿隧式場效電晶體，並基於以下所述之電位分布之模擬結果說明此穿隧場效電晶體之特性。另，說明中之符合為說明之方便而使用與穿隧式場效電晶體100相同符號。
此處，假想之穿隧式場效電晶體之通道區域104之厚度(圖8(a)中之DEPI)設為10nm。又，施加於閘極電極106之施加電壓設為0V、-1V。作為模擬器使用Selete公司製造之HyENEXSS v5.5，模擬圖8(b)所示之剖面構造之通道區域104、源極區域102及二氧化矽絕緣層(BOX層)107之電位分布
於圖13(a)~圖13(b)中顯示模擬結果。圖13(a)係施加電壓為0V之情形之電位分布圖，圖13(b)係部分地放大圖13(a)之源極區域102之電位分布之圖。又，圖13(c)係施加電壓為-1V之情形之電位分布圖，圖13(d)係部分地放大圖13(c)之源極區域102之電位分布之圖。另，各圖中此等之電位分布係投影於圖8(b)顯示之剖面構造之通道區域104、源極區域102及二氧化矽絕緣層(BOX層)107之各構造中而表示。又，各圖中通道區域104與源極區域102之邊界線，由於顯示電位分布故而省略。又，各圖中之X軸及Y軸顯示穿隧式場效電晶體之剖面尺寸，單位為μm。
源極區域102及通道區域104之各電位(V)，因摻雜濃度之差不同 而具有不同之值。此等之值之差大於相當於形成此等構造之矽之能帶隙之值之1.1V，且其障壁足夠薄之情形，可在兩者間進行基於穿隧效果之載子輸送。在施加電壓為0V之圖13(a)、(b)之情形時，在通道區域104中接受由閘極電極106產生之電場之效果最大，且左上角之通道區域104與顯示源極區域102中之最大電位之左上角之源極區域102之電位(V)差為約1.2V，大於相當於矽之能帶隙之值。但，接受由通道區域104之閘極電極106產生之電場之效果較大之區域，係為通道區域104之左上角之極有限之區域，與源極區域102之左上角位置之電位為最大之區域之距離(圖13(b)中之D1)約10nm以上，係無法期望引起充分之穿隧輸送之程度之距離。
另一方面，在施加電壓為-1V之情形時，藉由來自閘極電極106之電場之效果引起電位(V)之調變，於源極區域102及通道區域104中，圖13(c)、(d)中在通道區域104中接受由閘極電極106產生之電場之效果為最大程度之左上角之通道區域104、與顯示源極區域102中之最大電位之左上角之源極區域102之電位(V)之差為約2.4V，充分大於相當於矽之能帶隙之值之1.1V。又，顯示源極區域102中之最大電位之位置、與通道區域104之電位差大於1.1V之位置之距離(圖13(d)中之D2)為約5nm左右。因穿隧輸送在其原理上係相對於穿隧距離之縮短，穿隧輸送量之指數函數將增加，故相對於施加電壓為0V之情形，穿隧距離變薄，從而可產生充分之穿隧現象。
因此，由此等模擬結果確認本發明之穿隧式場效電晶體藉由控制對閘極電極施加之電壓，可進行電晶體動作。
1‧‧‧穿隧式場效電晶體
2‧‧‧源極區域
3‧‧‧汲極區域
4‧‧‧通道區域
5‧‧‧閘極絕緣膜
6‧‧‧閘極電極
A‧‧‧第1閘極電極配置位置
B‧‧‧第2閘極電極配置位置
T‧‧‧穿隧接合面

Claims (11)

  1. 一種穿隧式場效電晶體，其特徵在於至少包含：半導體區域，其係以如下區域形成：源極區域、鄰接於上述源極區域而配置且將其邊界面作為使上述源極區域中之載子穿隧通過之穿隧接合面之通道區域、及鄰接於上述通道區域而配置且自上述通道區域輸送上述載子之汲極區域；及閘極電極，其介隔閘極絕緣膜而配置於上述半導體區域上；且至少於如下位置之各者之位置上配置上述閘極電極：位於與上述通道區域之上述穿隧接合面對向之對向面之第1閘極電極配置位置，及位於自上述對向面之端部向上述源極區域彎曲之上述通道區域之彎曲面、且位於將上述第1閘極電極配置位置作為基準之上述對向面之彎曲方向之第2閘極電極配置位置。
  2. 如請求項1之穿隧式場效電晶體，其中穿隧接合面-對向面間之通道區域之厚度為100nm以下。
  3. 如請求項1或2之穿隧式場效電晶體，其中半導體區域具有左右對稱之構造，將與第1閘極電極配置位置左右對稱之位置作為第3閘極電極配置位置，將與第2閘極電極配置位置左右對稱之位置作為第4閘極電極配置位置時，至少於此等第3閘極電極配置位置、與第4閘極電極配置位置之各者之位置上配置閘極電極。
  4. 如請求項3之穿隧式場效電晶體，其中第2閘極電極配置位置-第4閘極電極配置位置間之距離為500nm以下。
  5. 如請求項1或2之穿隧式場效電晶體，其中第1閘極電極配置位置上之閘極電極、與第2閘極電極配置位置上之閘極電極係實體分離而配置。
  6. 如請求項1或2之穿隧式場效電晶體，其中第1閘極電極配置位置 上之閘極電極、與第2閘極電極配置位置上之閘極電極為一體地配置。
  7. 如請求項3之穿隧式場效電晶體，其中第3閘極電極配置位置上之閘極電極、與第4閘極電極配置位置上之閘極電極為實體分離而配置。
  8. 如請求項3之穿隧式場效電晶體，其中第3閘極電極配置位置上之閘極電極、與第4閘極電極配置位置上之閘極電極為一體地配置。
  9. 如請求項12之穿隧式場效電晶體，其中半導體區域係含矽、鍺、及此等之合金中之任一者形成。
  10. 如請求項1或2之穿隧式場效電晶體，其中半導體區域係以單一之化合物半導體及不同化合物半導體之異質接合之任一者形成。
  11. 如請求項1或2之穿隧式場效電晶體，其中半導體區域係以化合物半導體，與矽、鍺及此等之合金中之任一者之異質接合而形成。
TW102138544A 2013-04-01 2013-10-24 Tunneling field effect transistor TWI601293B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076015A JP2016115686A (ja) 2013-04-01 2013-04-01 トンネル電界効果トランジスタ

Publications (2)

Publication Number Publication Date
TW201440219A TW201440219A (zh) 2014-10-16
TWI601293B true TWI601293B (zh) 2017-10-01

Family

ID=51657945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138544A TWI601293B (zh) 2013-04-01 2013-10-24 Tunneling field effect transistor

Country Status (3)

Country Link
JP (1) JP2016115686A (zh)
TW (1) TWI601293B (zh)
WO (1) WO2014162624A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141436B2 (en) * 2016-04-04 2018-11-27 Purdue Research Foundation Tunnel field effect transistor having anisotropic effective mass channel
JP7013049B2 (ja) * 2018-03-22 2022-01-31 国立研究開発法人産業技術総合研究所 トンネル電界効果トランジスタ及びその設計方法
KR102093894B1 (ko) * 2019-01-15 2020-03-26 한경대학교 산학협력단 동작 성능이 개선된 ｌ형 터널 전계 효과 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110253981A1 (en) * 2010-04-19 2011-10-20 Katholieke Universiteit Leuven, K.U. Leuven R&D Method of manufacturing a vertical tfet
US20110317486A1 (en) * 2010-06-25 2011-12-29 Imec Methods for Operating a Semiconductor Device
US20120187376A1 (en) * 2009-09-30 2012-07-26 Katsuhiro Tomioka Tunnel field effect transistor and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187376A1 (en) * 2009-09-30 2012-07-26 Katsuhiro Tomioka Tunnel field effect transistor and method for manufacturing same
US20110253981A1 (en) * 2010-04-19 2011-10-20 Katholieke Universiteit Leuven, K.U. Leuven R&D Method of manufacturing a vertical tfet
US20110317486A1 (en) * 2010-06-25 2011-12-29 Imec Methods for Operating a Semiconductor Device

Also Published As

Publication number Publication date
TW201440219A (zh) 2014-10-16
WO2014162624A1 (ja) 2014-10-09
JP2016115686A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
JP6671371B2 (ja) トンネル電界効果トランジスタ及びその製造方法
Sharma et al. Effect of high-k and vacuum dielectrics as gate stack on a junctionless cylindrical surrounding gate (JL-CSG) MOSFET
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
Narula et al. Enhanced performance of double gate junctionless field effect transistor by employing rectangular core–shell architecture
Cherik et al. Enhanced on-state current and suppressed ambipolarity in germanium-source dual vertical-channel TFET
JPH07263707A (ja) 薄膜トランジスタ及びその製造方法
TWI601293B (zh) Tunneling field effect transistor
Moon et al. Influence of total ionizing dose on sub-100 nm gate-all-around MOSFETs
Narimani et al. Silicon tunnel FET with average subthreshold slope of 55 mV/dec at low drain currents
US9312378B2 (en) Transistor device
CN106024629A (zh) 具有掺杂分布的半导体晶体管器件
Chattopadhyay et al. Device optimization and scaling properties of a gate-on-germanium source tunnel field-effect transistor
CN103730370B (zh) 提升mosfet性能和nbti的方法和结构
KR101286704B1 (ko) 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법
Knoll et al. Strained silicon based complementary tunnel-FETs: Steep slope switches for energy efficient electronics
Mallik et al. Gate-on-germanium source tunnel field-effect transistor enabling sub-0.5-V operation
US11233131B2 (en) Tunnel field-effect transistor and method for designing same
CN107546276A (zh) 带有注入式背栅的集成jfet结构
JP2014504008A (ja) Ｃｍｏｓ素子及びその製造方法
TW201114038A (en) Depleted top gate junction field effect transistor (DTGJFET)
Kato et al. Si bilayer tunnel field-effect transistor structure realized using tilted ion-implantation technique
CN116404031B (zh) 半导体结构及其制备方法
Wang et al. GeSn/GeSiSn double-heterojunction short channel tunnel field-effect transistor design
JPH04196170A (ja) 半導体装置およびその製造方法
Zhang et al. Degradation mechanisms for polycrystalline silicon thin-film transistors with a grain boundary in the channel under negative gate bias stress

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees