CN205645821U - 一种复合型结终端结构 - Google Patents
一种复合型结终端结构 Download PDFInfo
- Publication number
- CN205645821U CN205645821U CN201620322189.0U CN201620322189U CN205645821U CN 205645821 U CN205645821 U CN 205645821U CN 201620322189 U CN201620322189 U CN 201620322189U CN 205645821 U CN205645821 U CN 205645821U
- Authority
- CN
- China
- Prior art keywords
- doped region
- compound
- ring
- active area
- junction termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本实用新型涉及一种复合型结终端结构，包括场限环P+掺杂区（1）、有源区主结P+掺杂区（2）、截止环N+掺杂区（3）以及复合型结终端P‑掺杂区（4），上述掺杂区均在硅材料衬底（6）的外延层或者高阻层N‑区（5）内，场限环P+掺杂区（1）位于有源区主结P+掺杂区（2）外侧，两区保持一定的距离，复合型结终端P‑掺杂区（4）位于场限环P+掺杂区（1）的外围，且两者紧密相连，复合型结终端P‑掺杂区（4）的结深小于有源区主结P+掺杂区（2）的结深，截止环N+掺杂区（3）位于芯片最外围，与复合型结终端P‑掺杂区（4）保持一定的距离。本实用新型保证场限环P+掺杂区起到一定的分压作用，减缓场限环电场强度，以提高反向击穿电压典型值。
Description
技术领域
本实用新型涉及一种复合型的结终端结构，应用在集成电路或分立器件芯片制造技术领域。
背景技术
在生产半导体功率器件时，反向击穿电压与芯片大小是一对相互制约的参数。功率器件要想获得较高的反向电压，一般通过增加结终端尺寸以及增加外延层（或者高阻层）厚度来实现，但这些措施会增加芯片的大小。有时为了降低生产成本以及满足相应的封装形式的要求，应用端的客户对芯片的大小有一定的限制，因此要提高芯片的反向击穿电压同时又不能增加终端尺寸，需对现有终端结构进行优化。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种复合型结终端结构，可以生产出终端尺寸不变而反向击穿电压较高的半导体功率器件芯片。
本实用新型解决上述问题所采用的技术方案为：一种复合型结终端结构，它包括场限环P+掺杂区、有源区主结P+掺杂区、截止环N+掺杂区以及复合型结终端P-掺杂区，上述掺杂区均在硅材料衬底的外延层或者高阻层N-区内，所述场限环P+掺杂区位于有源区主结P+掺杂区外侧，两区保持一定的距离，所述复合型结终端P-掺杂区位于场限环P+掺杂区的外围，且两者紧密相连，复合型结终端P-掺杂区的结深小于有源区主结P+掺杂区的结深，所述截止环N+掺杂区位于芯片最外围，与复合型结终端P-掺杂区保持一定的距离。
优选地，所述复合型结终端P-掺杂区的结深为10μm，有源区主结P+掺杂区和场限环P+掺杂区的结深为20μm，截止环N+掺杂区结深为3μm。
与现有技术相比，本实用新型的优点在于：
本实用新型在有源区主结P+掺杂区、场限环P+掺杂区结深一定的情况下，保证场限环P+掺杂区起到一定的分压作用，与此同时复合型结终端P-掺杂区结深设计的较浅，减缓场限环电场强度，以提高反向击穿电压典型值。
附图说明
图1为本实用新型的结构示意图。
其中：
场限环P+掺杂区1
有源区主结P+掺杂区2
截止环N+掺杂区3
复合型结终端P-掺杂区4
外延层或者高阻层N-区5
硅材料衬底区6。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
如图1所示，本实施例中的一种复合型结终端结构，包括场限环P+掺杂区1、有源区主结P+掺杂区2、截止环N+掺杂区3以及复合型结终端P-掺杂区4。上述掺杂区均在硅材料衬底6的外延层或者高阻层N-区5内，所述场限环P+掺杂区1位于有源区主结P+掺杂区2外侧，两区保持一定的距离，所述复合型结终端P-掺杂区4位于场限环P+掺杂区1的外围，且两者紧密相连，该区的结深小于有源区主结P+掺杂区2的结深。所述截止环N+掺杂区3位于芯片最外围，与复合型结终端P-掺杂区4保持一定的距离。
具体实现步骤如下：
步骤一：在场限环P+掺杂区1外围设计一复合型结终端P-掺杂区4，其与场限环P+掺杂区1相连，在复合型结终端P-掺杂区4掺杂淡硼并进行氧化扩散，结深Xj达到10μm左右；
步骤二：对有源区主结P+掺杂区2、场限环P+掺杂区1进行掺杂浓硼并进行氧化扩散，结深Xj达到20μm左右；
步骤三：对截止环N+掺杂3进行掺杂浓磷并进行氧化扩散，结深Xj达到3μm左右；
除上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。
Claims (2)
1.一种复合型结终端结构，其特征在于它包括场限环P+掺杂区（1）、有源区主结P+掺杂区（2）、截止环N+掺杂区（3）以及复合型结终端P-掺杂区（4），上述掺杂区均在硅材料衬底（6）的外延层或者高阻层N-区（5）内，所述场限环P+掺杂区（1）位于有源区主结P+掺杂区（2）外侧，两区保持一定的距离，所述复合型结终端P-掺杂区（4）位于场限环P+掺杂区（1）的外围，且两者紧密相连，复合型结终端P-掺杂区（4）的结深小于有源区主结P+掺杂区（2）的结深，所述截止环N+掺杂区（3）位于芯片最外围，与复合型结终端P-掺杂区（4）保持一定的距离。
2.根据权利要求1所述的一种复合型结终端结构，其特征在于所述复合型结终端P-掺杂区（4）的结深为10μm，有源区主结P+掺杂区（2）和场限环P+掺杂区（1）的结深为20μm，截止环N+掺杂区（3）结深为3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620322189.0U CN205645821U (zh) | 2016-04-18 | 2016-04-18 | 一种复合型结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620322189.0U CN205645821U (zh) | 2016-04-18 | 2016-04-18 | 一种复合型结终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205645821U true CN205645821U (zh) | 2016-10-12 |
Family
ID=57065643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620322189.0U Active CN205645821U (zh) | 2016-04-18 | 2016-04-18 | 一种复合型结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205645821U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783957A (zh) * | 2016-12-27 | 2017-05-31 | 西安电子科技大学 | 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法 |
-
2016
- 2016-04-18 CN CN201620322189.0U patent/CN205645821U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783957A (zh) * | 2016-12-27 | 2017-05-31 | 西安电子科技大学 | 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2011106038A (ru) | Фотоэлектрический элемент, имеющий высокую эффективность преобразования | |
| TWI521568B (zh) | A wafer structure, and a power element to which it is applied | |
| JP2004031884A5 (zh) | ||
| KR101592232B1 (ko) | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 | |
| CN205645821U (zh) | 一种复合型结终端结构 | |
| CN204243047U (zh) | 沟槽超级结半导体器件的正交超级结拐角终端 | |
| IN2014CH03234A (zh) | ||
| CN203644786U (zh) | 超低电容固体放电管 | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN213026140U (zh) | 一种沟槽mosfet结构 | |
| CN101452966B (zh) | 齐纳二极管及其制造方法 | |
| CN101393926A (zh) | 具有p-区的双极晶体管功率器件及其低掺杂隔离制造方法 | |
| CN104167435B (zh) | 一种带分压环结构的片上高压电阻 | |
| CN105185832A (zh) | 超高压隔离结构 | |
| CN204632763U (zh) | 半导体芯片版面结构 | |
| CN203165900U (zh) | 一种高耐压肖特基芯片 | |
| CN106711037A (zh) | Rb-igbt芯片的制作方法及rb-igbt芯片 | |
| CN105206608A (zh) | 一种双管芯的Trench MOSFET及其加工方法 | |
| CN109599332A (zh) | 一种低伏电压调整二极管制造方法 | |
| CN204668310U (zh) | 高压超结mosfet器件终端结构 | |
| CN104332496B (zh) | 一种注入增强型绝缘栅双极型晶体管 | |
| CN104205337B (zh) | 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管 | |
| CN201893319U (zh) | 一种高压frd的截断型深槽结构 | |
| CN103681807B (zh) | 一种双极结型晶体管及其制作方法 | |
| CN102820332B (zh) | 与mos管集成的垂直型双极结型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 214434 Chengjiang East Road, Binjiang Development Zone, Jiangyin City, Wuxi City, Jiangsu Province Patentee after: Jiangsu Xinshun Microelectronics Co.,Ltd. Address before: 214434 Chengjiang East Road, Binjiang Development Zone, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: XINSUN Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |