CN204243047U - 沟槽超级结半导体器件的正交超级结拐角终端 - Google Patents
沟槽超级结半导体器件的正交超级结拐角终端 Download PDFInfo
- Publication number
- CN204243047U CN204243047U CN201420660458.5U CN201420660458U CN204243047U CN 204243047 U CN204243047 U CN 204243047U CN 201420660458 U CN201420660458 U CN 201420660458U CN 204243047 U CN204243047 U CN 204243047U
- Authority
- CN
- China
- Prior art keywords
- super junction
- terminal
- type post
- orthogonal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Abstract
沟槽超级结半导体器件的正交超级结拐角终端属于半导体器件技术领域。在现有沟槽超级结半导体器件的超级结终端的超级结拐角终端中，交替排列的P型柱和N型柱呈扇形分布，P型柱和N型柱内的电荷不平衡，致使器件耐压性能不良。本实用新型之沟槽超级结半导体器件的正交超级结拐角终端由交替排列的P型柱和N型柱构成，其特征在于，构成正交超级结拐角终端的交替排列的P型柱和N型柱其走向在与矩形芯片一个直角边终端的超级结平行的同时，与所述直角边终端相邻的另一个直角边终端的超级结垂直。这种正交形态遵从既存晶向，晶向匹配，能够避免填充空洞的形成。
Description
技术领域
本实用新型涉及一种沟槽超级结半导体器件的正交超级结拐角终端，属于半导体器件技术领域。
背景技术
在现有技术领域，超级结(Super Junction)技术被用于功率半导体器件的终端部分，由此获得超级结半导体器件。超级结半导体器件的超级结终端制造工艺分为扩散工艺和沟槽工艺，这两种工艺采用不同的方式在横向器件耐压层中形成交替排列的P型柱和N型柱，由此构成超级结。
所述的扩散工艺采用多次光刻、注入、退火的方式形成超级结。这种扩散工艺成本高，而且受扩散温度制约，单胞最小化受到制约。
所述沟槽工艺则是在横向器件芯片内部耐压层中刻蚀周期排列的深沟槽，然后外延填充这些沟槽。例如，在耐压层的N型层沟槽中外延填充P型区，得到交替排列的P型柱和N型柱，由此构成超级结，如图1、图2所示，如此制作的器件被称为沟槽超级结半导体器件，沟槽超级结半导体器件的超级结终端可以划分为直角边终端1和拐角终端2，如图3所示。所述沟槽工艺成本低，而且随着设备、工艺技术的改进，能够将单胞密度做得更高，相比扩散工艺，其技术优势明显。
但是，在这种沟槽超级结半导体器件的超级结终端的超级结拐角终端中，交替排列的P型柱和N型柱呈扇形分布，如图4所示，这种方案存在的问题是，在超级结拐角终端中的沟槽内，晶向改变或者沟槽的槽宽变化都会增加沟槽的外延填充，外延填充后晶体结构不规范，晶向匹配不佳，极易形成填充空洞。一旦形成填充空洞，会使超级结中的P型柱和N型柱内的电荷不平衡，致使器件耐压性能不良。
实用新型内容
为了解决在现有沟槽超级结半导体器件的超级结终端中的超级结拐角终端部分中存在的填充空洞问题，我们发明了一种沟槽超级结半导体器件的正交超级结拐角终端。
本实用新型之沟槽超级结半导体器件的正交超级结拐角终端由交替排列的P型柱和N型柱构成，其特征在于，如图1、图2、图5所示，构成正交超级结拐角终端的交替排列的P型柱和N型柱其走向在与矩形芯片一个直角边终端的超级结平行的同时，与所述直角边终端相邻的另一个直角边终端的超级结垂直。
本实用新型其技术效果在于，所述正交超级结拐角终端中的超级结与器件终端其他部分中的超级结在走向上非平行既垂直，呈正交形态，遵从既存晶向，在本实用新型之正交超级结拐角终端的制作过程中，沟槽的槽宽能够保持不变，从而不会增加沟槽的外延填充，外延填充后晶体结构依然规范，晶向匹配，避免形成填充空洞。所以，在采用本实用新型之正交超级结拐角终端的沟槽超级结半导体器件中，超级结中的P型柱和N型柱内的电荷平衡，器件耐压性能良好。
由于在沟槽超级结半导体器件中，一个方向上的沟槽超级结自有源区延伸至终端区，如图1所示，在反偏下，在有源区，电场的方向与沟槽超级结平行；在终端区，电场的方向也与沟槽超级结平行，器件耐压得到最大化。由此可见本实用新型的一个附加效果是，所述“器件耐压得到最大化”的效果同样会在正交超级结拐角终端出现。这是因为正交超级结拐角终端中的超级结部分或者全部与自有源区延伸至终端区的沟槽超级结平行，如图1或者图5所示。
本实用新型之正交超级结拐角终端的制作工艺与现有沟槽超级结半导体器件工艺相同，并未因超级结拐角终端的结构与现有技术不同而导致制作成本的提高。
附图说明
图1是本实用新型之正交超级结拐角终端结构俯视示意图，该图同时表示正交超级结拐角终端中彼此垂直的两部分超级结，该图还作为摘要附图。图2是本实用新型之正交超级结拐角终端结构沿图1A-A方向剖视示意图，该图同时表示在所述正交超级结拐角终端表面扩散形成的P型半导体层。图3是沟槽超级结半导体器件的超级结终端中的直角边终端和拐角终端分布俯视示意图。图4是现有沟槽超级结半导体器件拐角终端中交替排列的P型柱和N型柱分布俯视示意图。图5是本实用新型之正交超级结拐角终端结构俯视示意图，该图同时表示正交超级结拐角终端中彼此平行的全部超级结。图6是本实用新型之正交超级结拐角终端结构俯视示意图，该图同时表示所述正交超级结拐角终端中的各P型柱的外端随着各P型柱位置远离直角边终端而内移。
具体实施方式
本实用新型之沟槽超级结半导体器件的正交超级结拐角终端由交替排列的P型柱和N型柱构成，如图1、图2、图5所示，构成正交超级结拐角终端的交替排列的P型柱和N型柱其走向在与矩形芯片一个直角边终端的超级结平行的同时，与所述直角边终端相邻的另一个直角边终端的超级结垂直，具体包括两种状态，一是以矩形芯片对角线为界，将构成正交超级结拐角终端的交替排列的P型柱和N型柱分为两部分，该两部分交替排列的P型柱和N型柱的走向相互垂直，如图1所示；二是构成正交超级结拐角终端的全部交替排列的P型柱和N型柱的走向相同，如图5所示。
在所述正交超级结拐角终端表面扩散有P型半导体层，如图1、图2、图5、图6所示，该P型半导体层在将构成正交超级结拐角终端的P型柱和N型柱连接起来的同时，将正交超级结拐角终端与有源区也连接起来。由于正交超级结拐角终端中的N型柱彼此由正交超级结拐角终端下面的N型层相连，器件终端电压效率因此会降低，而所述P型半导体层的存在能够避免器件终端电压效率降低现象的发生。
所述正交超级结拐角终端中的各P型柱的外端随着各P型柱位置远离直角边终端而内移，如图6所示，这样能够避免在芯片裂片过程中因可能出现的崩角而导致对所述正交超级结拐角终端的破坏。
Claims (4)
1.一种沟槽超级结半导体器件的正交超级结拐角终端，由交替排列的P型柱和N型柱构成，其特征在于，构成正交超级结拐角终端的交替排列的P型柱和N型柱其走向在与矩形芯片一个直角边终端的超级结平行的同时，与所述直角边终端相邻的另一个直角边终端的超级结垂直。
2.根据权利要求1所述的沟槽超级结半导体器件的正交超级结拐角终端，其特征在于，以矩形芯片对角线为界，将构成正交超级结拐角终端的交替排列的P型柱和N型柱分为两部分，该两部分交替排列的P型柱和N型柱的走向相互垂直；或者，构成正交超级结拐角终端的全部交替排列的P型柱和N型柱的走向相同。
3.根据权利要求1所述的沟槽超级结半导体器件的正交超级结拐角终端，其特征在于，在所述正交超级结拐角终端表面扩散有P型半导体层，该P型半导体层在将构成正交超级结拐角终端的P型柱和N型柱连接起来的同时，将正交超级结拐角终端与有源区也连接起来。
4.根据权利要求1所述的沟槽超级结半导体器件的正交超级结拐角终端，其特征在于，所述正交超级结拐角终端中的各P型柱的外端随着各P型柱位置远离直角边终端而内移。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420660458.5U CN204243047U (zh) | 2014-11-03 | 2014-11-03 | 沟槽超级结半导体器件的正交超级结拐角终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420660458.5U CN204243047U (zh) | 2014-11-03 | 2014-11-03 | 沟槽超级结半导体器件的正交超级结拐角终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204243047U true CN204243047U (zh) | 2015-04-01 |
Family
ID=52772503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420660458.5U Active CN204243047U (zh) | 2014-11-03 | 2014-11-03 | 沟槽超级结半导体器件的正交超级结拐角终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204243047U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374877A (zh) * | 2014-08-13 | 2016-03-02 | 瑞萨电子株式会社 | 半导体器件及半导体器件的制造方法 |
| CN111384147A (zh) * | 2018-12-28 | 2020-07-07 | 比亚迪股份有限公司 | Pin二极管及其制备方法 |
| CN115440796A (zh) * | 2022-10-24 | 2022-12-06 | 上海功成半导体科技有限公司 | 一种超结器件终端保护的版图结构 |
| WO2024001779A1 (zh) * | 2022-06-30 | 2024-01-04 | 苏州华太电子技术股份有限公司 | 超级结功率器件 |
-
2014
- 2014-11-03 CN CN201420660458.5U patent/CN204243047U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374877A (zh) * | 2014-08-13 | 2016-03-02 | 瑞萨电子株式会社 | 半导体器件及半导体器件的制造方法 |
| CN111384147A (zh) * | 2018-12-28 | 2020-07-07 | 比亚迪股份有限公司 | Pin二极管及其制备方法 |
| CN111384147B (zh) * | 2018-12-28 | 2021-05-14 | 比亚迪半导体股份有限公司 | Pin二极管及其制备方法 |
| WO2024001779A1 (zh) * | 2022-06-30 | 2024-01-04 | 苏州华太电子技术股份有限公司 | 超级结功率器件 |
| CN115440796A (zh) * | 2022-10-24 | 2022-12-06 | 上海功成半导体科技有限公司 | 一种超结器件终端保护的版图结构 |
| CN115440796B (zh) * | 2022-10-24 | 2023-08-15 | 上海功成半导体科技有限公司 | 一种超结器件终端保护的版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204243047U (zh) | 沟槽超级结半导体器件的正交超级结拐角终端 | |
| CN102214678B (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
| CN105304696A (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN104009072A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN106356401B (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN104183634A (zh) | 一种沟槽栅igbt芯片 | |
| WO2014140000A3 (en) | Lateral single-photon avalanche diode and their manufacturing method | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN205900555U (zh) | 一种大导电面积高效率的沟槽式肖特基芯片 | |
| CN103839977A (zh) | Pin超结结构 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN108063159A (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN204668310U (zh) | 高压超结mosfet器件终端结构 | |
| CN104617158A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN104332489A (zh) | 半导体器件的具有表面超级结结构的终端 | |
| CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
| CN108376713A (zh) | 一种具有超结结构的半导体器件及其制作方法 | |
| CN103035723A (zh) | 一种超级结深沟槽结构 | |
| CN103745987B (zh) | 一种场限环-负斜角复合终端结构 | |
| CN204696123U (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN106783952A (zh) | 一种沟槽栅igbt器件 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN205992533U (zh) | 一种具有三维结构的半导体晶圆 | |
| CN203589029U (zh) | 具有串联的双nmos的集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |