CN104181016B - 深沟槽产品的深沟槽底端定位的物理分析方法 - Google Patents

深沟槽产品的深沟槽底端定位的物理分析方法 Download PDF

Info

Publication number
CN104181016B
CN104181016B CN201310192500.5A CN201310192500A CN104181016B CN 104181016 B CN104181016 B CN 104181016B CN 201310192500 A CN201310192500 A CN 201310192500A CN 104181016 B CN104181016 B CN 104181016B
Authority
CN
China
Prior art keywords
deep trench
groove
analysis
dielectric layer
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310192500.5A
Other languages
English (en)
Other versions
CN104181016A (zh
Inventor
赖华平
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310192500.5A priority Critical patent/CN104181016B/zh
Publication of CN104181016A publication Critical patent/CN104181016A/zh
Application granted granted Critical
Publication of CN104181016B publication Critical patent/CN104181016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种深沟槽产品的深沟槽底端定位的物理分析方法,包括步骤:在定义深沟槽图形的掩膜板上定义出分析沟槽图形。同时刻蚀形成深沟槽和分析沟槽。在分析沟槽中填充介质层。在深沟槽填充满硅外延层,并形成深沟槽产品。制备分析样品;对分析样品进行研磨并找到深沟槽的底部,研磨过程中利用分析沟槽中填充的介质层能够和硅直接视觉区别的特性来对深沟槽的深度进行定位。对定位好的深沟槽的底部进行物理分析。本发明能够在分析样品制备过程中实现对深沟槽低端的准确定位,从而能解决深沟槽产品的结构分析、失效分析是的样品制备的难题,并能带来产品的质量提升和工艺改善。

Description

深沟槽产品的深沟槽底端定位的物理分析方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种深沟槽产品的深沟槽底端定位的物理分析方法。
背景技术
深沟槽产品包括超级结器件等高压器件,深沟槽产品都需要用到深沟槽工艺。如图1A所示,是现有深沟槽产品的深沟槽结构示意图;现有深沟槽工艺中,需要先在硅衬底101上采用光刻刻蚀工艺形成深沟槽102,深沟槽102的深度根据器件性能需要,能达到数十微米。如图1B所示,是现有深沟槽产品的深沟槽填充后的结构示意图;之后在深沟槽102中填充硅层103,硅层103和硅衬底101的掺杂类型相反,如当硅衬底101为N型掺杂时,硅层103为P型掺杂。这样通过深沟槽工艺能够在硅衬底101上形成P型薄层和N型薄层交替排列的结构。
上述深沟槽产品的深沟槽底部对产品特性有特别重要的影响:1、深沟槽底部是刻蚀的终端、硅填充的起点,重要的PN结物理连接面。2、深沟槽底部是最易引起沾污、颗粒残留、应力释放等。所以对深沟槽底部进行常规的物理特征监控或失效时的物理解析(如TEM分析等)非常重要。由于沟槽内外的主要材质都为硅,当需要监控沟槽底部状况时,会对相关分析时的样品制备带来很大的困难:
1、断面SEM观察时,往往需要加入化学染色处理,才能观测到底部;同时化学染色会破坏沟槽底部的初始形貌等特征,这会导致无法看到沟槽底部的原始特征。
2、TEM分析时,需要制备适用的薄片样品。传统的直接FIB制样的使用深度为几个微米以下,无法实现底部观察。若对样品进行研磨剥层处理,则难以判断样品已经被处理到靠近深沟槽底部位置,如图1C所示,由于硅层103和硅衬底101全是硅材质,实际上在研磨过程中在视觉上无法将硅层103和硅衬底101区分开来,故没有办法来判断研磨过程中硅层103的深度。
发明内容
本发明所要解决的技术问题是提供一种深沟槽产品的深沟槽底端定位的物理分析方法,能够在分析样品制备过程中实现对深沟槽低端的准确定位,从而能解决深沟槽产品的结构分析、失效分析是的样品制备的难题,并能带来产品的质量提升和工艺改善。
为解决上述技术问题,本发明提供的深沟槽产品的深沟槽底端定位的物理分析方法包括如下步骤:
步骤一、在版图设计及掩膜板订做时,在定义深沟槽产品的深沟槽图形的掩膜板一上定义出分析沟槽图形。
步骤二、利用所述掩膜板一的定义,采用光刻刻蚀工艺在硅片上的芯片区形成深沟槽产品的深沟槽,同时在所述硅片上的划片槽区形成分析沟槽;所述分析沟槽和所述深沟槽的宽度相同;在俯视面上,所述芯片区为长方形或正方形,所述分析沟槽设置在所述芯片区的四条边中的一条或多条的旁侧,所述分析沟槽的长度等于所在侧的所述芯片区的边的长度且和该边平行;在剖面上,所述分析沟槽的顶部宽度均匀,所述分析沟槽的底部呈一弧度并且底部宽度会从顶部宽度的大小缩小到0。
步骤三、在所述分析沟槽中填充介质层,在所述深沟槽不形成所述介质层;所述介质层的材料要求在其顶部无法形成硅外延层,所述介质层的厚度要求至少要将所述分析沟槽的底部完全填满。
步骤四、采用外延工艺在所述深沟槽填充满硅外延层,并形成所述深沟槽产品。
步骤五、对所述深沟槽产品进行分析,包括分步骤:
步骤51、制备分析样品,通过对形成有所述深沟槽产品的硅片进行切片形成所述分析样品,该分析样品包括一个待分析芯片区和该芯片区周侧的所述分析沟槽。
步骤52、对所述分析样品进行研磨并找到所述深沟槽的底部,利用所述分析沟槽中填充的所述介质层能够和硅直接视觉区别的特性来对所述深沟槽的深度进行定位,当所述分析沟槽到达底部时,在俯视面上所述分析沟槽的所述介质层的宽度会缩小、且越靠近最底端时所述介质层的宽度缩小越明显,利用所述介质层的宽度缩小明显的特性判断所述分析样品已经研磨到所述分析沟槽的底部,由于所述深沟槽的底部深度和所述分析沟槽的底部深度相同,通过从所述分析沟槽的底部拉水平线方式对所述深沟槽的底部进行定位。
步骤53、对定位好的所述深沟槽的底部进行物理分析。
进一步的改进是,步骤三中所述介质层将所述分析沟槽完全填满;在所述分析沟槽中填充介质层时在所述芯片区形成保护层从而使所述深沟槽不形成所述介质层。
进一步的改进是,所述介质层的材料为氧化硅或氮化硅。
进一步的改进是,步骤52中通过光学显微镜或者扫描电子显微镜来观察所述介质层的宽度。
进一步的改进是,步骤53中对定位好的所述深沟槽的底部的物理分析包括TEM分析。
本发明通过在芯片区的周侧设置和深沟槽宽度相同的分析沟槽并在分析沟槽中填充介质层,能够利用介质层能和硅直接视觉区别的特性来实现用分析沟槽的底部定位深沟槽的底部,能够在分析样品制备过程中实现对深沟槽低端的准确定位,从而能解决深沟槽产品的结构分析、失效分析是的样品制备的难题,从而能够实现对深沟槽的底部表面进行最确的物理分析,并能带来产品的质量提升和工艺改善。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A是现有深沟槽产品的深沟槽结构示意图;
图1B是现有深沟槽产品的深沟槽填充后的结构示意图;
图1C是图1B的实际观察到的结构示意图;
图2是本发明实施例方法流程图;
图3A是本发明实施例方法中深沟槽形成后的俯视图;
图3B是图3A中的局部放大图;
图4A是沿图3B中AA’的剖面图;
图4B是图4A中的分析沟槽填充介质层后的剖面图;
图4C是图4B中的深沟槽填充硅外延层后的剖面图;
图5A是本发明实施例中深沟槽的底部判断示意图;
图5B是图5A的实际观察到的结构示意图;
图5C是本发明实施例中对分析样品进行研磨过程中从表面逼近深沟槽底部的监控示意图。
具体实施方式
如图2所示,是本发明实施例方法流程图;本发明实施例深沟槽产品的深沟槽5底端定位的物理分析方法包括如下步骤:
步骤一、在版图设计及掩膜板订做时,在定义深沟槽产品的深沟槽图形的掩膜板一上定义出分析沟槽图形。
步骤二、如图3A所示,是本发明实施例方法中深沟槽形成后的俯视图;图3B是图3A中的局部放大图即虚线框4所示区域的局部放大图。
利用所述掩膜板一的定义,采用光刻刻蚀工艺在硅片1上的芯片区2形成深沟槽产品的深沟槽5,同时在所述硅片1上的划片槽区形成分析沟槽3;其中所述划片槽区为位于所述芯片区2的外部区域。
所述分析沟槽3和所述深沟槽5的宽度相同;在俯视面上,所述芯片区2为长方形或正方形,所述分析沟槽3设置在所述芯片区2的四条边中的一条或多条的旁侧,所述分析沟槽3的长度等于所在侧的所述芯片区2的边的长度且和该边平行;如图4A所示,在剖面上,所述分析沟槽3的顶部宽度均匀,所述分析沟槽3的底部呈一弧度并且底部宽度会从顶部宽度的大小缩小到0。由于所述分析沟槽3和所述深沟槽5的宽度相同,并是同时刻蚀形成,故所述分析沟槽3和所述深沟槽5的深度也相同。
步骤三、如图4B所示,在所述分析沟槽3中填充介质层,填充所述介质层后的所述分析沟槽3标记为分析沟槽3a,在所述深沟槽5不形成所述介质层;所述介质层的材料要求在其顶部无法形成硅外延层,所述介质层的厚度要求至少要将所述分析沟槽3的底部完全填满。
较佳为,所述介质层将所述分析沟槽3完全填满;在所述分析沟槽3中填充介质层时在所述芯片区2形成保护层从而使所述深沟槽5不形成所述介质层。所述介质层的材料为氧化硅或氮化硅。
步骤四、如图4C所示,采用外延工艺在所述深沟槽5填充满硅外延层,填充有所述硅外延层的所述深沟槽5标记为深沟槽5a。之后采用所述深沟槽产品的形成工艺形成所述深沟槽产品。
步骤五、对所述深沟槽产品进行分析,包括分步骤:
步骤51、制备分析样品,通过对形成有所述深沟槽产品的硅片1进行切片形成所述分析样品,该分析样品包括一个待分析芯片区2和该芯片区2周侧的所述分析沟槽3,如能够沿图3A中的虚线框4进行切片得到所述分析样品。
步骤52、对所述分析样品进行研磨并找到所述深沟槽5a的底部,如图5A所示,本发明实施例中通过先找到所述分析沟槽3a的底部,然后通过从所述分析沟槽3a的底部拉水平线即虚线BB’的方法定位所述深沟槽5a的底部;如图5B所示,实际上区域7中是存在图5A中所示的所述深沟槽5a的,但是由于所述深沟槽5a中的硅外延层和所述硅片1都为硅材料,两者在视觉上无法区别开来。
利用所述分析沟槽3a中填充的所述介质层能够和硅直接视觉区别的特性来对所述深沟槽5a的深度进行定位,当所述分析沟槽3a到达底部时,在俯视面上所述分析沟槽3a的所述介质层的宽度会缩小、且越靠近最底端时所述介质层的宽度缩小越明显,利用所述介质层的宽度缩小明显的特性判断所述分析样品已经研磨到所述分析沟槽3a的底部,由于所述深沟槽5a的底部深度和所述分析沟槽3a的底部深度相同,通过从所述分析沟槽3a的底部拉水平线方式对所述深沟槽5的底部进行定位。如图5C所示,研磨过程中,从所述分析样品的表面研磨到CC’线对应深度的表面以及DD’线对应深度的表面时,在俯视面上观察,所述分析沟槽3a宽度基本不变化,当到达所述分析沟槽3a的底部时,所述分析沟槽3a宽度会明显变小,通过所述分析沟槽3a宽度会明显变小的特征就能确定研磨已经达到了所述分析沟槽3a的底部,通过拉水平线的方式也就能确定所述深沟槽5a的底部。较佳为,本发明实施例中通过光学显微镜或者扫描电子显微镜来观察所述分析沟槽3a的所述介质层的宽度。
步骤53、对定位好的所述深沟槽5的底部进行物理分析,所述物理分析包括TEM分析。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (5)

1.一种深沟槽产品的深沟槽底端定位的物理分析方法,其特征在于,包括如下步骤:
步骤一、在版图设计及掩膜板订做时,在定义深沟槽产品的深沟槽图形的掩膜板一上定义出分析沟槽图形;
步骤二、利用所述掩膜板一的定义,采用光刻刻蚀工艺在硅片上的芯片区形成深沟槽产品的深沟槽,同时在所述硅片上的划片槽区形成分析沟槽;所述分析沟槽和所述深沟槽的宽度相同;在俯视面上,所述芯片区为长方形或正方形,所述分析沟槽设置在所述芯片区的四条边中的一条或多条的旁侧,所述分析沟槽的长度等于所在侧的所述芯片区的边的长度且和该边平行;在剖面上,所述分析沟槽的顶部宽度均匀,所述分析沟槽的底部呈一弧度并且底部宽度会从顶部宽度的大小缩小到0;
步骤三、在所述分析沟槽中填充介质层,在所述深沟槽不形成所述介质层;所述介质层的材料要求在其顶部无法形成硅外延层,所述介质层的厚度要求至少要将所述分析沟槽的底部完全填满;
步骤四、采用外延工艺在所述深沟槽填充满硅外延层,并形成所述深沟槽产品;
步骤五、对所述深沟槽产品进行分析,包括分步骤:
步骤51、制备分析样品,通过对形成有所述深沟槽产品的硅片进行切片形成所述分析样品,该分析样品包括一个待分析芯片区和该芯片区周侧的所述分析沟槽;
步骤52、对所述分析样品进行研磨并找到所述深沟槽的底部,利用所述分析沟槽中填充的所述介质层能够和硅直接视觉区别的特性来对所述深沟槽的深度进行定位,当所述分析沟槽到达底部时,在俯视面上所述分析沟槽的所述介质层的宽度会缩小、且越靠近最底端时所述介质层的宽度缩小越明显,利用所述介质层的宽度缩小明显的特性判断所述分析样品已经研磨到所述分析沟槽的底部,由于所述深沟槽的底部深度和所述分析沟槽的底部深度相同,通过从所述分析沟槽的底部拉水平线方式对所述深沟槽的底部进行定位;
步骤53、对定位好的所述深沟槽的底部进行物理分析。
2.一种如权利要求1所述的方法,其特征在于:步骤三中所述介质层将所述分析沟槽完全填满;在所述分析沟槽中填充介质层时在所述芯片区形成保护层从而使所述深沟槽不形成所述介质层。
3.一种如权利要求1或2所述的方法,其特征在于:所述介质层的材料为氧化硅或氮化硅。
4.一种如权利要求1所述的方法,其特征在于:步骤52中通过光学显微镜或者扫描电子显微镜来观察所述介质层的宽度。
5.一种如权利要求1所述的方法,其特征在于:步骤53中对定位好的所述深沟槽的底部的物理分析包括TEM分析。
CN201310192500.5A 2013-05-22 2013-05-22 深沟槽产品的深沟槽底端定位的物理分析方法 Active CN104181016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310192500.5A CN104181016B (zh) 2013-05-22 2013-05-22 深沟槽产品的深沟槽底端定位的物理分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310192500.5A CN104181016B (zh) 2013-05-22 2013-05-22 深沟槽产品的深沟槽底端定位的物理分析方法

Publications (2)

Publication Number Publication Date
CN104181016A CN104181016A (zh) 2014-12-03
CN104181016B true CN104181016B (zh) 2016-11-02

Family

ID=51962243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310192500.5A Active CN104181016B (zh) 2013-05-22 2013-05-22 深沟槽产品的深沟槽底端定位的物理分析方法

Country Status (1)

Country Link
CN (1) CN104181016B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105699139B (zh) * 2016-01-20 2019-04-23 西安电子科技大学 基于反应离子刻蚀的GaN薄膜透射电子显微镜截面样品制备方法
CN108375871B (zh) * 2018-02-06 2021-08-24 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102945842A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 对准标记及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102945842A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 对准标记及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于傅里叶变换红外反射谱的DRAM深沟槽结构测量系统研究;刘世元 等;《光谱学与光谱分析》;20090430;第29卷(第4期);第935-939页 *

Also Published As

Publication number Publication date
CN104181016A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN103257066B (zh) Tem样品的制备方法
US8405155B2 (en) Semiconductor structure with gate structure, source/drain region and recess filling with epitaxial layer
CN104733301B (zh) 用于制造具有斜切边缘终止的半导体器件的方法
US20100044839A1 (en) Semiconductor device and manufacturing method thereof
CN104658889B (zh) 两次沟槽型超级结器件的对准标记制造方法
US11114546B2 (en) Semiconductor device and formation thereof
CN104181016B (zh) 深沟槽产品的深沟槽底端定位的物理分析方法
US20160020156A1 (en) Method for manufacturing silicon carbide semiconductor device
CN102844850B (zh) 用于制造贯穿衬底的微通道的方法
US20170110202A1 (en) Test Line Patterns in Split-Gate Flash Technology
CN102468176A (zh) 超级结器件制造纵向区的方法
CN104458371A (zh) 一种tem样品的制备方法
CN106525885A (zh) 一种透射电镜样品的制作方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN105328804A (zh) 一种晶圆的切割方法
CN103280459B (zh) 具有深槽结构的图形化应变nmos器件及其制作方法
US9564357B2 (en) Method of forming semiconductor device using etch stop layer
CN104979161A (zh) 半导体器件的制作方法及ti-igbt的制作方法
US9349634B2 (en) Semiconductor arrangement and formation thereof
CN104157577B (zh) 半导体器件的形成方法
CN104217973B (zh) 检测多晶硅栅极氧化层缺失的方法
CN103943608B (zh) 一种检测多晶硅残留的测试结构
Jatzkowski et al. Novel techniques for dopant contrast analysis on real IC structures
CN103456784B (zh) 高压p型ldmos器件及制造方法
US20180090590A1 (en) Metal Gate Process for FinFET Device Improvement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant