CN1294645C - 高压大功率低压差线性集成稳压电源电路的制造方法 - Google Patents

Abstract

本发明涉及一种高压大功率低压差线性集成稳压电源电路的制造方法。该方法步骤包括：首先利用硅/硅键合、减薄抛光技术方法获得所需要的SOI片，然后在SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离技术方法结合纵向PNP与纵向NPN兼容的双极工艺进行所述的高压大功率低压差线性集成稳压电源电路的制造。该方法制造的电源电路不仅消除了PN结隔离所带来的PN结漏电不能满足特殊场合需要的缺点，同时元器件到隔离的距离可以大幅度降低，缩小了芯片面积，从而芯片成品率得到了提高，是一种制造高压大功率低压差线性集成稳压电源电路的理想制造方法。

Description

高压大功率低压差线性集成稳压电源电路的制造方法

(一)技术领域

本发明涉及一种集成稳压电源电路的制造方法，特别是一种高压大功率低压差线性集成稳压电源电路的制造方法。用于高压大功率低压差线性集成稳压电源电路芯片的制造。

(二)背景技术

目前，所述高压大功率低压差线性集成稳压电源电路的制造主要是采用CMOS工艺、横向PNP与纵向NPN兼容的双极工艺、纵向PNP与纵向NPN兼容的双极工艺三种。CMOS工艺主要用于制造工作电压低(5V左右)、输出电流小于300毫安的低压差电源电路；横向PNP与纵向NPN兼容的双极工艺主要用于制造工作电压高(20V左右)、输出电流小于300毫安的低压差电源电路；纵向PNP与纵向NPN兼容的双极工艺不仅能够制造工作电压高(20V左右)、输出电流达到1安培以上的高压大功率低压差电源电路，而且还能覆盖工作电压高(20V左右)、输出电流小于300毫安的高压小功率低压差电源电路，但是工艺复杂。由于用上述这些方法制造的双极型低压差电源电路各个元器件之间的隔离都是采用PN结隔离，PN结隔离必须留有一定的耗尽层宽度以保证隔离而不被击穿，因此芯片面积较大，成品率很低，同时在如卫星、航空、航天等特殊场合下，容易产生PN结漏电，造成电源电路性能下降。

(三)发明内容

本发明所要解决的技术问题在于提供一种高压大功率低压差线性集成稳压电源电路的制造方法，以消除采用PN结隔离所带来的PN结漏电问题，缩小芯片面积，从而提高芯片成品率。

本发明解决上述技术问题的技术方案在于高压大功率低压差线性集成稳压电源电路的制造方法的步骤为：

(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤；

(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离方法结合纵向PNP与纵向NPN兼容的双极工艺制作所述电源电路的步骤。

所述通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤包括对P型硅衬底片清洗；氧化，形成600±50nm厚的二氧化硅；清洗；与未经氧化的另一硅片进行常温硅/硅键合；在氮气保护下，经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火；减薄抛光，形成4-6μm厚硅膜的SOI材料片。

在所述SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离方法结合纵向PNP与纵向NPN兼容的双极工艺制作所述电源电路的步骤包括：

①在所述SOI材料片的硅膜上制作N+埋层和P+埋层；

②在形成N+埋层和P+埋层后的所述SOI材料片的硅膜上制作N-外延层；

③在形成N-外延层后的所述SOI材料片上制作PWELL；

④在形成PWELL后的所述SOI材料片上形成NPN管和PNP管穿透；

⑤在形成NPN管和PNP管穿透后的所述SOI材料片上制作所述的介质隔离；

⑥在形成介质隔离后的所述SOI材料片上制作NPN管和PNP管的基区；

⑦在形成NPN管和PNP管基区后的所述SOI材料片上制作NPN管基区接触和PNP管的发射区；

⑧在形成NPN管基区接触和PNP管的发射区后的所述SOI材料片上制作PNP管基区接触和NPN管的发射区；

⑨在形成PNP管基区接触和NPN管的发射区后的所述SOI材料片上制作引线孔；

⑩在形成引线孔后的所述SOI材料片上制作引线。

在所述SOI材料片的硅膜上制作N+埋层的方法包括对SOI材料片清洗；第一次零标氧化，厚度为400±50nm；零标光刻；零标腐蚀二氧化硅；去胶；清洗；第二次零标氧化，厚度为600±50nm；漂光二氧化硅；清洗；氧化，厚度为1000±50nm；光刻NPN管的N+埋层区；腐蚀二氧化硅；去胶；清洗；薄氧化，氧化层厚度为10-15nm；注入砷，剂量4E15，能量100KEV；清洗；退火，为20分钟升温到1050℃，1050℃下退火1小时，氢气与氧气合成氧化55分钟，升温到1200℃处理5小时，降温到850℃处理1小时10分钟，使R_□＝20-35Ω，结深为4-6μm。

在所述SOI材料片的硅膜上制作P+埋层的方法包括光刻PNP管的P+埋层区；湿法腐蚀二氧化硅；去胶；清洗；硼预扩散，使R_□＝40±5Ω，结深为1±0.2μm；漂硼硅玻璃；清洗；硼再扩散，氢氧合成氧化，1150℃，氧化19分钟，使R_□＝110±15Ω，结深为2±0.2μm。

制作N-外延层的方法包括去掉二氧化硅；清洗；外延N-硅，厚度为9±1μm，电阻率为1.5×(1±15％)Ω.cm。

制作PWELL的方法包括清洗；薄氧化，形成厚度为10-15nm的二氧化硅；PWELL光刻；PWELL注入硼，剂量6-10E12，能量60KEV；去胶；清洗；在1200℃下经1小时的氮气、2小时的干氧、1小时的氮气进行PWELL推结。

形成NPN管和PNP管穿透的方法包括漂光二氧化硅；薄氧化，形成厚度为10-15nm二氧化硅；光刻NPN管的磷穿透区；注入磷，剂量2-4E15，能量80KEV；去胶；光刻PNP管的硼穿透区；注入硼，剂量3-5E15，能量80KEV；去胶；清洗；氢氧合成氧化，1150℃下，氧化19分钟；硼穿透，使R_□＝40±15Ω，结深为2.2±0.3μm；磷穿透，使R_□＝50±15Ω，结深为2.2±0.3μm。

制作所述介质隔离的方法包括光刻隔离区；干法腐蚀二氧化硅；干法腐蚀硅槽，直到把所述SOI材料片的硅膜厚度刻蚀穿为止；去胶；清洗；牺牲层氧化，厚度为50±10nm；用光刻用二氧化硅腐蚀液去掉牺牲层氧化层；清洗；氢氧合成氧化，1000℃，氧化50分钟，厚度为300±50nm LPCVD淀积多晶硅，厚度为2.2±0.3μm；平整化光刻；平整化腐蚀。

制作NPN管和PNP管的基区的方法包括漂光二氧化硅；清洗；薄氧化，形成厚度为50±5nm二氧化硅；光刻NPN管的基区和PNP管的集电区；硼注入，剂量2-4E14，能量60KEV；去胶；光刻PNP管的基区和NPN管的集电区；磷注入，剂量2-4E14，能量80KEV；去胶；光刻硼电阻区；硼注入，剂量4-9E13，能量60KEV，使R_□＝1000±100Ω；去胶；清洗；在1100℃，氮气中，推结30分钟。

制作NPN管基区接触和PNP管的发射区的方法包括光刻PNP的发射区和NPN的基区接触区；腐蚀二氧化硅；二氟化硼注入，剂量7-12E15，能量60KEV；去胶。

制作PNP管基区接触和NPN管的发射区的方法包括光刻NPN的发射区和PNP的基区接触区；腐蚀二氧化硅；磷注入，剂量7-12E15，能量60KEV；去胶；清洗；LPCVD淀积二氧化硅，厚度为450±50nm。

制作引线孔的方法包括清洗；在1000℃，进行20-40分钟退火调β，使PNP管，BV_CEO≥20V，β＝60-160，NPN管，BV_CEO≥20V，β＝60-160；光刻引线孔；腐蚀二氧化硅；去胶。

制作引线的方法包括清洗；溅射硅铝，厚度为1.2±0.2μm；光刻引线；45℃下腐蚀硅铝；去胶；发烟硝酸清洗；在440℃，氮气中，进行30分钟合金化；PECVD钝化；光刻；干法腐蚀二氧化硅；干法去胶；有机溶剂清洗；在380℃，氮气中，进行30分钟再合金化；检测。

有益效果。由于本发明采用了上述的技术方案，利用硅/硅键合、减薄抛光技术获得所需要的SOI材料片，然后在SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离技术结合纵向PNP与纵向NPN兼容的双极工艺制作技术，制成所述低压差线性集成稳压电源电路，各个元器件之间的隔离是采用深槽刻蚀、多晶硅介质隔离，没有漏电问题，因此该方法制造的电源电路不仅消除了PN结隔离所带来的PN结漏电不能满足特殊场合需要的缺点，同时元器件到隔离的距离可以大幅度降低，缩小了芯片面积，从而芯片成品率得到了提高，是一种制造高压大功率低压差线性集成稳压电源电路的理想制造方法。

(四)附图说明

图1为本发明带氧化层的P型硅衬底片的剖面示意图；

图2为本发明图1的带氧化层的P型硅衬底片与未带氧化层的另一硅片硅/硅键合所形成的键合片的剖面示意图；

图3为本发明图2的键合片经减薄、抛光后获得硅膜厚度符合要求的SOI材料片的剖面示意图；

图4为本发明图3的片子上形成NPN管N+埋层后的剖面示意图；

图5为本发明图4的片子上形成PNP管P+埋层后的剖面示意图；

图6为本发明图5的片子上形成N-外延层后的剖面示意图；

图7为本发明图6的片子上形成PWELL(P阱)后的剖面示意图；

图8为本发明图7的片子上形成NPN管和PNP管穿透后的剖面示意图；

图9为本发明图8的片子上进行深槽刻蚀与多晶硅回填、平整化，形成介质隔离后的剖面示意图；

图10为本发明图9的片子上形成NPN管和PNP管的基区后的剖面示意图；

图11为本发明图10的片子上形成NPN管的硼基区接触扩散和PNP管的发射区扩散后的剖面示意图；

图12为本发明图11的片子上形成PNP管的磷基区接触扩散和NPN管的发射区扩散后的剖面示意图；

图13为本发明图12的片子上形成引线孔后的剖面示意图；

图14为本发明图13的片子上完成引线制作后形成的所述高压大功率低压差线性集成稳压电源电路芯片的剖面示意图。

(五)具体实施方式

本发明的具体实施方式不仅限于下面的描述。现结合附图对本发明加以进一步说明。

本发明方法步骤为：首先利用硅/硅键合、减薄抛光技术方法获得所需要的SOI材料片，然后在SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离技术方法结合纵向PNP与纵向NPN兼容的双极工艺进行所述的高压大功率低压差线性集成稳压电源电路的制造。

1、利用硅/硅键合、减薄抛光技术方法获得所需要的SOI材料片的步骤为：

将P型(100)晶向、电阻率为7-13Ω.cm的硅片2用1#液NH₄OH∶H₂O₂∶H₂O＝1∶2∶7，2#液HCl∶H₂O₂∶H₂O＝1∶2∶7，各清洗10分钟，总称RCA清洗；氧化，厚度为600±50nm，形成带SiO₂氧化层1的P型硅衬底片，如图1所示；清洗；与没有氧化层的另一N型硅片3在KARLSUSS公司的CL200键合机中按通用方法进行常温键合；放入高温炉中进行高温退火处理，即在氮气保护下，450℃处理1小时，850℃处理1小时，1200℃处理3小时，形成键合片，如图2所示；用减薄设备，如EVG公司的VG200MKΠ减薄机对没有氧化层的硅片3减薄；用美国的AVANTI472抛光机、日本的NP8040粗抛光液和NP622细抛光液抛光，形成厚度符合要求的硅膜3，获得如图3所示的SOI材料片。

2、在所述SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离方法结合纵向PNP与纵向NPN兼容的双极工艺制作所述电源电路的步骤为：

(1)所述SOI材料片的硅膜3上制作N+埋层4和P+埋层5

制作N+埋层4。将所述SOI材料片进行清洗，即1#液NH₄OH∶H₂O₂∶H₂O＝1∶2∶7，2#液HCl∶H₂O₂∶H₂O＝1∶2∶7，各清洗10分钟，总称RCA清洗；第一次零标氧化，厚度为400±50nm；零标光刻；零标腐蚀二氧化硅；去胶；清洗(RCA清洗)；第二次零标氧化，厚度为600±50nm；用配方为HF∶H₂O＝1∶9的HF稀释液漂光二氧化硅；清洗(RCA清洗)；氧化，厚度为1000±50nm；光刻NPN管的N+埋层区；腐蚀二氧化硅；去胶；清洗(RCA清洗)；薄氧化，厚度为10-15nm；注入砷，剂量4E15，能量100KEV；清洗(R℃A清洗)；退火，即升温20分钟，达到1050℃，1050℃下退火1小时，氢气与氧气合成氧化55分钟，升温到1200℃处理5小时，降温到850℃1小时10分钟，形成R_□＝20-35Ω，结深为4-6μm的N+埋层4，如图4所示。

P+埋层5的形成。将上述制作有N+埋层的片子进行光刻PNP管的P+埋层区；湿法腐蚀二氧化硅；去胶；清洗(RCA清洗)；硼预扩散，R_□＝40±5Ω，结深为1±0.2μm；用配方为HF∶H₂O＝1∶9的HF稀释液漂硼硅玻璃30-40秒；清洗(RCA清洗)；硼再扩散，1150℃下氢氧合成氧化19分钟，形成R_□＝110±15Ω，结深为2±0.2μm的P+埋层5，如图5所示。

(2)在形成N+埋层4和P+埋层5后的所述SOI材料片的硅膜3上制作N-外延层14

将上面的制作有N+埋层4和P+埋层5的所述SOI材料片用配方为HF∶H₂O＝1∶2的HF稀释液去掉二氧化硅；清洗(RCA清洗)；N-外延，形成厚度为9±1μm，电阻率为1.5×(1±15％)Ω.cm的N-外延层14，如图6所示。

(3)在形成有N-外延层14后的所述SOI材料片上制作PWELL(P阱)6

将制作有N-型外延层14的片子清洗(RCA清洗)；薄氧化，厚度为10-15nm，PWELL光刻；PWELL注入硼，剂量6-10E12，能量60KEV；去胶；清洗(RCA清洗)；PWELL推结，1200℃下通1小时的氮气、2小时的干氧、1小时的氮气，形成PWELL(P阱)6，如图7所示。

(4)在形成PWELL(P阱)6后的所述SOI材料片形成NPN管和PNP管穿透15、16

将上面制作有PWELL(P阱)6的片子用配方为HF∶H₂O＝1∶9的HF稀释液漂光二氧化硅；薄氧化，厚度为10-15nm；光刻NPN管的磷穿透区；注入磷，剂量2-4E15，能量80KEV；去胶；光刻PNP管的硼穿透区；注入硼，剂量3-5E15，能量80KEV；去胶；清洗(RCA清洗)；穿透推结，即在1150℃下氢氧合成氧化19分钟后进行硼穿透，使R_□＝40±15Ω，结深为2.2±0.3μm，磷穿透，使R_□＝50±15Ω，结深为2.2±0.3μm，形成NPN管与PNP管的穿透15、16，如图8所示。

(5)在形成有NPN管和PNP管穿透15、16的所述SOI材料片上制作所述介质隔离

对上面形成有NPN管和PNP管穿透的片子光刻隔离区；采用LAM490刻蚀机，腐蚀气体CF4干法腐蚀二氧化硅；干法腐蚀硅槽，直到把整个硅膜3厚度刻蚀穿为止，即采用ALCATEL 601E设备，腐蚀气体SF6和C4F8腐蚀，形成深硅槽7；去胶；清洗，即用去离子水进行超声清洗10分钟，然后进行RCA清洗；牺牲层氧化，厚度为50±10nm；用配方为氟化氨∶HF＝5∶1的光刻二氧化硅腐蚀液在温度39℃下去掉牺牲层氧化层；清洗(RCA清洗)；氧化，1000℃下氢氧合成氧化50分钟，厚度为300±50nm；LPCVD淀积多晶硅8，厚度为2.2±0.3μm；平整化光刻；平整化腐蚀，形成所述介质隔离，如图9所示。

(6)在形成介质隔离后的所述SOI材料片上制作NPN管基区9和PNP管基区10

将上面制作有所述介质隔离的片子用配方为HF∶H₂O＝1∶9的HF稀释液漂光二氧化硅；清洗(RCA清洗)；薄氧化，厚度为50±5nm；光刻NPN管的基区和PNP管的集电区；硼注入，剂量2-4E14，能量60KEV；去胶；光刻PNP管的基区和NPN管的集电区；磷注入，剂量2-4E14，能量80KEV；去胶；光刻硼电阻区；硼注入，剂量4-9E13，能量60KEV，R_□＝1000±100Ω；去胶；清洗(RCA清洗)；推结，氮气中，1100℃下，处理30分钟。从而形成NPN管基区9和PNP管基区10，如图10所示。

(7)在形成NPN管基区9和PNP管基区10后的所述SOI材料片上制作NPN管基区接触和PNP管的发射区11

对上面制作有NPN管基区9和PNP管基区10的片子光刻PNP的发射区和NPN的基区接触区；腐蚀二氧化硅；二氟化硼注入，剂量7-12E15，能量60KEV；去胶；形成NPN管的基区接触和PNP管发射区11，如图11所示。

(8)在形成NPN管基区接触和PNP管发射区11后的所述SOI材料片上制作PNP管基区接触和NPN管的发射区12

对上面制作有NPN管的基区接触和PNP管发射区11的片子光刻NPN的发射区和PNP的基区接触区；腐蚀二氧化硅；磷注入，剂量7-12E15，能量60KEV；去胶；清洗(RCA清洗)；LPCVD淀积二氧化硅，厚度为450±50nm。形成PNP管的基区接触和NPN管发射区12，如图12所示。

(9)在形成PNP管基区接触和NPN管发射区12后的所述SOI材料片上制作引线孔

将上面制作有PNP管基区接触和NPN管发射区的片子清洗(RCA清洗)；退火调β，即1000℃下处理20-40分钟，使PNP管：BV_CEO≥20V，β＝60-160，NPN管：BV_CEO≥20V，β＝60-160；光刻引线孔；腐蚀二氧化硅；去胶。形成引线孔，如图13所示。

(10)在形成引线孔后的所述SOI材料片上制作引线13

将上面制作有引线孔的片子清洗(RCA清洗)；溅射硅铝，如用VGA公司的MAX-90溅射设备溅射，厚度为1.2±0.2μm；光刻引线；腐蚀硅铝，用配方为磷酸∶冰乙酸＝4∶1的铝腐蚀剂，温度45℃下腐蚀；用发烟硝酸去胶；发烟硝酸清洗，即在室温下，用发烟硝酸泡7-10分钟、乙醇超声5-10分钟、去离子水冲水10-15分钟、甩干；合金化，即440℃下，氮气中处理30分钟；PECVD钝化，即等离子增强化学气相淀积二氧化硅，厚度为1.2±0.2μm，如用罗瓦尼斯Comcept I-150机钝化；光刻；干法腐蚀二氧化硅；干法去胶；有机溶剂清洗，即丙酮超声5-10分钟、乙醇超声5-10分钟、去离子水冲水10分钟、甩干；再合金化，即380℃下，氮气中处理30分钟；检测。完成所述高压大功率低压差线性集成稳压电源电路芯片的制造，如图14所示。

本发明方法中所用单项工艺，除已经作了详细描述的外，其他的，如清洗、氧化、光刻、去胶、LPCVD淀积多晶硅、LPCVD淀积二氧化硅、扩散、腐蚀、漂光、溅射、键合、退火、减薄、抛光、离子注入等的单项工艺、设备及化工材料、试剂均为本领域通用技术，不再详述。

Claims (12)

1、一种高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：该方法步骤为

(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤，其步骤包括对P型硅衬底片清洗；氧化，形成600±50nm厚的二氧化硅；清洗；与未经氧化的另一硅片进行常温硅/硅键合；在氮气保护下，经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火；减薄抛光，形成4-6μm厚硅膜的SOI材料片；

(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离方法结合纵向PNP与纵向NPN兼容的双极工艺制作所述电源电路的步骤，其步骤包括

①在所述SOI材料片的硅膜上制作N+埋层和P+埋层；

②在形成N+埋层和P+埋层后的所述SOI材料片的硅膜上制作N-外延层；

③在形成N-外延层后的所述SOI材料片上制作PWELL；

④在形成PWELL后的所述SOI材料片上形成NPN管和PNP管穿透；

⑤在形成NPN管和PNP管穿透后的所述SOI材料片上制作所述的介质隔离；

⑥在形成介质隔离后的所述SOI材料片上制作NPN管和PNP管的基区；

⑦在形成NPN管和PNP管基区后的所述SOI材料片上制作NPN管基区接触和PNP管的发射区；

⑧在形成NPN管基区接触和PNP管的发射区后的所述SOI材料片上制作PNP管基区接触和NPN管的发射区；

⑨在形成PNP管基区接触和NPN管的发射区后的所述SOI材料片上制作引线孔；

⑩在形成引线孔后的所述SOI材料片上制作引线。

2、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：在所述SOI材料片的硅膜上制作N+埋层的方法包括对SOI材料片清洗；第一次零标氧化，厚度为400±50nm；零标光刻；零标腐蚀二氧化硅；去胶；清洗；第二次零标氧化，厚度为600±50nm；漂光二氧化硅；清洗；氧化，厚度为1000±50nm；光刻NPN管的N+埋层区；腐蚀二氧化硅；去胶；清洗；薄氧化，厚度为10-15nm；注入砷，剂量4E15，能量100KEV；清洗；退火，为20分钟升温到1050℃，1050℃下退火1小时，氢气与氧气合成氧化55分钟，升温到1200℃处理5小时，降温到850℃处理1小时10分钟，使R_□＝20-35Ω，结深为4-6μm。

3、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：在所述SOI材料片的硅膜上制作P+埋层的方法包括光刻PNP管的P+埋层区；湿法腐蚀二氧化硅；去胶；清洗；硼预扩散，使R_□＝40±5Ω，结深为1±0.2μm；漂硼硅玻璃；清洗；硼再扩散，氢氧合成氧化，1150℃，氧化19分钟，使R_□＝110±15Ω，结深为2±0.2μm。

4、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作N-外延层的方法包括去掉二氧化硅；清洗；外延N-硅，厚度为9±1μm，电阻率为1.5×(1±15％)Ω.cm。

5、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作PWELL的方法包括清洗；薄氧化，形成厚度为10-15nm的二氧化硅；PWELL光刻；PWELL注入硼，剂量6-10E12，能量60KEV；去胶；清洗；在1200℃下经1小时的氮气、2小时的干氧、1小时的氮气进行PWELL推结。

6、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：形成NPN管和PNP管穿透的方法包括漂光二氧化硅；薄氧化，形成厚度为10-15nm二氧化硅；光刻NPN管的磷穿透区；注入磷，剂量2-4E15，能量80KEV；去胶；光刻PNP管的硼穿透区；注入硼，剂量3-5E15，能量80KEV；去胶；清洗；氢氧合成氧化，1150℃下，氧化19分钟；硼穿透，使R_□＝40±15Ω，结深为2.2±0.3μm；磷穿透，使R_□＝50±15Ω，结深为2.2±0.3μm。

7、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作所述介质隔离的方法包括光刻隔离区；干法腐蚀二氧化硅；干法腐蚀硅槽，直到把所述SOI材料片的硅膜厚度刻蚀穿为止；去胶；清洗；牺牲层氧化，厚度为50±10nm；用光刻的二氧化硅腐蚀液去掉牺牲层氧化层；清洗；氢氧合成氧化，1000℃下，氧化50分钟，厚度为300±50nm；LPCVD淀积多晶硅，厚度为2.2±0.3μm；平整化光刻；平整化腐蚀。

8、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作NPN管和PNP管的基区的方法包括漂光二氧化硅；清洗；薄氧化，形成厚度为50±5nm二氧化硅；光刻NPN管的基区和PNP管的集电区；硼注入，剂量2-4E14，能量60KEV；去胶；光刻PNP管的基区和NPN管的集电区；磷注入，剂量2-4E14，能量80KEV；去胶；光刻硼电阻区；硼注入，剂量4-9E13，能量60KEV，使R_□＝1000±100Ω；去胶；清洗；在1100℃，氮气中，推结30分钟。

9、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作NPN管基区接触和PNP管的发射区的方法包括光刻PNP的发射区和NPN的基区接触区；腐蚀二氧化硅；二氟化硼注入，剂量7-12E15，能量60KEV；去胶。

10、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作PNP管基区接触和NPN管的发射区的方法包括光刻NPN的发射区和PNP的基区接触区；腐蚀二氧化硅；磷注入，剂量7-12E15，能量60KEV；去胶；清洗；LPCVD淀积二氧化硅，厚度为450±50nm。

11、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作引线孔的方法包括清洗；在1000℃，进行20-40分钟退火调β，使PNP管，BV_CEO≥20V，β＝60-160，NPN管，BV_CEO≥20V，β＝60-160；光刻引线孔；腐蚀二氧化硅；去胶。

12、根据权利要求1所述的高压大功率低压差线性集成稳压电源电路的制造方法，其特征在于：制作引线的方法包括清洗；溅射硅铝，厚度为1.2±0.2μm；光刻引线；45℃下腐蚀硅铝；去胶；发烟硝酸清洗；在440℃，氮气中，进行30分钟合金化；PECVD钝化；光刻；干法腐蚀二氧化硅；干法去胶；有机溶剂清洗；在380℃，氮气中，进行30分钟再合金化；检测。

Images