CN101673715B - 浅结互补双极晶体管的制造方法 - Google Patents
浅结互补双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN101673715B CN101673715B CN2009101909487A CN200910190948A CN101673715B CN 101673715 B CN101673715 B CN 101673715B CN 2009101909487 A CN2009101909487 A CN 2009101909487A CN 200910190948 A CN200910190948 A CN 200910190948A CN 101673715 B CN101673715 B CN 101673715B
- Authority
- CN
- China
- Prior art keywords
- pipe
- longitudinal
- layer
- photoetching
- vertical npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种浅结互补双极晶体管的制造方法。本发明方法的主要工艺步骤为:1)通过硅/硅键合、减薄抛光方法形成SOI材料片;2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺,制作所述浅结互补双极晶体管。本发明方法提高了互补双极晶体管的耐压(BVCEO>5.0V)和厄利电压,同时也兼顾了其特征频率。本发明实现了大幅降低隔离结的漏电流,其浅结互补双极晶体管的漏电流小于10-12A。它广泛应用于高速互补双极工艺制造领域。
Description
技术领域
本发明涉及一种浅结互补双极晶体管的制造方法,它直接应用的领域是高速互补双极晶体管制造领域。
背景技术
互补双极工艺(CB)迄今已经有超过30多年的历史,早期主要采用PNP管与NPN管形成互补结构,1986年前后开始采用结隔离CB工艺。CB工艺的主要优点在于能同时获得具有极小寄生电容的高频纵向NPN和PNP晶体管,这种互补双极晶体管在一定的电流下,具有很高的特征频率fT,因而可以使集成运算放大器在很小的静态电流下,具有较好的频率特性和带宽特性。然而互补双极工艺制造难度大,存在结隔离不完全,漏电流大,频率低等缺点。
上世纪九十年代初期,国外许多模拟电路研发公司都推出了有自己特色的工艺,如TI公司的互补双极工艺,ADI公司基于SOI上的XFCB1工艺,哈里斯半导体公司的UHF-1工艺。Zarlink公司于2002年推出了类似哈里斯半导体公司的UHF-1工艺而具有更小尺寸的互补工艺,其制造出的NPN晶体管的特征频率达到50GHz,PNP晶体管达到35GHz。这些工艺的优点在于特征频率高,但在应用于高精度的模拟集成电路时,其晶体管的耐压低(BVCEO<3.0V,难以满足较高电压的高速模拟集成电路的高精度和动态调整需求。
发明内容
本发明的目的是提供一种深槽与浅结结合的全介质隔离技术,获得浅结互补双极晶体管的制造方法,在保证较高的晶体管的特征频率条件下,提高晶体管的耐压(BVCEO>5.0V)和厄利电压。
本发明解决上述技术问题的技术方案在于,一种浅结互补双极晶体管的制造方法,其步骤为:
(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤,其步骤包括对P型硅衬底片清洗;氧化,形成600±50nm厚的SiO2层;清洗;与未经氧化的另一硅片进行常温硅/硅键合;在氮气保护下,经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火;减薄抛光,形成3~5μm厚硅膜的P-型SOI材料片;
(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺制作所述浅结互补双极晶体管的步骤,其步骤包括:
(1)在所述SOI材料片上制作N+埋层和NWELL埋层;
(2)在形成N+埋层和NWELL埋层后的所述SOI材料片上制作P+埋层;
(3)在形成P+埋层后的所述SOI材料片上制作N-超薄外延层;
(4)在形成N-超薄外延层后的所述SOI材料片上制作深槽刻蚀、多晶硅回填的介质隔离槽区;
(5)在形成介质隔离区后的所述SOI材料片上制作浅隔离墙;
(6)在形成浅隔离墙后的所述SOI材料片上制作纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区;
(7)在形成纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区后的所述SOI材料片上制作纵向NPN管的基区、高硼接触区和纵向PNP管的基区;
(8)在形成纵向NPN管的基区、高硼接触区后的所述SOI材料片上制作纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区;
(9)在形成纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区后的所述SOI材料片上制作金属薄膜电阻和金属引线、钝化层。
在所述SOI材料片上制作N+埋层和NWELL埋层的方法包括对所述SOI材料片进行清洗;初始氧化,SiO2层厚度为750±35nm;光刻纵向NPN管的N+埋层区;腐蚀;去胶;清洗;离子注入砷;光刻纵向PNP管的NWELL埋层区;腐蚀;带胶进行离子注入磷;清洗;经1050℃处理55min氢氧合成、1150℃处理57min氮气的高温退火;形成N+埋层区,其方块电阻为18~25Ω/□,结深为2~3μm,同时,形成NWELL埋层区,其方块电阻为280~420Ω/□,结深为3~4μm;漂光SiO2层。
所述制作P+埋层的方法包括清洗;生长厚度为40~50nm的薄SiO2层;光刻;带胶进行离子注入硼;经950℃处理30min、1000℃处理30min的退火;形成P+埋层区,其方块电阻为280~420Ω/□,结深为2.0±0.5μm。
所述制作N-超薄外延层的方法包括漂光SiO2层;清洗;生长厚度为1.2±20%μm的N-外延层,电阻率为0.5±15%Ω·cm。
所述制作介质隔离槽区的方法包括光刻介质隔离槽区,隔离槽的宽度为0.8~1.0μm;干法腐蚀SiO2层;去胶;干法腐蚀隔离槽区,直至将所述SOI材料片的顶层硅膜和外延层厚度刻蚀穿为止,形成深槽区;清洗;氧化,生长厚度为80~120nm的SiO2层;LPCVD淀积多晶硅,厚度为2.0±0.3μm;化学机械抛光;平整化光刻;平整化腐蚀;形成所述的介质隔离槽区。
所述制作浅隔离墙的方法包括清洗;形成厚度为35~45nm的缓冲SiO2层;LPCVD淀积氮化硅,厚度为60±6nm;光刻有源区;干法刻蚀氮化硅;漂光薄的缓冲SiO2层;干法腐蚀,干法腐蚀的厚度为0.35±0.1μm;在10个大气压、900℃、63min条件下进行低温高压水汽氧化,形成厚度为1.0±0.1μm的SiO2层,即浅隔离墙;湿法腐蚀去掉氮化硅,涂专用于二氧化硅平坦化的光刻胶;等离子腐蚀,使浅隔离墙形成的二氧化硅“鸟头”平坦化;去掉缓冲SiO2层;形成所述的浅隔离墙。
所述制作纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区的方法包括清洗;氧化,形成厚度为35~45nm的SiO2层;光刻纵向NPN管的N+穿透区;带胶离子注入磷;湿法去胶;光刻纵向PNP管的P+穿透区;带胶离子注入硼;湿法去胶;光刻纵向PNP管的基区;带胶离子注入磷;湿法去胶;清洗;经950℃、3min 15s的退火,同时形成纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区。
所述制作纵向NPN管的基区、高硼接触区和纵向PNP管基区的方法包括光刻纵向NPN管的基区;带胶离子注入BF2;湿法去胶;光刻高硼接触区;带胶离子注入BF2;清洗,低淀280~320nm的SiO2,然后采用850℃30min退火增密,形成纵向NPN管的基区、高硼接触区和纵向PNP管的基区;清洗,生长58~72nm厚度的Si3N4。
所述制作纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区的方法包括光刻纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;干法腐蚀Si3N4层;湿法去胶,形成纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;LPCVD法淀积120~180nm厚度的多晶硅;在850℃下生长10~20nm的多晶硅薄氧化层;光刻纵向NPN管的发射极、集电极和纵向PNP管的基极;带胶离子注入砷;湿法去胶;光刻纵向NPN管的基极和纵向PNP管的发射极、集电极;带胶离子注入砷;湿法去胶;光刻多晶硅;在1030~1050℃下快速退火20~80s,同时形成纵向NPN管和纵向PNP管的发射区、集电区和基区。
所述制作金属薄膜电阻和金属引线、钝化层的方法包括溅射铂,厚度为30±5nm;在500℃、30min下退火;溅射一次金属引线,其成分为TiW-110nm/AlCu-450nm;光刻一次金属布线;干法刻蚀AlCu,湿法腐蚀TiW;PECVD法生长介质层,淀积的SiO2层厚度为1.0±0.2μm;光刻;干法腐蚀SiO2层;干法去胶;清洗;溅射二次金属引线AlCu,厚度为1.2±0.2μm;光刻;带胶干法刻蚀AlCu;干法去胶;PECVD法生长钝化层,其成分为SiO2/Si3N4,厚度为1.0±0.2μm,SiO2与Si3N4的厚度比为3∶7;光刻;带胶干法刻蚀;清洗;在420℃、30min下薄膜退火,最终,形成所述的浅结互补双极晶体管。
有益效果:
由于本发明采用了上述的技术方案,本发明的浅结互补双极晶体管,提高了晶体管的耐压(BVCEO>5.0V)和厄利电压,同时也兼顾了其特征频率,具有以下特点:
1)由于本发明采用了深槽介质隔离加浅隔离墙的工艺技术,实现了器件之间的物理隔离,大幅降低了隔离结的漏电流,其浅结互补双极晶体管的漏电流小于10-12A。
2)由于本发明采用了浅结的多晶发射极工艺,大大提高了注入效率,使互补双极晶体管的特征频率显著提高,达到8.5GHz(纵向NPN晶体管)和3.0GHz(纵向PNP晶体管)。表1是本发明与国外公司的晶体管参数对比表。由表1可知,本发明浅结互补双极晶体管的BVceo为6V,厄利电压VA为20V,都比国外公司的高。
表1本发明与国外公司的晶体管参数对比度表
附图说明
图1为本发明带氧化层的P型硅片的剖面示意图;
图2为本发明图1的P型硅片与另一硅片形成键合片后的剖面示意图;
图3为本发明图2的键合片经减薄、抛光后形成的SOI材料片的剖面示意图;
图4为本发明图3的片子上形成NPN管N+埋层和NWELL埋层后的剖面示意图;
图5为本发明图4的片子上形成P+埋层后的剖面示意图;
图6.为本发明图5.的片子上形成N-超薄外延层后的剖面示意图;
图7为本发明图6的片子上形成介质隔离槽区后的剖面示意图;
图8为本发明图7的片子上形成浅隔离墙后的剖面示意图;
图9为本发明图8的片子上形成纵向NPN管的N+穿透区、纵向PNP管的P+穿透区、下集电区后的剖面示意图;
图10为本发明图9的片子上形成纵向NPN管的基区、高硼接触区和纵向PNP管的基区后的剖面示意图;
图11为本发明图10的片子上形成纵向PNP管的发射区、集电区和纵向NPN管的发射区、集电区后的剖面示意图;
图12为本发明图11的片子上形成金属引线后的剖面示意图;
图13为本发明图12的片子上形成钝化层后的剖面示意图。
具体实施方式
本发明的具体实施方式不仅限于下面的描述。现结合附图对本发明加以进一步说明。
本发明方法首先利用硅/硅键合、CMP减薄抛光技术获得所需要的SOI材料片,然后在SOI材料片上通过埋层的注入形成,减压超薄外延,深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙技术,结合浅结多晶硅发射极的纵向PNP与纵向NPN兼容的互补双极工艺,进行所述浅结互补双极晶体管的制造。
1.通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤为:
<100>晶向、电阻率为7-13Ω·cm的P型硅片2用1#液(NH4OH∶H2O2∶H2O=1∶2∶7)和2#液(HCl∶H2O2∶H2O=1∶2∶7),各清洗10min(以下简称RCA清洗);氧化,厚度为600±50nm,形成带SiO2层1的P型硅衬底片2,如图1所示;清洗;与未经氧化的另一硅片3,在KARLSUSS公司的CL200键合机中按常规方法进行常温硅/硅键合;在氮气保护下,经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火,形成键合片,如图2所示;采用减薄设备如EVG公司的VG200MKII减薄机,对没有氧化层的硅片3减薄;采用抛光设备如美国的AVANTI472抛光机、日本的NP8040粗抛光液和NP622细抛光液进行抛光,获得3~5μm厚硅膜3的P-型SOI材料片,如图3所示。
2.在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向PNP管与纵向NPN管兼容的互补双极工艺制作所述浅结互补双极晶体管的步骤为:
(1)所述SOI材料片的硅膜3上制作N+埋层4和NWELL埋层5:
对所述SOI材料片进行RCA清洗;氧化,SiO2层厚度为750±35nm;光刻纵向NPN管的N+埋层区;腐蚀;去胶;清洗;离子注入砷,剂量3.2×1015/cm2,能量100keV;光刻纵向PNP管的NWELL埋层区;腐蚀;带胶进行离子注入磷,剂量2.25×1013/cm2,能量40keV;清洗;经1050℃处理60min、1050℃处理20min、1250℃处理57min的高温退火;形成N+埋层区4,其方块电阻为20~35Ω/□,结深为2~3μm,同时,形成NWELL埋层区5,其方块电阻为280~420Ω/□,结深为3~4μm;漂光SiO2层,如图4所示。
(2)制作P+埋层6:
RCA清洗;生长厚度为40~50nm的薄SiO2层;光刻P+埋层区;带胶进行离子注入硼,剂量1.5×1014/cm2,能量140keV;经950℃处理30min、1000℃处理30min的退火,形成P+埋层6,其方块电阻为280~420Ω/□,结深为2.0±0.5μm,如图5所示。
(3)制作N-超薄外延层7:
采用配方为HF∶H2O=1∶2的HF稀释液漂光SiO2层;清洗;采用常规方法生长厚度为1.0±15%μm的N-外延层7,电阻率为0.5±15%Ω·cm,如图6所示。
(4)制作介质隔离槽区8:
光刻介质隔离槽区,隔离槽的宽度为0.8~1.0μm;采用LAM490刻蚀机、腐蚀气体CF4,进行干法腐蚀SiO2层;去胶;采用ALCATEL 601E设备、腐蚀气体SF6和C4F8,进行干法腐蚀隔离槽区,直至将所述SOI材料片的顶层硅膜和外延层厚度刻蚀穿为止,形成深硅槽区8;去胶;RCA清洗;氧化,生长厚度为80~120nm的SiO2层;LPCVD(600~650℃)淀积多晶硅,厚度为2.0±0.3μm;对表面的多晶硅层进行化学机械抛光(CMP),CMP平坦化时,注意投影光刻的“零标”台阶图形的完整性;平整化光刻;平整化腐蚀;形成所述的介质隔离槽区8,如图7所示。
(5)制作浅隔离墙9:
RCA清洗;形成厚度为35~45nm的缓冲SiO2层10;LPCVD(700~800℃86~90min)淀积氮化硅,厚度为58~72nm;光刻有源区;干法刻蚀氮化硅;漂光薄的缓冲SiO2层10;干法腐蚀,干法腐蚀的厚度为0.35±0.1μm;在10个大气压、900℃、63min条件下进行低温高压水汽氧化,形成厚度为1.0±0.1μm的SiO2层,即浅隔离墙9;湿法腐蚀去掉氮化硅,涂专用于二氧化硅平坦化的光刻胶;等离子腐蚀,使浅隔离墙形成的二氧化硅“鸟头”9平坦化;去掉缓冲SiO2层,如图8所示。
(6)制作纵向NPN管的N+穿透区11和纵向PNP管的P+穿透区12、下集电区13:
RCA清洗;生长氧化层,形成厚度为35~45nm的SiO2层;光刻纵向NPN管的N+穿透区;带胶离子注入磷,剂量2.0×1015/cm2,能量140keV;湿法去胶;光刻纵向PNP管的P+穿透区;带胶离子注入硼,剂量2.0×1015/cm2,能量60keV;湿法去胶;光刻纵向PNP管的基区;带胶离子注入磷,剂量6.5×1013/cm2,能量140keV;湿法去胶;RCA清洗;经950℃、3min 15s的退火,同时形成纵向NPN管的N+穿透区11、纵向PNP管的P+穿透区12及下集电区13,如图9所示。
(7)制作纵向NPN管的基区14、高硼接触区15和纵向PNP管的基区16:
光刻纵向NPN管的基区;带胶离子注入BF2,剂量6×1013/cm2,能量100keV;湿法去胶;光刻高硼接触区;带胶离子注入BF2,剂量7.5×1014/cm2,能量100keV;清洗,LPCVD淀积(700~800℃90min)生长58~72nm厚度的Si3N4,形成纵向NPN管的基区14、高硼接触区15和纵向PNP管的基区16,如图10所示。
(8)制作纵向NPN管的发射区18、集电区18和纵向PNP管的发射区17、集电区17:
光刻所有纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;采用LAM490设备,工艺气体为SF6、He,干法腐蚀Si3N4,然后湿法腐蚀SiO2,湿法去胶,形成纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;LPCVD法(600~650℃120~180min)淀积120~180nm厚度的多晶硅;在850℃下70min生长10~20nm的多晶硅薄氧化层;光刻纵向PNP管的发射极,带胶离子注入砷,剂量7×1015/cm2,能量80keV;湿法去胶;光刻纵向NPN管的发射极,带胶离子注入砷,剂量8×1015/cm2,能量80keV,湿法去胶;采用LAM490干法光刻多晶硅,工艺气体为Cl2和He;在950℃下快速退火40~60s,同时形成纵向NPN管的发射区、集电区和基区,以及纵向PNP管的发射区、集电区和基区,如图11所示。接着进行PCM测试管检测。
(9)制作金属引线19、介质层20、二次铝22、钝化层23:
采用9∶1的HF漂2min,Varian公司的XM-90溅射Pt,厚度为30±0.3nm;在500℃、30min下退火,与多晶硅形成合金的接触层;采用王水去掉富余的Pt,溅射一次金属引线19,其成分为TiW-110nm/AlCu-450nm;光刻一次金属布线;采用8330设备带胶干法刻蚀AlCu,气体采用CF4、CHF3、BCl3、Cl2,湿法腐蚀TiW;采用罗瓦尼斯Comcept I-150机,PECVD法(400℃)生长介质层20,其厚度为1.0±0.2μm;光刻;干法腐蚀SiO2层,介质孔21;干法去胶。如图12所示。PCM测试管检测。
采用丙酮超声5-10min、乙醇超声5-10min、去离子水冲水10min进行清洗;溅射二次金属引线22,其成分为AlCu,厚度为1.2±0.12μm;光刻;带胶干法刻蚀AlCu;干法去胶;PECVD法(400℃)生长钝化层23,其成分为SiO2/Si3N4,SiO2层的厚度为1.0±0.12μm,SiO2与Si3N4的厚度比为3∶7;光刻;带胶干法刻蚀;采用丙酮超声5-10min、乙醇超声5-10min、去离子水冲水10min进行清洗;在440℃、60min下合金退火。PCM测试管检测。最终形成所述的浅结互补双极晶体管,如图13所示。
本发明方法中所用单项工艺,除已经作了详细描述的外,其他的,如清洗、氧化、光刻、腐蚀、去胶、LPCVD、PECVD、离子注入、退火、溅射、化学机械抛光、减薄抛光等的单项工艺、设备及化工材料、试剂均为本领域通用技术,不再详述。
Claims (10)
1.一种浅结互补双极晶体管的制造方法,其特征在于,该方法包括:
(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤,其步骤包括对P型硅衬底片清洗;氧化,形成600±50nm厚的SiO2层;清洗;与未经氧化的另一硅片进行常温硅/硅键合;在氮气保护下,经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火;减薄抛光,形成3~5μm厚硅膜的P-型SOI材料片;
(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺制作所述浅结互补双极晶体管的步骤,其步骤包括:
(1)在所述SOI材料片上制作N+埋层和NWELL埋层;
(2)在形成N+埋层和NWELL埋层后的所述SOI材料片上制作P+埋层;
(3)在形成P+埋层后的所述SOI材料片上制作N-超薄外延层;
(4)在形成N-超薄外延层后的所述SOI材料片上制作深槽刻蚀、多晶硅回填的介质隔离槽区;
(5)在形成介质隔离区后的所述SOI材料片上制作浅隔离墙;
(6)在形成浅隔离墙后的所述SOI材料片上制作纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区;
(7)在形成纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区后的所述SOI材料片上制作纵向NPN管的基区、高硼接触区和纵向PNP管的基区;
(8)在形成纵向NPN管的基区、高硼接触区和纵向PNP管的基区后的所述SOI材料片上制作纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区;
(9)在形成纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区后的所述SOI材料片上制作金属薄膜电阻和金属引线、钝化层。
2.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:在所述SOI材料片上制作N+埋层和NWELL埋层的方法包括对所述SOI材料片进行清洗;初始氧化,SiO2层厚度为750±35nm;光刻纵向NPN管的N+埋层区;腐蚀;去胶;清洗;离子注入砷;光刻纵向PNP管的NWELL埋层区;腐蚀;带胶进行离子注入磷;清洗;经1050℃处理60min氮气、1050℃处理55min氢氧合成、1250℃处理57min氮气的高温退火;形成N+埋层区,其方块电阻为18~25Ω/□,结深为3~4μm,同时,形成NWELL埋层区,其方块电阻为280~420Ω/□,结深为4~5μm;漂光SiO2层。
3.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作P+埋层的方法包括清洗;生长厚度为40~50nm的薄SiO2层;光刻;带胶进行离子注入硼;经950℃处理30min、1000℃处理30min的退火;形成P+埋层区,其方块电阻为280~420Ω/□,结深为2.0±0.35μm。
4.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作N-超薄外延层的方法包括漂光SiO2层;清洗;生长厚度为1.2±20%μm的N-外延层,电阻率为0.3±20%Ω·cm。
5.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作介质隔离槽区的方法包括光刻介质隔离槽区,隔离槽的宽度为0.8~1.0μm;干法腐蚀SiO2层;去胶;干法腐蚀隔离槽区,直至将所述SOI材料片的顶层硅膜和外延层厚度刻蚀穿为止,形成深槽区;去胶;清洗;氧化,生长厚度为27~33nm的牺牲SiO2层;LPCVD淀积多晶硅,厚度为2.0±0.3μm;化学机械抛光;平整化光刻;平整化腐蚀;形成所述的介质隔离槽区。
6.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作浅隔离墙的方法包括清洗;形成厚度为35~45nm的缓冲SiO2层;LPCVD淀积氮化硅,厚度为60±6nm;光刻有源区;干法刻蚀氮化硅;漂光薄的缓冲SiO2层;干法腐蚀,干法腐蚀的厚度为0.35±0.1μm;在10个大气压、900℃、63min条件下进行低温高压水汽氧化,形成厚度为1.0±0.1μm的SiO2层,即浅隔离墙;湿法腐蚀去掉氮化硅,涂专用于二氧化硅平坦化的光刻胶;等离子腐蚀,使浅隔离墙形成的二氧化硅“鸟头”平坦化;去掉缓冲SiO2层;形成所述的浅隔离墙。
7.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区的方法包括清洗;氧化,形成厚度为35~45nm的SiO2层;光刻纵向NPN管的N+穿透区;带胶离子注入磷;湿法去胶;光刻纵向PNP管的P+穿透区;带胶离子注入硼;湿法去胶;光刻纵向PNP管的基区;带胶离子注入磷;湿法去胶;清洗;经950℃、3min 15s的退火,同时形成纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区。
8.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作纵向NPN管的基区、高硼接触区和纵向PNP管的基区的方法包括光刻纵向NPN管的基区;带胶离子注入BF2;湿法去胶;光刻高硼接触区;带胶离子注入BF2;清洗,低淀280~320nm的SiO2,然后采用850℃30min退火增密,形成纵向NPN管的基区、高硼接触区和纵向PNP管的基区;清洗,生长58~72nm厚度的Si3N4。
9.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区的方法包括光刻纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;干法腐蚀Si3N4层;湿法去胶,形成纵向NPN管和纵向PNP管的基极区孔、发射区孔、集电区孔;LPCVD法淀积120~180nm厚度的多晶硅;在850℃下生长10~20nm的多晶硅薄氧化层;光刻纵向NPN管的发射极、集电极和纵向PNP管的基极;带胶离子注入砷;湿法去胶;光刻纵向NPN管的基极和纵向PNP管的发射极、集电极;带胶离子注入砷;湿法去胶;光刻多晶硅;在1030~1050℃下快速退火40~60s,同时形成纵向NPN管和纵向PNP管的发射区、集电区和基区。
10.根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于:所述制作金属薄膜电阻和金属引线、钝化层的方法包括溅射铂,厚度为30±5nm;在500℃、30min下退火;清洗;溅射一次金属引线,其成分为TiW-110nm/AlCu-450nm;光刻一次金属布线;干法刻蚀AlCu,湿法腐蚀TiW;PECVD法生长介质层,淀积的SiO2层厚度为1.0±0.2μm;光刻;干法腐蚀SiO2层;干法去胶;清洗;溅射二次金属引线AlCu,厚度为1.2±0.12μm;光刻;带胶干法刻蚀AlCu;干法去胶;PECVD法生长钝化层,其成分为SiO2/Si3N4,厚度为1.0±0.12μm,SiO2与Si3N4的厚度比为3∶7;光刻;带胶干法刻蚀;清洗;在460℃、30min下薄膜退火,最终,形成所述的浅结互补双极晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101909487A CN101673715B (zh) | 2009-09-25 | 2009-09-25 | 浅结互补双极晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101909487A CN101673715B (zh) | 2009-09-25 | 2009-09-25 | 浅结互补双极晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101673715A CN101673715A (zh) | 2010-03-17 |
CN101673715B true CN101673715B (zh) | 2012-05-02 |
Family
ID=42020854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101909487A Expired - Fee Related CN101673715B (zh) | 2009-09-25 | 2009-09-25 | 浅结互补双极晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101673715B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022048216A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315121A (zh) * | 2010-07-02 | 2012-01-11 | 上海镭芯微电子有限公司 | 高频晶体管的制造方法 |
CN101986433A (zh) * | 2010-10-25 | 2011-03-16 | 上海宏力半导体制造有限公司 | 基于绝缘体上硅的双极结型晶体管及其制造方法 |
CN102751288B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种SiGe基应变BiCMOS集成器件及制备方法 |
CN102723335B (zh) * | 2012-07-16 | 2016-03-30 | 西安电子科技大学 | 一种双应变混合晶面SOI BiCMOS集成器件及制备方法 |
CN102916040B (zh) * | 2012-07-16 | 2015-08-19 | 西安电子科技大学 | 一种三多晶SOI SiGe HBT平面集成器件及制备方法 |
CN102723361B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 |
CN102751292B (zh) * | 2012-07-16 | 2016-03-30 | 西安电子科技大学 | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 |
CN102738158B (zh) * | 2012-07-16 | 2015-09-30 | 西安电子科技大学 | 一种基于自对准工艺的应变Si BiCMOS集成器件及制备方法 |
CN102751290B (zh) * | 2012-07-16 | 2015-12-02 | 西安电子科技大学 | 一种三多晶混合晶面应变BiCMOS集成器件及制备方法 |
CN102738176B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种基于SOI衬底的应变SiGe平面Si基BiCMOS集成器件及制备方法 |
CN102723338B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种双多晶应变SiGe SOI BiCMOS集成器件的制备方法 |
CN103199051B (zh) * | 2013-04-01 | 2015-02-25 | 中国电子科技集团公司第二十四研究所 | 用于互补双极工艺的全介质隔离soi材料片的制造方法 |
US9640611B2 (en) | 2014-03-19 | 2017-05-02 | Texas Instruments Incorporated | HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide |
CN114823843A (zh) * | 2021-04-14 | 2022-07-29 | 黑龙江大学 | 一种全介质隔离硅磁敏三极管制作工艺 |
-
2009
- 2009-09-25 CN CN2009101909487A patent/CN101673715B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022048216A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101673715A (zh) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101673715B (zh) | 浅结互补双极晶体管的制造方法 | |
CN104025298B (zh) | 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构 | |
US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
US9953857B2 (en) | Semiconductor device with buried local interconnects | |
CN104425388A (zh) | 一种半浮栅器件的制造方法及器件 | |
EP1743372B1 (en) | Semiconductor device and method of manufacturing such a device | |
CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
CN103579126A (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
CN108231670A (zh) | 半导体元件及其制作方法 | |
CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
CN109994427B (zh) | 与cmos工艺兼容低温度系数多晶电阻模块及其集成方法 | |
CN102005372A (zh) | 制作半导体器件的方法 | |
CN107919390A (zh) | 基于wo3栅介质的金刚石场效应晶体管及制作方法 | |
US20140264458A1 (en) | Heterojunction Bipolar Transistor having a Germanium Extrinsic Base Utilizing a Sacrificial Emitter Post | |
CN1670946A (zh) | 高压大功率低压差线性集成稳压电源电路的制造方法 | |
CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
CN117497559A (zh) | 在STI工艺后保护深沟槽中的深沟槽多晶硅的LOCOS或SiBLK | |
CN117497558A (zh) | 在浅沟槽隔离集成之后使用深沟槽隔离而实现的管芯大小减小和深沟槽密度增大 | |
US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
US9824972B2 (en) | Contacts for semiconductor devices and methods of forming thereof | |
CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
CN101950722B (zh) | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 | |
CN105609544B (zh) | 绝缘隔离半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120502 Termination date: 20120925 |