CN102751290B - 一种三多晶混合晶面应变BiCMOS集成器件及制备方法 - Google Patents

一种三多晶混合晶面应变BiCMOS集成器件及制备方法 Download PDF

Info

Publication number
CN102751290B
CN102751290B CN201210244167.3A CN201210244167A CN102751290B CN 102751290 B CN102751290 B CN 102751290B CN 201210244167 A CN201210244167 A CN 201210244167A CN 102751290 B CN102751290 B CN 102751290B
Authority
CN
China
Prior art keywords
layer
cvd
chemical vapor
vapor deposition
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210244167.3A
Other languages
English (en)
Other versions
CN102751290A (zh
Inventor
张鹤鸣
宋建军
李妤晨
胡辉勇
周春宇
宣荣喜
戴显英
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201210244167.3A priority Critical patent/CN102751290B/zh
Publication of CN102751290A publication Critical patent/CN102751290A/zh
Application granted granted Critical
Publication of CN102751290B publication Critical patent/CN102751290B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种三多晶混合晶面应变BiCMOS集成器件及制备方法，包括：在制备双晶面的SOI衬底与深槽隔离之后，在双极器件区域刻蚀深槽，在双极器件有源区连续生长制备SiGe？HBT器件的集电区、基区和发射区，并形成多晶Si电极；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等；本发明在SiGe？HBT器件的制备过程中采用了自对准工艺，BiCMOS器件为全平面结构，充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点及晶面对迁移率的影响，制备出了性能增强的三多晶、混合晶面应变BiCMOS集成器件及电路。

Description

一种三多晶混合晶面应变BiCMOS集成器件及制备方法
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种三多晶混合晶面应变BiCMOS集成器件及制备方法。
背景技术
在信息技术高度发展的当代，以集成电路为代表的微电子技术是信息技术的关键。集成电路作为人类历史上发展最快、影响最大、应用最广泛的技术，其已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志。
对微电子产业发展产生巨大影响的“摩尔定律”指出：集成电路芯片上的晶体管数目，约每18个月增加1倍，性能也提升1倍。40多年来，世界微电子产业始终按照这条定律不断地向前发展，电路规模已由最初的小规模发展到现在的超大规模。Si材料以其优异的性能，在微电子产业中一直占据着重要的地位，而以Si材料为基础的CMOS集成电路以低功耗、低噪声、高输入阻抗、高集成度、可靠性好等优点在集成电路领域中占据着主导地位。
随着器件特征尺寸的逐步减小，尤其是进入纳米尺度以后，微电子技术的发展越来越逼近材料、技术、器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65纳米以后，MOS器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈特性、开态/关态电流等性能的影响越来越突出；而且随着无线移动通信的飞速发展，对器件和集成电路的性能，如频率特性、噪声特性、封装面积、功耗和成本等提出了更高的要求，传统硅基工艺制备的器件和集成电路越来越无法满足新型、高速电子系统的需求。
CMOS集成电路的一个重要性能指标，是MOS器件的驱动能力，而电子和空穴的迁移率分别是决定其驱动能力的关键因素之一。为了提高NMOS器件和PMOS器件的性能进而提高CMOS集成电路的性能，两种载流子的迁移率都应当尽可能地高。
早在上世纪五十年代，就已经研究发现在硅材料上施加应力，会改变电子和空穴的迁移率，从而改变半导体材料上所制备的MOS器件的性能。但电子和空穴并不总是对同种应力做出相同的反应。同时，在相同的晶面上制备NMOS器件和PMOS器件，它们的迁移率并不能同时达到最优。
由于Si材料载流子材料迁移率较低，所以采用SiBiCMOS技术制造的集成电路性能，尤其是频率性能，受到了极大的限制；而对于SiGeBiCMOS技术，虽然双极晶体管采用了SiGeHBT器件，但是对于制约BiCMOS集成电路频率特性提升的单极器件仍采用SiCMOS，所以这些都限制BiCMOS集成电路性能地进一步提升。为此，要在不降低一种类型器件的载流子的迁移率的情况下，提高另一种类型器件的载流子的迁移率成为迫切解决的问题。
发明内容
本发明的目的在于提供一种三多晶、混合晶面应变BiCMOS集成器件及制备方法，旨在解决电子和空穴两种迁移率的问题。
本发明的目的在于提供一种三多晶、混合晶面应变BiCMOS集成器件，NMOS器件为应变Si平面沟道，PMOS器件为应变SiGe平面沟道，双极器件为SiGeHBT器件。
进一步、述NMOS器件的导电沟道是张应变Si材料，其导电沟道为平面沟道。
进一步、述PMOS器件的导电沟道是压应变SiGe材料，其导电沟道为平面沟道。
进一步、所述NMOS器件的晶面为（100），所述PMOS器件的晶面为（110）。
进一步、所述PMOS器件采用量子阱结构。
进一步、所述的SiGeHBT器件的发射极、基极和集电极都采用多晶硅接触。
进一步、所述的SiGeHBT器件采用自对准工艺制备。
进一步、所述三多晶、混合晶面应变BiCMOS集成器件为平面结构。
本发明的另一目的在于提供一种三多晶、混合晶面应变BiCMOS集成器件的制备方法，包括如下步骤：
第一步、选取两片Si片，一块是P型掺杂浓度为1～5×1015cm-3的Si（100）衬底片，作为下层的基体材料，另一块是N型掺杂浓度为1～5×1015cm-3的Si（110）衬底片，作为上层的基体材料。对两片Si片表面进行氧化，氧化层厚度为0.5~1μm，采用化学机械抛光（CMP）工艺对两个氧化层表面进行抛光；
第二步、对上层基体材料中注入氢，并将两片Si片氧化层相对置于超高真空环境中在350～480℃的温度下实现键合；将键合后的Si片温度升高100～200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100~200nm的Si材料，并在其断裂表面进行化学机械抛光（CMP），形成SOI衬底；
第三步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面生长一层厚度为300~500nm的SiO2层，光刻深槽隔离，在深槽隔离区域干法刻蚀出深度为4~5μm的深槽，再利用化学汽相淀积（CVD）方法，在600～800℃，在深槽内填充SiO2；最后，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
第四步、光刻HBT器件有源区，利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2～3μm的深槽，将中间的氧化层刻透；在HBT器件有源区外延生长一层掺杂浓度为1×1016～1×1017cm-3的Si层，厚度为2～3μm，作为集电区；
第五步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面淀积一层厚度为500~700nm的SiO2层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为1×1019～1×1020cm-3，形成集电极接触区域，再将衬底在950～1100℃温度下，退火15～120s，进行杂质激活；
第六步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积二层材料：第一层为SiO2层，厚度为20~40nm；第二层为P型Poly-Si层，厚度为200~400nm，掺杂浓度为1×1020～1×1021cm-3；
第七步、光刻Poly-Si，形成外基区，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO2层，厚度为200~400nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
第八步、利用化学汽相淀积（CVD）方法，在600～800℃，淀积一层SiN层，厚度为50~100nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层SiN层，厚度为10~20nm，干法刻蚀掉发射窗SiN，形成侧墙；
第九步、利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积（CVD）方法，在600～750℃，在基区区域选择性生长SiGe基区，Ge组分为15~25％，掺杂浓度为5×1018~5×1019cm-3，厚度为20~60nm；
第十步、光刻集电极窗口，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积Poly-Si，厚度为200~400nm，再对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
第十一步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO2层，光刻集电极接触孔，并对该接触孔进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1019~1×1020cm-3，最后去除表面的SiO2层；
第十二步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO2层，在950～1100℃温度下，退火15～120s，进行杂质激活；
第十三步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层SiO2，光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为1.5～2.5μm的深槽，将中间的氧化层刻透；利用化学汽相淀积（CVD）方法，在600～750℃，在（100）晶面衬底的NMOS器件有源区上选择性外延生长四层材料：第一层是厚度为200～400nm的P型Si缓冲层，掺杂浓度为1～5×1015cm-3；第二层是厚度为1.3～2.1nm的P型SiGe渐变层，该层底部Ge组分是0％，顶部Ge组分是15～25％，掺杂浓度为1～5×1015cm-3；第三层是Ge组分为15～25％，厚度为200～400nm的P型SiGe层，掺杂浓度为0.5～5×1017cm-3；第四层是厚度为8～20nm的P型应变Si层，掺杂浓度为0.5～5×1017cm-3，作为NMOS器件的沟道；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第十四步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600～750℃，在（110）晶面衬底的PMOS器件有源区上选择性外延生长三层材料：第一层是厚度为200～400nm的N型Si缓冲层，掺杂浓度为0.5～5×1017cm-3；第二层是厚度为8～20nm的N型SiGe应变层，Ge组分是15～25%，掺杂浓度为0.5～5×1017cm-3，作为PMOS器件的沟道；第三层是厚度为3～5nm的本征弛豫Si帽层，形成PMOS器件有源区；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第十五步、光刻场氧区，利用干法刻蚀工艺，在场氧区刻蚀出深度为0.3～0.5μm的浅槽；再利用化学汽相淀积（CVD）方法，在600～800℃，在浅槽内填充SiO2；最后，用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离；
第十六步、在300～400℃，在有源区上用原子层化学汽相淀积（ALCVD）的方法淀积HfO2层，厚度为6～10nm，作为NMOS器件和PMOS器件的栅介质，再利用化学汽相淀积（CVD）方法，在600～750℃，在栅介质层上淀积一层厚度为100～500nm的本征Poly-SiGe作为栅电极，Ge组分为10～30%；光刻N/PMOS器件栅介质与栅多晶，形成栅极；
第十七步、光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为1～5×1018cm-3的N型轻掺杂源漏结构（N-LDD）区域；光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为1～5×1018cm-3的P型轻掺杂源漏结构（P-LDD）区域；
第十八步、利用化学汽相淀积（CVD）方法，在600～800℃，在整个衬底上淀积一厚度为3～5nm的SiO2层，用干法刻蚀掉这层SiO2，形成NMOS器件和PMOS器件栅极侧墙；
第十九步、光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源区、漏区和栅极；光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源区、漏区和栅极；
第二十步、在整个衬底上用化学汽相淀积（CVD）方法，在600～800℃，淀积300～500nm厚的SiO2层；光刻出引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成MOS器件和HBT电极金属接触；溅射金属，光刻引线，构成导电沟道为22～45nm的三多晶、混合晶面应变BiCMOS集成器件。
进一步、沟道长度取22～45nm。
进一步、制备方法中的最高温度根据第九步到第二十步中的化学汽相淀积（CVD）工艺温度决定，最高温度小于等于800℃。
本发明的另一目的在于提供一种三多晶、混合晶面垂直沟道应变BiCMOS集成电路的制备方法，所述制备方法包括如下步骤：
步骤1，SOI衬底材料制备的实现方法为：
（1a）选取P型掺杂浓度为1×1015cm-3的Si片，晶面为（100），对其表面进行氧化，氧化层厚度为0.5μm，作为下层的基体材料，并在该基体材料中注入氢；
（1b）选取N型掺杂浓度为1×1015cm-3的Si片，晶面为（110），对其表面进行氧化，氧化层厚度为0.5μm，作为上层的基体材料；
（1c）采用化学机械抛光（CMP）工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；
（1d）将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在350℃温度下实现键合；
（1e）将键合后的基片温度升高200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100nm的Si材料，并在该断裂表面进行化学机械抛光（CMP），形成SOI结构；
步骤2，深槽隔离制备的实现方法为：
（2a）利用化学汽相淀积（CVD）的方法，在600℃，在外延Si层表面生长一层厚度为300nm的SiO2层；
（2b）光刻深槽隔离区域；
（2c）在深槽隔离区域干法刻蚀出深度为4μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2，并将深槽内填满；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
步骤3，HBT器件集电极接触区制备的实现方法为：
（3a）光刻HBT器件有源区；
（3b）利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2μm的深槽，将中间的氧化层刻透；
（3c）在HBT器件有源区外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为2μm，作为集电区；
（3d）利用化学汽相淀积（CVD）的方法，在600℃，在外延Si层表面应淀积一层厚度为500nm的SiO2层；
（3e）光刻集电极接触区窗口；
（3f）对衬底进行磷注入，使集电极接触区掺杂浓度为1×1019cm-3，形成集电极接触区域；
（3g）将衬底在950℃温度下，退火120s，进行杂质激活；
步骤4，基区接触制备的实现方法为：
（4a）刻蚀掉衬底表面氧化层，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为20nm的SiO2层；
（4b）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层P型Poly-Si层，作为基区接触区，该层厚度为200nm，掺杂浓度为1×1020cm-3；
（4c）光刻Poly-Si，形成外基区，在600℃，在衬底表面淀积SiO2层，厚度为200nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
（4d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一SiN层，厚度为50nm；
（4e）光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
（4f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiN层，厚度为10nm；
步骤5，基区材料制备的实现方法为：
（5a）利用干法，刻蚀掉发射窗SiN，形成侧墙；
（5b）利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
（5c）利用化学汽相淀积（CVD）方法，在600℃，在基区区域选择性生长SiGe基区，Ge组分为15％，掺杂浓度为5×1018cm-3，厚度为20nm；
步骤6，发射区制备的实现方法为：
（6a）光刻集电极窗口，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积Poly-Si，厚度为200nm；
（6b）对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
（6c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层；
（6d）光刻集电极接触孔，并对该接触孔再次进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1019cm-3，最后去除表面的SiO2层；
（6e）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层，在950℃温度下退火120s，激活杂质；
步骤7，NMOS器件区制备的实现方法为：
（7a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2；
（7b）光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为1.5μm的深槽，将氧化层刻透；
（7c）利用化学汽相淀积（CVD）的方法，在600℃，在深槽内沿（100）晶面生长一层厚度为200nm的P型Si缓冲层，掺杂浓度为1×1015cm-3；
（7d）利用化学汽相淀积（CVD）的方法，在600℃，P型缓冲层上生长一层厚度为1.3μm的P型Ge组分梯形分布的SiGe，底部Ge组分为0%，顶部为15%，掺杂浓度为1×1015cm-3；
（7e）利用化学汽相淀积（CVD）的方法，在600℃，在Ge组分梯形分布的SiGe层上生长一层厚度为200nm的P型SiGe层，Ge组分为15％，掺杂浓度为5×1016cm-3；
（7f）利用化学汽相淀积（CVD）方法，在600℃，在SiGe层上生长一层厚度为20nm的应变Si层，掺杂浓度为5×1016cm-3，作为NMOS器件的沟道；
（7g）利用湿法腐蚀，刻蚀掉表面的层SiO2；
步骤8，PMOS器件区制备的实现方法为：
（8a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区沿（100）晶面生长一层厚度为200nm的N型Si缓冲层，掺杂浓度为5×1016cm-3；
（8c）利用化学汽相淀积（CVD）的方法，在600℃，在Si缓冲层上生长一层厚度为20nm的P型SiGe层，Ge组分为15%，掺杂浓度为5×1016cm-3；
（8d）利用化学汽相淀积（CVD）的方法，在600℃，在应变SiGe层上生长一层厚度为5nm的本征弛豫Si帽层，形成PMOS器件有源区；
（8e）利用湿法腐蚀，刻蚀掉表面的层SiO2；
步骤9，MOS器件栅极与轻掺杂源漏（LDD）制备的实现方法为：
（9a）在300℃，在有源区上用原子层化学汽相淀积（ALCVD）的方法淀积HfO2层，厚度为6nm，作为NMOS器件和PMOS器件的栅介质；
（9b）利用化学汽相淀积（CVD）方法，在600℃，在栅介质层上淀积一层本征的Poly-SiGe，厚度为100nm，Ge组分为10%；
（9c）光刻MOS器件栅介质与栅多晶，形成栅极；
（9d）光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为1×1018cm-3的N型轻掺杂源漏结构（N-LDD）区域；
（9e）光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构（P-LDD）区域；
步骤10，MOS器件形成的实现方法为：
（10a）利用化学汽相淀积（CVD）方法，在600℃，在整个衬底上淀积一厚度为3nm的SiO2层；
（10b）利用干法刻蚀工艺，蚀掉这层SiO2，保留NMOS器件和PMOS器件栅极侧墙；
（10c）光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源、漏区和栅极；
（10d）光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源、漏区和栅极；
步骤11，构成BiCMOS集成电路的实现方法为：
（11a）用化学汽相淀积（CVD）方法，在600℃，在整个衬底上淀积300nm厚的SiO2层；
（11b）光刻引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；
（11c）溅射金属，光刻引线，分别形成NMOS器件的源电极、栅电极、漏电极和PMOS器件的漏电极、源电极、栅电极，以及双极晶体管发射极、基极、集电极金属引线，最终构成导电沟道为22nm的三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法集成器件及电路。
本发明具有如下优点：
1．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备采用了混合晶面衬底技术，即在同一个衬底片上分布有（100）和（110）这两种晶面，在（100）晶面上电子迁移率最高，而对于空穴，（110）晶面上最高，为（100）晶面上的2.5倍，本发明结合了载流子迁移率同时达到最高的两种晶面，能在不降低一种类型器件的载流子的迁移率的情况下，提高另一种类型器件的载流子的迁移率；
2．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备工艺中，采用选择性外延技术，分别在NMOS器件和PMOS器件有源区选择性生长张应变Si和压应变SiGe材料，使NMOS器件和PMOS器件频率性能和电流驱动能力等电学性能能够获得同时提升，从而CMOS器件与集成电路性能获得了增强；
3．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路结构中MOS器件采用了高K值的HfO2作为栅介质，提高了MOS器件的栅控能力，增强了MOS器件的电学性能；
4．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路结构中PMOS器件为量子阱器件，即应变SiGe沟道层处于Si帽层和体Si层之间，与表面沟道器件相比，该器件能有效地降低沟道界面散射，提高了器件电学特性；同时，量子阱可以使热电子注入栅介质中的问题得到改善，增加了器件和电路的可靠性；
5．本发明制备三多晶、混合晶面应变BiCMOS集成器件及电路的制备工艺中，采用Poly-SiGe材料作为栅电极，其功函数随Ge组分的变化而变化，通过调节Poly-SiGe中Ge组分，实现CMOS阈值电压可连续调整，减少了工艺步骤，降低了工艺难度；
6．本本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备过程中涉及的最高温度为800℃，低于引起应变Si和应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变Si和应变SiGe沟道应力，提高集成电路的性能；
7.本发明制备的三多晶、混合晶面应变BiCMOS集成器件，在制备SiGeHBT器件过程中，采用全自对准工艺，有效地减小了寄生电阻与电容，提高了器件的电流与频率特性；
8.本发明制备的三多晶、混合晶面应变BiCMOS集成器件，SiGeHBT器件发射极、基极和集电极全部采用多晶，多晶可以部分制作在氧化层上面，减小了器件有源区的面积，从而减小器件尺寸，提高电路的集成度。
附图说明
图1是本发明提供的三多晶混合晶面应变BiCMOS集成器件及电路制备方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供了一种三多晶、混合晶面应变BiCMOS集成器件，NMOS器件为应变Si平面沟道，PMOS器件为应变SiGe平面沟道，双极器件为SiGeHBT器件。
作为本发明实施例的一优化方案，所述NMOS器件的导电沟道是张应变Si材料，其导电沟道为平面沟道。
作为本发明实施例的一优化方案，所述PMOS器件的导电沟道是压应变SiGe材料，其导电沟道为平面沟道。
作为本发明实施例的一优化方案，所述NMOS器件的晶面为（100），所述PMOS器件的晶面为（110）。
作为本发明实施例的一优化方案，所述PMOS器件采用量子阱结构。
作为本发明实施例的一优化方案，所述的SiGeHBT器件的发射极、基极和集电极都采用多晶硅接触。
作为本发明实施例的一优化方案，所述的SiGeHBT器件采用自对准工艺制备。
作为本发明实施例的一优化方案，所述三多晶、混合晶面应变BiCMOS集成器件为全平面结构。
以下参照附图1，对本发明三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法的工艺流程作进一步详细描述。
实施例1：制备22nm三多晶、混合晶面应变BiCMOS集成器件及电路，具体步骤如下：
步骤1，SOI衬底材料制备。
（1a）选取P型掺杂浓度为1×1015cm-3的Si片，晶面为（100），对其表面进行氧化，氧化层厚度为0.5μm，作为下层的基体材料，并在该基体材料中注入氢；
（1b）选取N型掺杂浓度为1×1015cm-3的Si片，晶面为（110），对其表面进行氧化，氧化层厚度为0.5μm，作为上层的基体材料；
（1c）采用化学机械抛光（CMP）工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；
（1d）将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在350℃温度下实现键合；
（1e）将键合后的基片温度升高200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100nm的Si材料，并在该断裂表面进行化学机械抛光（CMP），形成SOI结构。
步骤2，深槽隔离制备。
（2a）利用化学汽相淀积（CVD）的方法，在600℃，在外延Si层表面生长一层厚度为300nm的SiO2层；
（2b）光刻深槽隔离区域；
（2c）在深槽隔离区域干法刻蚀出深度为4μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2，并将深槽内填满；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，HBT器件集电极接触区制备。
（3a）光刻HBT器件有源区；
（3b）利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2μm的深槽，将中间的氧化层刻透；
（3c）在HBT器件有源区外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为2μm，作为集电区；
（3d）利用化学汽相淀积（CVD）的方法，在600℃，在外延Si层表面应淀积一层厚度为500nm的SiO2层；
（3e）光刻集电极接触区窗口；
（3f）对衬底进行磷注入，使集电极接触区掺杂浓度为1×1019cm-3，形成集电极接触区域；
（3g）将衬底在950℃温度下，退火120s，进行杂质激活。
步骤4，基区接触制备。
（4a）刻蚀掉衬底表面氧化层，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为20nm的SiO2层；
（4b）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层P型Poly-Si层，作为基区接触区，该层厚度为200nm，掺杂浓度为1×1020cm-3；
（4c）光刻Poly-Si，形成外基区，在600℃，在衬底表面淀积SiO2层，厚度为200nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
（4d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一SiN层，厚度为50nm；
（4e）光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
（4f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiN层，厚度为10nm。
步骤5，基区材料制备。
（5a）利用干法，刻蚀掉发射窗SiN，形成侧墙；
（5b）利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
（5c）利用化学汽相淀积（CVD）方法，在600℃，在基区区域选择性生长SiGe基区，Ge组分为15％，掺杂浓度为5×1018cm-3，厚度为20nm。
步骤6，发射区制备。
（6a）光刻集电极窗口，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积Poly-Si，厚度为200nm；
（6b）对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
（6c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层；
（6d）光刻集电极接触孔，并对该接触孔再次进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1019cm-3，最后去除表面的SiO2层；
（6e）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层，在950℃温度下退火120s，激活杂质。
步骤7，NMOS器件区制备。
（7a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2；
（7b）光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为1.5μm的深槽，将氧化层刻透；
（7c）利用化学汽相淀积（CVD）的方法，在600℃，在深槽内沿（100）晶面生长一层厚度为200nm的P型Si缓冲层，掺杂浓度为1×1015cm-3；
（7d）利用化学汽相淀积（CVD）的方法，在600℃，P型缓冲层上生长一层厚度为1.3μm的P型Ge组分梯形分布的SiGe，底部Ge组分为0%，顶部为15％，掺杂浓度为1×1015cm-3；
（7e）利用化学汽相淀积（CVD）的方法，在600℃，在Ge组分梯形分布的SiGe层上生长一层厚度为200nm的P型SiGe层，Ge组分为15％，掺杂浓度为5×1016cm-3；
（7f）利用化学汽相淀积（CVD）方法，在600℃，在SiGe层上生长一层厚度为20nm的应变Si层，掺杂浓度为5×1016cm-3，作为NMOS器件的沟道；
（7g）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤8，PMOS器件区制备。
（8a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区沿（100）晶面生长一层厚度为200nm的N型Si缓冲层，掺杂浓度为5×1016cm-3；
（8c）利用化学汽相淀积（CVD）的方法，在600℃，在Si缓冲层上生长一层厚度为20nm的P型SiGe层，Ge组分为15%，掺杂浓度为5×1016cm-3；
（8d）利用化学汽相淀积（CVD）的方法，在600℃，在应变SiGe层上生长一层厚度为5nm的本征弛豫Si帽层，形成PMOS器件有源区；
（8e）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤9，MOS器件栅极与轻掺杂源漏（LDD）制备。
（9a）在300℃，在有源区上用原子层化学汽相淀积（ALCVD）的方法淀积HfO2层，厚度为6nm，作为NMOS器件和PMOS器件的栅介质；
（9b）利用化学汽相淀积（CVD）方法，在600℃，在栅介质层上淀积一层本征的Poly-SiGe，厚度为100nm，Ge组分为10%；
（9c）光刻MOS器件栅介质与栅多晶，形成栅极；
（9d）光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为1×1018cm-3的N型轻掺杂源漏结构（N-LDD）区域；
（9e）光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构（P-LDD）区域。
步骤10，MOS器件形成。
（10a）利用化学汽相淀积（CVD）方法，在600℃，在整个衬底上淀积一厚度为3nm的SiO2层；
（10b）利用干法刻蚀工艺，蚀掉这层SiO2，保留NMOS器件和PMOS器件栅极侧墙；
（10c）光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源、漏区和栅极；
（10d）光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源、漏区和栅极。
步骤11，构成BiCMOS集成电路。
（11a）用化学汽相淀积（CVD）方法，在600℃，在整个衬底上淀积300nm厚的SiO2层；
（11b）光刻引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；
（11c）溅射金属，光刻引线，分别形成NMOS器件的源电极、栅电极、漏电极和PMOS器件的漏电极、源电极、栅电极，以及双极晶体管发射极、基极、集电极金属引线，最终构成导电沟道为22nm的三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法集成器件及电路。
实施例2：制备30nm三多晶、混合晶面应变BiCMOS集成器件及电路，具体步骤如下：
步骤1，SOI衬底材料制备。
（1a）选取P型掺杂浓度为3×1015cm-3的Si片，晶面为（100），对其表面进行氧化，氧化层厚度为0.75μm，作为下层的基体材料，并在该基体材料中注入氢；
（1b）选取N型掺杂浓度为3×1015cm-3的Si片，晶面为（110），对其表面进行氧化，氧化层厚度为0.75μm，作为上层的基体材料；
（1c）采用化学机械抛光（CMP）工艺，分别对下层和注入氢后的上层有源层基体材料表面进行抛光处理；
（1d）将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在400℃温度下实现键合；
（1e）将键合后的基片温度升高150℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留150nm的Si材料，并在该断裂表面进行化学机械抛光（CMP），形成SOI结构。
步骤2，深槽隔离制备。
（2a）利用化学汽相淀积（CVD）的方法，在700℃，在外延Si层表面生长一层厚度为400nm的SiO2层；
（2b）光刻深槽隔离区域；
（2c）在深槽隔离区域干法刻蚀出深度为4.5μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积SiO2，并将深槽内填满；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，HBT器件集电极接触区制备。
（3a）光刻HBT器件有源区；
（3b）利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2.5μm的深槽，将中间的氧化层刻透；
（3c）在HBT器件有源区外延生长一层掺杂浓度为5×1016cm-3的Si层，厚度为2.5μm，作为集电区；
（3d）利用化学汽相淀积（CVD）的方法，在700℃，在外延Si层表面应淀积一层厚度为600nm的SiO2层；
（3e）光刻集电极接触区窗口；
（3f）对衬底进行磷注入，使集电极接触区掺杂浓度为5×1019cm-3，形成集电极接触区域；
（3g）将衬底在1000℃温度下，退火60s，进行杂质激活。
步骤4，基区接触制备。
（4a）刻蚀掉衬底表面氧化层，利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层厚度为30nm的SiO2层；
（4b）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层P型Poly-Si层，作为基区接触区，该层厚度为300nm，掺杂浓度为5×1020cm-3；
（4c）光刻Poly-Si，形成外基区，在700℃，在衬底表面淀积SiO2层，厚度为300nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
（4d）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一SiN层，厚度为80nm；
（4e）光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
（4f）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层SiN层，厚度为15nm。
步骤5，基区材料制备。
（5a）利用干法，刻蚀掉发射窗SiN，形成侧墙；
（5b）利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
（5c）利用化学汽相淀积（CVD）方法，在700℃，在基区区域选择性生长SiGe基区，Ge组分为20％，掺杂浓度为1×1019cm-3，厚度为40nm。
步骤6，发射区制备。
（6a）光刻集电极窗口，利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积Poly-Si，厚度为300nm；
（6b）对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
（6c）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积SiO2层；
（6d）光刻集电极接触孔，并对该接触孔再次进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到5×1019cm-3，最后去除表面的SiO2层；
（6e）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积SiO2层，在1000℃温度下退火60s，激活杂质。
步骤7，NMOS器件区制备。
（7a）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层SiO2；
（7b）光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为2μm的深槽，将氧化层刻透；
（7c）利用化学汽相淀积（CVD）的方法，在700℃，在深槽内沿（100）晶面生长一层厚度为300nm的P型Si缓冲层，掺杂浓度为3×1015cm-3；
（7d）利用化学汽相淀积（CVD）的方法，在700℃，P型缓冲层上生长一层厚度为1.7μm的P型Ge组分梯形分布的SiGe，底部Ge组分为0%，顶部为20%，掺杂浓度为3×1015cm-3；
（7e）利用化学汽相淀积（CVD）的方法，在700℃，在Ge组分梯形分布的SiGe层上生长一层厚度为300nm的P型SiGe层，Ge组分为20％，掺杂浓度为1×1017cm-3；
（7f）利用化学汽相淀积（CVD）方法，在700℃，在SiGe层上生长一层厚度为15nm的应变Si层，掺杂浓度为1×1017cm-3，作为NMOS器件的沟道；
（7g）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤8，PMOS器件区制备。
（8a）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层SiO2；
（8b）光刻NMOS器件以外区域，利用化学汽相淀积（CVD）的方法，在700℃，在PMOS器件有源区沿（100）晶面生长一层厚度为300nm的N型Si缓冲层，掺杂浓度为1×1017cm-3；
（8c）利用化学汽相淀积（CVD）的方法，在700℃，在Si缓冲层上生长一层厚度为15nm的P型SiGe层，Ge组分为20%，掺杂浓度为1×1017cm-3；
（8d）利用化学汽相淀积（CVD）的方法，在700℃，在应变SiGe层上生长一层厚度为4nm的本征弛豫Si帽层，形成PMOS器件有源区；
（8e）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤9，MOS器件栅极与轻掺杂源漏（LDD）制备。
（9a）在350℃，在有源区上用原子层化学汽相淀积（ALCVD）的方法淀积HfO2层，厚度为8nm，作为NMOS器件和PMOS器件的栅介质；
（9b）利用化学汽相淀积（CVD）方法，在700℃，在栅介质层上淀积一层本征的Poly-SiGe，厚度为300nm，Ge组分为20%；
（9c）光刻MOS器件栅介质与栅多晶，形成栅极；
（9d）光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为3×1018cm-3的N型轻掺杂源漏结构（N-LDD）区域；
（9e）光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为3×1018cm-3的P型轻掺杂源漏结构（P-LDD）区域。
步骤10，MOS器件形成。
（10a）利用化学汽相淀积（CVD）方法，在700℃，在整个衬底上淀积一厚度为4nm的SiO2层；
（10b）利用干法刻蚀工艺，蚀掉这层SiO2，保留NMOS器件和PMOS器件栅极侧墙；
（10c）光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源、漏区和栅极；
（10d）光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源、漏区和栅极。
步骤11，构成BiCMOS集成电路。
（11a）用化学汽相淀积（CVD）方法，在700℃，在整个衬底上淀积400nm厚的SiO2层；
（11b）光刻引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；
（11c）溅射金属，光刻引线，分别形成NMOS器件的源电极，栅电极，漏电极和PMOS器件的漏电极，源电极，栅电极，以及双极晶体管发射极、基极、集电极金属引线，最终构成导电沟道为30nm的三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法集成器件及电路。
实施例3：制备45nm三多晶、混合晶面应变BiCMOS集成器件及电路，具体步骤如下：
步骤1，SOI衬底材料制备。
（1a）选取P型掺杂浓度为5×1015cm-3的Si片，晶面为（100），对其表面进行氧化，氧化层厚度为1μm，作为上层的基体材料，并在该基体材料中注入氢；
（1b）选取N型掺杂浓度为5×1015cm-3的Si片，晶面为（110），对其表面进行氧化，氧化层厚度为1μm，作为上层的基体材料；
（1c）采用化学机械抛光（CMP）工艺，分别对下层层和注入氢后的上层基体材料表面进行抛光处理；
（1d）将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在480℃温度下实现键合；
（1e）将键合后的基片温度升高100℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留200nm的Si材料，并在该断裂表面进行化学机械抛光（CMP），形成SOI结构。
步骤2，深槽隔离制备。
（2a）利用化学汽相淀积（CVD）的方法，在800℃，在外延Si层表面生长一层厚度为500nm的SiO2层；
（2b）光刻深槽隔离区域；
（2c）在深槽隔离区域干法刻蚀出深度为5μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积SiO2，并将深槽内填满；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，HBT器件集电极接触区制备。
（3a）光刻双极器件有源区；
（3b）利用干法刻蚀工艺，在双极器件有源区，刻蚀出深度为3μm的深槽，将中间的氧化层刻透；
（3c）在双极器件有源区外延生长一层掺杂浓度为1×1017cm-3的Si层，厚度为3μm，作为集电区；
（3d）利用化学汽相淀积（CVD）的方法，在800℃，在外延Si层表面应淀积一层厚度为700nm的SiO2层；
（3e）光刻集电极接触区窗口；
（3f）对衬底进行磷注入，使集电极接触区掺杂浓度为1×1020cm-3，形成集电极接触区域；
（3g）将衬底在1100℃温度下，退火15s，进行杂质激活。
步骤4，基区接触制备。
（4a）刻蚀掉衬底表面氧化层，利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一层厚度为40nm的SiO2层；
（4b）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一层P型Poly-Si层，作为基区接触区，该层厚度为400nm，掺杂浓度为1×1021cm-3；
（4c）光刻Poly-Si，形成外基区，在800℃，在衬底表面淀积SiO2层，厚度为400nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
（4d）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一SiN层，厚度为100nm；
（4e）光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
（4f）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一层SiN层，厚度为20nm。
步骤5，基区材料制备。
（5a）利用干法，刻蚀掉发射窗SiN，形成侧墙；
（5b）利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
（5c）利用化学汽相淀积（CVD）方法，在750℃，在基区区域选择性生长SiGe基区，Ge组分为25％，掺杂浓度为5×1019cm-3，厚度为60nm。
步骤6，发射区制备。
（6a）光刻集电极窗口，利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积Poly-Si，厚度为400nm；
（6b）对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
（6c）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积SiO2层；
（6d）光刻集电极接触孔，并对该接触孔再次进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1020cm-3，最后去除表面的SiO2层；
（6e）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积SiO2层，在1100℃温度下退火15s，激活杂质。
步骤7，NMOS器件区制备。
（7a）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一层SiO2；
（7b）光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为2.5μm的深槽，将氧化层刻透；
（7c）利用化学汽相淀积（CVD）的方法，在750℃，在深槽内沿（100）晶面生长一层厚度为400nm的P型Si缓冲层，掺杂浓度为5×1015cm-3；
（7d）利用化学汽相淀积（CVD）的方法，在750℃，P型缓冲层上生长一层厚度为2.1μm的P型Ge组分梯形分布的SiGe，底部Ge组分为0%，顶部为25%，掺杂浓度为5×1015cm-3；
（7e）利用化学汽相淀积（CVD）的方法，在750℃，在Ge组分梯形分布的SiGe层上生长一层厚度为400nm的P型SiGe层，Ge组分为25％，掺杂浓度为5×1017cm-3；
（7f）利用化学汽相淀积（CVD）方法，在750℃，在SiGe层上生长一层厚度为8nm的应变Si层，掺杂浓度为5×1017cm-3，作为NMOS器件的沟道；
（7g）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤8，PMOS器件区制备。
（8a）利用化学汽相淀积（CVD）方法，在800℃，在衬底表面淀积一层SiO2；
（8b）光刻NMOS器件以外区域，利用化学汽相淀积（CVD）的方法，在750℃，在PMOS器件有源区沿（110）晶面生长一层厚度为400nm的N型Si缓冲层，掺杂浓度为5×1017cm-3；
（8c）利用化学汽相淀积（CVD）的方法，在750℃，在Si缓冲层上生长一层厚度为8nm的P型SiGe层，Ge组分为25％，掺杂浓度为5×1017cm-3；
（8d）利用化学汽相淀积（CVD）的方法，在750℃，在应变SiGe层上生长一层厚度为3nm的本征弛豫Si帽层，形成PMOS器件有源区；
（8e）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤9，MOS器件栅极与轻掺杂源漏（LDD）制备。
（9a）在400℃，在有源区上用原子层化学汽相淀积（ALCVD）的方法淀积HfO2层，厚度为10nm，作为NMOS器件和PMOS器件的栅介质；
（9b）利用化学汽相淀积（CVD）方法，在750℃，在栅介质层上淀积一层本征的Poly-SiGe，厚度为500nm，Ge组分为30%；
（9c）光刻MOS器件栅介质与栅多晶，形成栅极；
（9d）光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为5×1018cm-3的N型轻掺杂源漏结构（N-LDD）区域；
（9e）光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为5×1018cm-3的P型轻掺杂源漏结构（P-LDD）区域。
步骤10，MOS器件形成。
（10a）利用化学汽相淀积（CVD）方法，在800℃，在整个衬底上淀积一厚度为5nm的SiO2层；
（10b）利用干法刻蚀工艺，蚀掉这层SiO2，保留NMOS器件和PMOS器件栅极侧墙；
（10c）光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源、漏区和栅极；
（10d）光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源、漏区和栅极。
步骤11，构成BiCMOS集成电路。
（11a）用化学汽相淀积（CVD）方法，在800℃，在整个衬底上淀积500nm厚的SiO2层；
（11b）光刻引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；
（11c）溅射金属，光刻引线，分别形成NMOS器件的源电极、栅电极、漏电极和PMOS器件的漏电极、源电极、栅电极，以及双极晶体管发射极、基极、集电极金属引线，最终构成导电沟道为45nm的三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法集成器件及电路。
本发明实施例提供的三多晶、混合晶面应变BiCMOS集成器件及制备方法具有如下优点：
1．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备采用了混合晶面衬底技术，即在同一个衬底片上分布有（100）和（110）这两种晶面，在（100）晶面上电子迁移率最高，而对于空穴，（110）晶面上最高，为（100）晶面上的2.5倍，本发明结合了载流子迁移率同时达到最高的两种晶面，能在不降低一种类型器件的载流子的迁移率的情况下，提高另一种类型器件的载流子的迁移率；
2．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备工艺中，采用选择性外延技术，分别在NMOS器件和PMOS器件有源区选择性生长张应变Si和压应变SiGe材料，使NMOS器件和PMOS器件频率性能和电流驱动能力等电学性能能够获得同时提升，从而CMOS器件与集成电路性能获得了增强；
3．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路结构中MOS器件采用了高K值的HfO2作为栅介质，提高了MOS器件的栅控能力，增强了MOS器件的电学性能；
4．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路结构中PMOS器件为量子阱器件，即应变SiGe沟道层处于Si帽层和体Si层之间，与表面沟道器件相比，该器件能有效地降低沟道界面散射，提高了器件电学特性；同时，量子阱可以使热电子注入栅介质中的问题得到改善，增加了器件和电路的可靠性；
5．本发明制备三多晶、混合晶面应变BiCMOS集成器件及电路的制备工艺中，采用Poly-SiGe材料作为栅电极，其功函数随Ge组分的变化而变化，通过调节Poly-SiGe中Ge组分，实现CMOS阈值电压可连续调整，减少了工艺步骤，降低了工艺难度；
6．本发明制备的三多晶、混合晶面应变BiCMOS集成器件及电路的制备过程中涉及的最高温度为800℃，低于引起应变Si和应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变Si和应变SiGe沟道应力，提高集成电路的性能；
7.本发明制备的三多晶、混合晶面应变BiCMOS集成器件，在制备SiGeHBT器件过程中，采用全自对准工艺，有效地减小了寄生电阻与电容，提高了器件的电流与频率特性；
8.本发明制备的三多晶、混合晶面应变BiCMOS集成器件，SiGeHBT器件发射极、基极和集电极全部采用多晶，多晶可以部分制作在氧化层上面，减小了器件有源区的面积，从而减小器件尺寸，提高电路的集成度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种三多晶混合晶面应变BiCMOS集成器件的制备方法，其特征在于，包括如下步骤：
第一步、选取两片Si片，一块是P型掺杂浓度为1×1015cm-3～5×1015cm-3的Si(100)衬底片，作为下层的基体材料，另一块是N型掺杂浓度为1×1015cm-3～5×1015cm-3的Si(110)衬底片，作为上层的基体材料，对两片Si片表面进行氧化，氧化层厚度为0.5～1μm，采用化学机械抛光(CMP)工艺对两个氧化层表面进行抛光；
第二步、对上层基体材料中注入氢，并将两片Si片氧化层相对置于超高真空环境中在350～480℃的温度下实现键合；将键合后的Si片温度升高100～200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100～200nm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底；
第三步、利用化学汽相淀积(CVD)的方法，在600～800℃，在外延Si层表面生长一层厚度为300～500nm的SiO2层，光刻深槽隔离，在深槽隔离区域干法刻蚀出深度为4～5μm的深槽，再利用化学汽相淀积(CVD)方法，在600～800℃，在深槽内填充SiO2；最后，用化学机械抛光(CMP)方法，去除表面多余的氧化层，形成深槽隔离；
第四步、光刻HBT器件有源区，利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2～3μm的深槽，将中间的氧化层刻透；在HBT器件有源区外延生长一层掺杂浓度为1×1016～1×1017cm-3的Si层，厚度为2～3μm，作为集电区；
第五步、利用化学汽相淀积(CVD)的方法，在600～800℃，在外延Si层表面淀积一层厚度为500～700nm的SiO2层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为1×1019～1×1020cm-3，形成集电极接触区域，再将衬底在950～1100℃温度下，退火15～120s，进行杂质激活；
第六步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积二层材料：第一层为SiO2层，厚度为20～40nm；第二层为P型Poly-Si层，厚度为200～400nm，掺杂浓度为1×1020cm-3～1×1021cm-3；
第七步、光刻Poly-Si，形成外基区，利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积SiO2层，厚度为200～400nm，利用化学机械抛光(CMP)的方法去除Poly-Si表面的SiO2；
第八步、利用化学汽相淀积(CVD)方法，在600～800℃，淀积一层SiN层，厚度为50～100nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层SiN层，厚度为10～20nm，干法刻蚀掉发射窗SiN，形成侧墙；
第九步、利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积(CVD)方法，在600～750℃，在基区区域选择性生长SiGe基区，Ge组分为15～25％，掺杂浓度为5×1018～5×1019cm-3，厚度为20～60nm；
第十步、光刻集电极窗口，利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积Poly-Si，厚度为200～400nm，再对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
第十一步、利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积SiO2层，光刻集电极接触孔，并对该接触孔进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1019～1×1020cm-3，最后去除表面的SiO2层；
第十二步、利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积SiO2层，在950～1100℃温度下，退火15～120s，进行杂质激活；
第十三步、利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层SiO2，光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为1.5～2.5μm的深槽，将中间的氧化层刻透；利用化学汽相淀积(CVD)方法，在600～750℃，在(100)晶面衬底的NMOS器件有源区上选择性外延生长四层材料：第一层是厚度为200～400nm的P型Si缓冲层，掺杂浓度为1×1015cm-3～5×1015cm-3；第二层是厚度为1.3～2.1nm的P型SiGe渐变层，P型SiGe渐变层底部Ge组分是0％，顶部Ge组分是15～25％，掺杂浓度为1×1015cm-3～5×1015cm-3；
第三层是Ge组分为15～25％，厚度为200～400nm的P型SiGe层，掺杂浓度为0.5×1017cm-3～5×1017cm-3；第四层是厚度为8～20nm的P型应变Si层，掺杂浓度为0.5×1017cm-3～5×1017cm-3，作为NMOS器件的沟道；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第十四步、利用化学汽相淀积(CVD)方法，在600～800℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用化学汽相淀积(CVD)方法，在600～750℃，在(110)晶面衬底的PMOS器件有源区上选择性外延生长三层材料：第一层是厚度为200～400nm的N型Si缓冲层，掺杂浓度为0.5×1017cm-3～5×1017cm-3；第二层是厚度为8～20nm的N型SiGe应变层，Ge组分是15～25％，掺杂浓度为0.5×1017cm-3～5×1017cm-3，作为PMOS器件的沟道；第三层是厚度为3～5nm的本征弛豫Si帽层，形成PMOS器件有源区；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第十五步、光刻场氧区，利用干法刻蚀工艺，在场氧区刻蚀出深度为0.3～0.5μm的浅槽；再利用化学汽相淀积(CVD)方法，在600～800℃，在浅槽内填充SiO2；最后，用化学机械抛光(CMP)方法，除去多余的氧化层，形成浅槽隔离；
第十六步、在300～400℃，在有源区上用原子层化学汽相淀积(ALCVD)的方法淀积HfO2层，厚度为6～10nm，作为NMOS器件和PMOS器件的栅介质，再利用化学汽相淀积(CVD)方法，在600～750℃，在栅介质层上淀积一层厚度为100～500nm的本征Poly-SiGe作为栅电极，Ge组分为10～30％；光刻N/PMOS器件栅介质与栅多晶，形成栅极；
第十七步、光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为1×1018cm-3～5×1018cm-3的N型轻掺杂源漏结构(N-LDD)区域；光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为1×1018cm-3～5×1018cm-3的P型轻掺杂源漏结构(P-LDD)区域；
第十八步、利用化学汽相淀积(CVD)方法，在600～800℃，在整个衬底上淀积一厚度为3～5nm的SiO2层，用干法刻蚀掉这层SiO2，形成NMOS器件和PMOS器件栅极侧墙；
第十九步、光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源区、漏区和栅极；光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源区、漏区和栅极；
第二十步、在整个衬底上用化学汽相淀积(CVD)方法，在600～800℃，淀积300～500nm厚的SiO2层；光刻出引线窗口，在整个衬底上溅射一层金属镍(Ni)合金，自对准形成金属硅化物，清洗表面多余的金属，形成MOS器件和HBT电极金属接触；溅射金属，光刻引线，构成导电沟道为22～45nm的三多晶、混合晶面应变BiCMOS集成器件。
2.根据权利要求1所述的制备方法，其特征在于，所述沟道长度取22～45nm。
3.根据权利要求1所述的制备方法，其特征在于，所述制备方法中的最高温度根据第九步到第二十步中的化学汽相淀积(CVD)工艺温度决定，最高温度小于等于800℃。
4.一种三多晶混合晶面应变BiCMOS集成电路的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤1，SOI衬底材料制备的实现方法为：
(1a)选取P型掺杂浓度为1×1015cm-3的Si片，晶面为(100)，对其表面进行氧化，氧化层厚度为0.5μm，作为下层的基体材料，并在该基体材料中注入氢；
(1b)选取N型掺杂浓度为1×1015cm-3的Si片，晶面为(110)，对其表面进行氧化，氧化层厚度为0.5μm，作为上层的基体材料；
(1c)采用化学机械抛光(CMP)工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；
(1d)将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在350℃温度下实现键合；
(1e)将键合后的基片温度升高200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100nm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构；
步骤2，深槽隔离制备的实现方法为：
(2a)利用化学汽相淀积(CVD)的方法，在600℃，在外延Si层表面生长一层厚度为300nm的SiO2层；
(2b)光刻深槽隔离区域；
(2c)在深槽隔离区域干法刻蚀出深度为4μm的深槽；
(2d)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积SiO2，并将深槽内填满；
(2e)用化学机械抛光(CMP)方法，去除表面多余的氧化层，形成深槽隔离；
步骤3，HBT器件集电极接触区制备的实现方法为：
(3a)光刻HBT器件有源区；
(3b)利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2μm的深槽，将中间的氧化层刻透；
(3c)在HBT器件有源区外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为2μm，作为集电区；
(3d)利用化学汽相淀积(CVD)的方法，在600℃，在外延Si层表面应淀积一层厚度为500nm的SiO2层；
(3e)光刻集电极接触区窗口；
(3f)对衬底进行磷注入，使集电极接触区掺杂浓度为1×1019cm-3，形成集电极接触区域；
(3g)将衬底在950℃温度下，退火120s，进行杂质激活；
步骤4，基区接触制备的实现方法为：
(4a)刻蚀掉衬底表面氧化层，利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一层厚度为20nm的SiO2层；
(4b)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一层P型Poly-Si层，作为基区接触区，该层厚度为200nm，掺杂浓度为1×1020cm-3；
(4c)光刻Poly-Si，形成外基区，在600℃，在衬底表面淀积SiO2层，厚度为200nm，利用化学机械抛光(CMP)的方法去除Poly-Si表面的SiO2；
(4d)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一SiN层，厚度为50nm；
(4e)光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
(4f)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一层SiN层，厚度为10nm；
步骤5，基区材料制备的实现方法为：
(5a)利用干法，刻蚀掉发射窗SiN，形成侧墙；
(5b)利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
(5c)利用化学汽相淀积(CVD)方法，在600℃，在基区区域选择性生长SiGe基区，Ge组分为15％，掺杂浓度为5×1018cm-3，厚度为20nm；
步骤6，发射区制备的实现方法为：
(6a)光刻集电极窗口，利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积Poly-Si，厚度为200nm；
(6b)对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；
(6c)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积SiO2层；
(6d)光刻集电极接触孔，并对该接触孔再次进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1×1019cm-3，最后去除表面的SiO2层；
(6e)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积SiO2层，在950℃温度下退火120s，激活杂质；
步骤7，NMOS器件区制备的实现方法为：
(7a)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一层SiO2；
(7b)光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为1.5μm的深槽，将氧化层刻透；
(7c)利用化学汽相淀积(CVD)的方法，在600℃，在深槽内沿(100)晶面生长一层厚度为200nm的P型Si缓冲层，掺杂浓度为1×1015cm-3；
(7d)利用化学汽相淀积(CVD)的方法，在600℃，P型缓冲层上生长一层厚度为1.3μm的P型Ge组分梯形分布的SiGe，底部Ge组分为0％，顶部为15％，掺杂浓度为1×1015cm-3；
(7e)利用化学汽相淀积(CVD)的方法，在600℃，在Ge组分梯形分布的SiGe层上生长一层厚度为200nm的P型SiGe层，Ge组分为15％，掺杂浓度为5×1016cm-3；
(7f)利用化学汽相淀积(CVD)方法，在600℃，在SiGe层上生长一层厚度为20nm的应变Si层，掺杂浓度为5×1016cm-3，作为NMOS器件的沟道；
(7g)利用湿法腐蚀，刻蚀掉表面的层SiO2；
步骤8，PMOS器件区制备的实现方法为：
(8a)利用化学汽相淀积(CVD)方法，在600℃，在衬底表面淀积一层SiO2；
(8b)光刻PMOS器件有源区，利用化学汽相淀积(CVD)的方法，在600℃，在PMOS器件有源区沿(100)晶面生长一层厚度为200nm的N型Si缓冲层，掺杂浓度为5×1016cm-3；
(8c)利用化学汽相淀积(CVD)的方法，在600℃，在Si缓冲层上生长一层厚度为20nm的P型SiGe层，Ge组分为15％，掺杂浓度为5×1016cm-3；
(8d)利用化学汽相淀积(CVD)的方法，在600℃，在应变SiGe层上生长一层厚度为5nm的本征弛豫Si帽层，形成PMOS器件有源区；
(8e)利用湿法腐蚀，刻蚀掉表面的层SiO2；
步骤9，MOS器件栅极与轻掺杂源漏(LDD)制备的实现方法为：
(9a)在300℃，在有源区上用原子层化学汽相淀积(ALCVD)的方法淀积HfO2层，厚度为6nm，作为NMOS器件和PMOS器件的栅介质；
(9b)利用化学汽相淀积(CVD)方法，在600℃，在栅介质层上淀积一层本征的Poly-SiGe，厚度为100nm，Ge组分为10％；
(9c)光刻MOS器件栅介质与栅多晶，形成栅极；
(9d)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成掺杂浓度为1×1018cm-3的N型轻掺杂源漏结构(N-LDD)区域；
(9e)光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构(P-LDD)区域；
步骤10，MOS器件形成的实现方法为：
(10a)利用化学汽相淀积(CVD)方法，在600℃，在整个衬底上淀积一厚度为3nm的SiO2层；
(10b)利用干法刻蚀工艺，蚀掉这层SiO2，保留NMOS器件和PMOS器件栅极侧墙；
(10c)光刻NMOS器件有源区，在NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源、漏区和栅极；
(10d)光刻PMOS器件有源区，在PMOS器件有源区进行N型离子注入，自对准生成PMOS器件的源、漏区和栅极；
步骤11，构成BiCMOS集成电路的实现方法为：
(11a)用化学汽相淀积(CVD)方法，在600℃，在整个衬底上淀积300nm厚的SiO2层；
(11b)光刻引线窗口，在整个衬底上溅射一层金属镍(Ni)合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；
(11c)溅射金属，光刻引线，分别形成NMOS器件的源电极、栅电极、漏电极和PMOS器件的漏电极、源电极、栅电极，以及双极晶体管发射极、基极、集电极金属引线，最终构成导电沟道为22nm的三多晶、混合晶面应变BiCMOS集成器件及电路的制备方法集成器件及电路。
CN201210244167.3A 2012-07-16 2012-07-16 一种三多晶混合晶面应变BiCMOS集成器件及制备方法 Expired - Fee Related CN102751290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210244167.3A CN102751290B (zh) 2012-07-16 2012-07-16 一种三多晶混合晶面应变BiCMOS集成器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210244167.3A CN102751290B (zh) 2012-07-16 2012-07-16 一种三多晶混合晶面应变BiCMOS集成器件及制备方法

Publications (2)

Publication Number Publication Date
CN102751290A CN102751290A (zh) 2012-10-24
CN102751290B true CN102751290B (zh) 2015-12-02

Family

ID=47031340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210244167.3A Expired - Fee Related CN102751290B (zh) 2012-07-16 2012-07-16 一种三多晶混合晶面应变BiCMOS集成器件及制备方法

Country Status (1)

Country Link
CN (1) CN102751290B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673715A (zh) * 2009-09-25 2010-03-17 中国电子科技集团公司第二十四研究所 浅结互补双极晶体管的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849871B2 (en) * 2000-10-20 2005-02-01 International Business Machines Corporation Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673715A (zh) * 2009-09-25 2010-03-17 中国电子科技集团公司第二十四研究所 浅结互补双极晶体管的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
High Performance CMOS Fabricated on Hybrid Substrate With Different Crystal Orientations;M.Yang，et.al;《IEDM03 Technical Digest. IEEE International》;20031210;第453-456页 *
应变BiCMOS器件及应力分布研究;李磊;《中国优秀硕士学位论文全文数据库信息科技辑》;20100115;第38-40页 *

Also Published As

Publication number Publication date
CN102751290A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
CN102751291B (zh) 一种混合晶面双应变硅基cmos集成器件及制备方法
CN102790052B (zh) 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN102738161B (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
CN102751290B (zh) 一种三多晶混合晶面应变BiCMOS集成器件及制备方法
CN102738155B (zh) 一种混合晶面双多晶BiCMOS集成器件及制备方法
CN102751292B (zh) 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法
CN102738154B (zh) 一种垂直沟道混合晶面应变BiCMOS集成器件及制备方法
CN102751279B (zh) 一种基于晶面选择的双应变BiCMOS集成器件及制备方法
CN102723341B (zh) 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法
CN102723343B (zh) 一种基于晶面选择的三多晶平面BiCMOS集成器件及制备方法
CN102738165B (zh) 一种混合晶面平面应变BiCMOS集成器件及制备方法
CN102738166B (zh) 一种混合晶面三应变BiCMOS集成器件及制备方法
CN102800681A (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN102738162B (zh) 一种基于自对准工艺的混合晶面双多晶应变BiCMOS集成器件及制备方法
CN102751283B (zh) 一种混合晶面应变Si应变SiGe平面BiCMOS集成器件及制备方法
CN102751289B (zh) 一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法
CN102820296B (zh) 一种基于晶面选择的双多晶SOI BiCMOS集成器件及制备方法
CN102820307B (zh) 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法
CN102751293B (zh) 一种SOI三应变平面BiCMOS集成器件及制备方法
CN102738163B (zh) 一种双多晶SiGe HBT混合晶面BiCMOS集成器件及制备方法
CN102820306B (zh) 一种三多晶应变SiGe BiCMOS集成器件及制备方法
CN102738159B (zh) 一种双多晶应变SiGe平面BiCMOS集成器件及制备方法
CN102867824B (zh) 一种三应变三多晶平面BiCMOS集成器件及制备方法
CN102751282B (zh) 一种基于晶面选择的应变BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20200716