CN104900524B - 一种横向扩散半导体器件及其制备方法 - Google Patents

一种横向扩散半导体器件及其制备方法 Download PDF

Info

Publication number
CN104900524B
CN104900524B CN201410081257.4A CN201410081257A CN104900524B CN 104900524 B CN104900524 B CN 104900524B CN 201410081257 A CN201410081257 A CN 201410081257A CN 104900524 B CN104900524 B CN 104900524B
Authority
CN
China
Prior art keywords
region
gate structure
source
drain
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410081257.4A
Other languages
English (en)
Other versions
CN104900524A (zh
Inventor
王海强
宋慧芳
曹国豪
陈宗高
程勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410081257.4A priority Critical patent/CN104900524B/zh
Publication of CN104900524A publication Critical patent/CN104900524A/zh
Application granted granted Critical
Publication of CN104900524B publication Critical patent/CN104900524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种横向扩散半导体器件及其制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底中形成有横向隔离的体区和漂移区，所述半导体衬底上还形成有相互隔离的栅极结构和虚拟栅极结构，其中，所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；执行源漏注入步骤，以在所述栅极结构一侧的所述体区中形成源区，在所述虚拟栅极结构远离所述源区的一侧的所述漂移区中形成漏区；在所述源区和所述漏区上方分别形成源区金属层和漏区金属层，以形成电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构。本发明的优点在于：（1）新的结构中无STI结构，可极大降低导通电阻Rdson。

Description

一种横向扩散半导体器件及其制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种横向扩散半导体器件及其制备方法。
背景技术
随着半导体行业的迅猛发展，PIC(Power Integrated Circuit，功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS（Double Diffused MOSFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。
DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDMOSFET(verticaldouble-diffused MOSFET，简称VDMOS)和横向双扩散金属氧化物半导体场效应LDMOSFET(lateral double-diffused MOSFET，简称LDMOS)。LDMOS由于更容易与CMOS工艺兼容而在业内被广泛地采用。
横向扩散金属氧化物半导体晶体管（Lateral Diffusion Metal OxideSemiconductor，LDMOS）在集成电路涉及以及制造中有着重要的地位，例如高压横向扩散金属氧化物半导体晶体管（HV LDMOS）便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。一般而言，LDMOS晶体管在使用上需要具有较高的源漏击穿电压（Breakdown Voltagebetween Drain and Source，BVDS）与低的开启电阻，以提高元件的效能。
现有技术中所述LDMOS的结构如图1a所述，所述结构中包括半导体衬底101，位于所述半导体衬底101中的体区103和漂移区102，所述体区103和漂移区102之间相互隔离，所述LDMOS还包括栅极结构，所述栅极结构部分位于所述体区103上，部分位于所述漂移区102上，在所述漂移区102中，所述栅极结构的下方还形成有浅沟槽隔离结构，在所述体区103和漂移区102中，所述栅极结构的两侧还形成有源漏区，其中所述漏区位于所述浅沟槽隔离的外侧，远离所述栅极结构的一侧，随着对器件性能要求的提高，为了提高常规LDMOS的击穿电压，大都是延长STI的长度Fx，但是增加STI的长度Fx之后，开态电阻（Rdson）会迅速增加。常规LDMO的漂移区需要与栅极部分重叠，增大了寄生电容Cgd，限制了LDMOS的开关速度。
此外，现有技术中还有如图1b所示的结构，在所述LDMOS中也形成有体区103、漂移区102以及栅极结构，还有源漏，其中区别在于，在所述LDMOS中没有形成图1a中所述的浅沟槽隔离结构，而是在所述浅沟槽隔离结构的衬底的上方形成有SAB104，来隔开所述栅极结构和所述漏区，以降低开态电阻（Rdson），但是所述结构带来了新的问题，所述结构会使器件的击穿电压受到影响。
因此，现有技术中为了提高所述LDMOS器件的性能，对所述结构以及制备方法都进行了改进，但是仍然存在很多弊端，提高器件的击穿电压之后会使开态电阻（Rdson）和寄生电容Cgd迅速增加；降低开态电阻（Rdson），后又使器件的击穿电压受到影响，不能同时解决上述问题，所以需要对现有技术中的制备方法和结构进行改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种横向扩散半导体器件的制备方法，包括：提供半导体衬底，在所述半导体衬底中形成有横向隔离的体区和漂移区，所述半导体衬底上还形成有相互隔离的栅极结构和虚拟栅极结构，其中，所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
执行源漏注入步骤，以在所述栅极结构一侧的所述体区中形成源区，在所述虚拟栅极结构远离所述源区的一侧的所述漂移区中形成漏区；
在所述源区和所述漏区上方分别形成源区金属层和漏区金属层，以形成电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构。
作为优选，形成所述栅极结构和所述虚拟栅极结构的方法为：
沉积栅极介电层，所述栅极介电层部分位于所述体区上，部分位于所述漂移区上；
在所述栅极介电层上形成栅极材料层并图案化，形成具有间隙的栅极和虚拟栅极；
在所述栅极和所述虚拟栅极的侧壁上形成间隙壁，以形成所述栅极结构和所述虚拟栅极结构。
作为优选，在执行源漏注入之前，所述方法还包括：
在所述栅极和所述虚拟栅极间的间隙下方的漂移区中形成掺杂区，所述掺杂区的掺杂类型和所述漂移区的掺杂类型相反。
作为优选，所述掺杂区的形成方法为：
形成LDD离子注入光罩，执行LDD离子注入，在所述体区和所述漂移区中形成浅掺杂源漏区；
利用所述LDD离子注入光罩，再次执行离子注入，以形成所述掺杂区。
作为优选，所述掺杂区的形成方法为：
在所述半导体衬底上形成图案化的掩膜层，以露出所述栅极和所述虚拟栅极间的间隙下方的漂移区；
执行离子注入步骤，以形成所述掺杂区。
作为优选，所述源区金属层延伸至所述虚拟栅极结构的上方。
作为优选，所述方法还包括在所述源区和所述漏区上方分别形成源区接触孔和漏区接触孔，以分别电连接所述源区金属层和所述漏区金属层。
本发明还提供了一种横向扩散半导体器件，包括：
半导体衬底；
横向隔离的体区和漂移区，位于所述半导体衬底中；
栅极结构和虚拟栅极结构，所述栅极结构和虚拟栅极结构之间具有间隙，其中所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
源区和漏区，所述源区位于所述栅极结构一侧的所述体区中，所述漏区位于所述虚拟栅极结构远离所述源区一侧的所述漂移区中；
源区金属层和漏区金属层，分别与所述源区和所述漏区电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构。
作为优选，所述器件还包括掺杂区，位于所述栅极结构和虚拟栅极结构之间的所述间隙下方的漂移区中，所述掺杂区的掺杂类型和所述漂移区的掺杂类型相反。
作为优选，所述器件还包括源区接触孔和漏区接触孔，分别位于所述源区金属层、源区之间和所述漏区金属层、所述漏区之间，以实现电连接。
本发明为了解决现有技术中存在的问题，提供了一种新的LDMOS晶体管的制备方法，所述方法可以提高击穿电压（BVDS），降低导通电阻（Rdson），降低寄生电容（Cgd），提高开关速度。
本发明的优点在于：
（1）新的结构中无STI结构，可极大降低导通电阻Rdson。
（2）通过场板结构（Shield gate）以及漏端与漂移区相反类型的离子注入来调节电场，可有效提高击穿电压BV。
（3）通过源端的金属层向漏区延伸，来调节漏（Drain）端的电场，亦可有效提高击穿电压BV。
（4）漏（Drain）端与漂移区（Drift）相反类型的离子注入，可与栅极额机构下方的漂移区（Drift）形成耗尽层，可有效降低寄生电容（Cgd）。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1b为现有技术中LDMOS晶体管的结构示意图；
图2a-2d为本发明一具体实施方式中LDMOS晶体管的制备过程示意图；
图3为本发明一优选实施方式中LDMOS晶体管的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述LDMOS晶体管及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明提供了一种横向扩散半导体器件的制备方法，包括：提供半导体衬底，在所述半导体衬底中形成有横向隔离的体区和漂移区，所述半导体衬底上还形成有相互隔离的栅极结构和虚拟栅极结构，其中，所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
执行源漏注入步骤，以在所述栅极结构一侧的所述体区中形成源区，在所述虚拟栅极结构远离所述源区的一侧的所述漂移区中形成漏区；
在所述源区和所述漏区上方分别形成源区金属层和漏区金属层，以形成电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构，对漏区端电场进行调节，可有效提高击穿电压BV。
实施例1
下面结合附图2a-2d对本发明的所述LDMOS的制备方法作进一步的说明。
首先，执行步骤201，提供半导体衬底201，所述半导体衬底201中形成有体区203和漂移区202。
具体地，参照图2a，其中所述半导体衬底201可以硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。
在所述半导体衬底201中形成体区203，其具有第一导电型式，在本发明中的一具体实施方式中，所述体区203为N+或者P+掺杂，例如将N型掺质（例如磷）注入到所述半导体基底中，并利用热处理工艺驱入掺质，从而形成所述N型阱区。
在进行离子注入形成所述体区203之前，还包括在所述半导体衬底201上方形成遮蔽层（screen）（图中未示出）的步骤，其中所述遮蔽层优选为遮蔽氧化物层（screenoxide），例如二氧化硅等氧化物，以起到保护作用。
所述遮蔽层的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
接着，在所述半导体衬底中形成漂移区202。
具体地，在所述半导体衬底201中执行离子注入步骤，在所述半导体衬底中形成漂移区202，作为优选，在该步骤中选用是离子注入工艺或扩散工艺。作为优选，通过轻度的离子注入或者掺杂形成所述漂移区，其中注入的离子类型根据需要进行选择，可以为N型或者P型，例如形成P型漂移区则选用的离子为磷、砷、锑、铋中的一种或组合，或者还可以选用硼。
作为优选，其中所述漂移区202位于所述半导体衬底中所述体区203的一侧，两者掺杂类型相反，所述漂移区202和体区203之间隔离设置。进一步，所述方法还包括在形成所述漂移区202之后，去除所述遮蔽层的步骤。
执行步骤202，在所述体区203上形成栅极介电层，所述栅极介电层部分位于所述体区203上，部分位于所述漂移区202上。
具体地，参照图2a，在所述体区203上形成栅极介电层，以完全覆盖所述半导体衬底201，其中所述栅极介电层可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。
所述栅极介电层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法，优选SiO2作为所述栅极介电层。
图案化所述栅极介电层，以使所述栅极介电层部分位于所述体区203上，部分位于所述漂移区202上，在该步骤中选用稀释的氢氟酸DHF（其中包含HF、H2O2以及H2O）滴至所形成的沟槽中蚀刻所述栅极介电层，以去除部分所述栅极介电层，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O=0.1-1.5:1:5。
执行步骤203，在所述栅极介电层上形成栅极材料层，并图案化，以形成所述栅极和所述虚拟栅极，所述栅极部分位于所述体区203上，部分位于所述漂移区202上，所述虚拟栅极位于所述漂移区202上。
具体地，参照图2a，在所述栅极介电层上形成栅极材料层，其中，栅极材料层为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为多晶硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延。
在所述栅极材料层上形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜蚀刻所述栅极材料层，以形成相互隔离的所述栅极和所述虚拟栅极，所述栅极部分位于所述体区203上，部分位于所述漂移区202上，所述虚拟栅极结构205位于所述漂移区202上，所述栅极和所述虚拟栅极之间具有间隙。
在该步骤中可以选用干法蚀刻所述以形成所述栅极结构204和所述虚拟栅极结构205，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
执行步骤204，在所述栅极和所述虚拟栅极间的所述间隙下方的漂移区202中形成掺杂区206，所述掺杂区206的掺杂类型和所述漂移区202的掺杂类型相反。
具体地，如图2b所示，为节省光罩，可以利用LDD离子注入光罩，执行与所述漂移区202的掺杂类型相反的离子注入，以形成所述掺杂区206。为更好的提高LDMOS的性能，亦可增加一道光罩，调节漏端与所述漂移区202的掺杂类型相反的离子注入的能量与剂量。
其中，选用轻掺杂源极/漏极(LDD)于栅极一侧的所述体区203中，以及所述虚拟栅极远离所述栅极一侧的漂移区202中，形成LDD的方法可以是离子注入工艺或扩散工艺。
由于所述栅极和所述虚拟栅极之间具有间隙，可以利用所述LDD离子注入过程中形成的光罩，再次执行离子注入，以形成所述掺杂区。所述注入的离子类型和所述漂移区202的掺杂类型相反，若漂移区202为P型掺杂，则所述掺杂区206为N型离子注入，注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若漂移区202为N型掺杂，则所述掺杂区206为P型离子注入，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
其中，浅掺杂源漏区与源漏区具有相同类型的离子注入类型，而与所述掺杂区206则具有相反的离子注入类型。此外，为更好的提高LDMOS的性能，在所述半导体衬底201上形成图案化的掩膜层，以露出所述栅极和所述虚拟栅极间的所述间隙下方的漂移区202；然后单独执行离子注入步骤，以形成所述掺杂区206。通过所述方法可以调节漏端与所述漂移区202的掺杂类型相反的离子注入的能量与剂量。
在该步骤中形成所述掺杂区206，与所述漂移区202掺杂类型相反，可调节漏（Drain）端的电场，增大击穿电压BV；此外，所述掺杂区206、与体区203和漂移区202可形成类似JFET效果，关态下，耗尽栅极结构下端的漂移区202，有效降低寄生电容Cgd，提高LDMOS的开关速度，进一步提高LDMOS的性能。
执行步骤205，在所述栅极和所述虚拟栅极的侧壁上形成间隙壁，以形成所述栅极结构204和所述虚拟栅极结构205。
具体地，如图2c所示，在所述栅极和所述虚拟栅极侧壁上上形成间隙，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
执行步骤206，执行源漏注入步骤，以在所述栅极结构204一侧的所述体区203中形成源区，在所述虚拟栅极结构205远离所述源区一侧的所述漂移区202中形成漏区。
具体地，如图2c所示，对所述半导体材料层上进行源漏注入，其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev，优选为1000-10k ev，以保证其掺杂浓度能够达到5E17～1E25原子/cm3。
其中，所述源漏区分别位于所述体区203或者漂移区中，以形成LDMOS的结构，具体地，以在所述栅极结构204一侧的所述体区203中形成源区，在所述虚拟栅极结构205远离所述源区一侧的所述漂移区202中形成漏区。
作为优选，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。
所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。
作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
作为进一步的优选，作为优选，在一具体实施例中，为了降低接触电阻，所述方法还进一步包含形成自对准硅化物形成工艺(salicide)，具体地，在半导体衬底表面溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。
金属硅化层(silicide)区域的形成，首先沉积金属层，其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料。接着加热衬底，造成金属层与其下的硅层发生硅化作用，金属硅化层区域因而形成。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。
执行步骤207，在所述源区和所述漏区上方分别形成源区金属层210和漏区金属层208，以形成电连接，其中所述源区金属层210向所述漏区延伸，以形成场板结构。
具体地，如图2d所示，在所述源区上方形成源区金属层210，其中所述源区金属层210向所述漏区延伸，以形成场板结构，对漏区端电场进行调节，可有效提高击穿电压BV。
在本发明的一具体地实施方式中，首先在所述衬底上形成第一层间介电层，可以选用先进封装用聚合物ILD材料，例如聚酰亚胺(PI)、聚苯并噁唑(PBO)以及苯并环丁烯(BCB)等材料，但不局限于上述示例。
在该第一层间介电层中在所述源区和所述漏区上方分别形成源区接触孔209和漏区接触孔207，具体形成方法为蚀刻所述第一层间介电层，形成沟槽，分别露出所述源区和所述漏区，然后在所述沟槽填充导电材料从而形成源区接触孔209和漏区接触孔207，用于后续过程中的电连接。
作为优选，所述衬底和所述第一层间介电层之间形成停止层，以保护所述衬底以及衬底中的有源器件不被损坏，上述结构在图中均未示出。
然后在所述源区接触孔209和漏区接触孔207上方沉积第二层间介电层，所述第二层间介电层可以选用和所述第一层间介电层相同的材料，然后图案化所述第二层间介电层，形成多个第二沟槽，以露出所述源区接触孔209和漏区接触孔207，然后在所述第二沟槽内填充金属材料，在所述源区和所述漏区上方形成源区金属层210和漏区金属层208，以形成电连接，所述金属材料可以是铝层，也可以是铜或钨层。所述金属层可以用ALD、PVD或CVD的方法形成。
其中，所述其中所述源区金属层210向所述漏区延伸，优选为延伸至所述虚拟栅极结构的上方，以形成场板结构，对漏区端电场进行调节，可有效提高击穿电压BV。
实施例2
本发明还提供了一种横向扩散半导体器件，如图2d所示，包括：
半导体衬底201；
体区203和漂移区202，位于所述半导体衬底201中；
栅极结构204和虚拟栅极结构205，所述栅极结构204和虚拟栅极结构205之间具有间隙，其中所述栅极结构204部分位于所述体区203上，部分位于所述漂移区202上，所述虚拟栅极结构205位于所述漂移区202上；
源区和漏区，所述源区位于所述栅极结构204一侧的所述体区203中，所述漏区位于所述虚拟栅极结构205远离所述源区一侧的所述漂移区202中；
源区金属层210和漏区金属层208，分别与所述源区和所述漏区电连接，其中所述源区金属层210向所述漏区延伸，以形成场板结构。
作为优选，所述器件还包括掺杂区206，位于所述栅极结构204和虚拟栅极结构205之间的所述间隙下方的漂移区202中，所述掺杂区206的掺杂类型和所述漂移区的掺杂类型相反。
所述器件还包括源区接触孔209和漏区接触孔207，分别位于所述源区金属层210、源区之间和所述漏区金属层208、所述漏区之间，以实现电连接。
本发明为了解决现有技术中存在的问题，提供了一种新的LDMOS晶体管的制备方法，所述方法可以提高击穿电压（BVDS），降低导通电阻（Rdson），降低寄生电容（Cgd），提高开关速度。
本发明的优点在于：
（1）新的结构中无STI结构，可极大降低导通电阻Rdson。
（2）通过场板结构（Shield gate）以及漏端与漂移区相反类型的离子注入来调节电场，可有效提高击穿电压BV。
（3）通过源端的金属层向漏区延伸，来调节漏（Drain）端的电场，亦可有效提高击穿电压BV。
（4）漏（Drain）端与漂移区（Drift）相反类型的离子注入，可与栅极额机构下方的漂移区（Drift）形成耗尽层，可有效降低寄生电容（Cgd）。
图3为本发明一优选实施方式中LDMOS晶体管的制备工艺流程图，具体包括以下步骤：
步骤201提供半导体衬底，在所述半导体衬底中形成有横向隔离的体区和漂移区，所述半导体衬底上还形成有相互隔离的栅极结构和虚拟栅极结构，其中，所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
步骤202执行源漏注入步骤，以在所述栅极结构一侧的所述体区中形成源区，在所述虚拟栅极结构远离所述源区的一侧的所述漂移区中形成漏区；
步骤203在所述源区和所述漏区上方分别形成源区金属层和漏区金属层，以形成电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种横向扩散半导体器件的制备方法，包括：
提供半导体衬底，在所述半导体衬底中形成有横向隔离的体区和漂移区，所述半导体衬底上还形成有相互隔离的栅极结构和虚拟栅极结构，其中，所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
执行源漏注入步骤，以在所述栅极结构一侧的所述体区中形成源区，在所述虚拟栅极结构远离所述源区的一侧的所述漂移区中形成漏区；
在所述源区和所述漏区上方分别形成源区金属层和漏区金属层，以形成电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构；
在执行源漏注入之前，所述方法还包括：
在所述栅极和所述虚拟栅极间的间隙下方的漂移区中形成掺杂区，所述掺杂区的掺杂类型和所述漂移区的掺杂类型相反。
2.根据权利要求1所述的方法，其特征在于，形成所述栅极结构和所述虚拟栅极结构的方法为：
沉积栅极介电层，所述栅极介电层部分位于所述体区上，部分位于所述漂移区上；
在所述栅极介电层上形成栅极材料层并图案化，形成具有间隙的栅极和虚拟栅极；
在所述栅极和所述虚拟栅极的侧壁上形成间隙壁，以形成所述栅极结构和所述虚拟栅极结构。
3.根据权利要求1所述的方法，其特征在于，所述掺杂区的形成方法为：
形成LDD离子注入光罩，执行LDD离子注入，在所述体区和所述漂移区中形成浅掺杂源漏区；
利用所述LDD离子注入光罩，再次执行离子注入，以形成所述掺杂区。
4.根据权利要求1所述的方法，其特征在于，所述掺杂区的形成方法为：
在所述半导体衬底上形成图案化的掩膜层，以露出所述栅极和所述虚拟栅极间的间隙下方的漂移区；
执行离子注入步骤，以形成所述掺杂区。
5.根据权利要求1所述的方法，其特征在于，所述源区金属层延伸至所述虚拟栅极结构的上方。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述源区和所述漏区上方分别形成源区接触孔和漏区接触孔，以分别电连接所述源区金属层和所述漏区金属层。
7.一种横向扩散半导体器件，包括：
半导体衬底；
横向隔离的体区和漂移区，位于所述半导体衬底中；
栅极结构和虚拟栅极结构，所述栅极结构和虚拟栅极结构之间具有间隙，其中所述栅极结构部分位于所述体区上，部分位于所述漂移区上，所述虚拟栅极结构位于所述漂移区上；
源区和漏区，所述源区位于所述栅极结构一侧的所述体区中，所述漏区位于所述虚拟栅极结构远离所述源区一侧的所述漂移区中，其中所述漏区与所述漂移区具有相反类型的离子注入；
源区金属层和漏区金属层，分别与所述源区和所述漏区电连接，其中所述源区金属层向所述漏区延伸，以形成场板结构；
所述器件还包括掺杂区，位于所述栅极结构和虚拟栅极结构之间的所述间隙下方的漂移区中，所述掺杂区的掺杂类型和所述漂移区的掺杂类型相反。
8.根据权利要求7所述的器件，其特征在于，所述器件还包括源区接触孔和漏区接触孔，分别位于所述源区金属层、源区之间和所述漏区金属层、所述漏区之间，以实现电连接。
CN201410081257.4A 2014-03-06 2014-03-06 一种横向扩散半导体器件及其制备方法 Active CN104900524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410081257.4A CN104900524B (zh) 2014-03-06 2014-03-06 一种横向扩散半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410081257.4A CN104900524B (zh) 2014-03-06 2014-03-06 一种横向扩散半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104900524A CN104900524A (zh) 2015-09-09
CN104900524B true CN104900524B (zh) 2018-04-13

Family

ID=54033116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410081257.4A Active CN104900524B (zh) 2014-03-06 2014-03-06 一种横向扩散半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104900524B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797406A (zh) * 2018-08-01 2020-02-14 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN111162124B (zh) * 2018-11-08 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114335153B (zh) * 2022-03-08 2022-05-20 北京芯可鉴科技有限公司 Ldmosfet器件、制备方法以及芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543383B2 (en) * 2011-02-17 2017-01-10 Qualcomm Incorporated High-speed high-power semiconductor devices
US9711593B2 (en) * 2011-12-23 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate for a high voltage transistor device
US9450056B2 (en) * 2012-01-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral DMOS device with dummy gate
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device

Also Published As

Publication number Publication date
CN104900524A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
CN101840934B (zh) 底部漏极ldmos功率mosfet的结构及制备方法
US8741703B2 (en) Method for manufacturing FinFET with improved short channel effect and reduced parasitic capacitance
US9337329B2 (en) Method of fabrication and device configuration of asymmetrical DMOSFET with schottky barrier source
US9159828B2 (en) Top drain LDMOS
TWI500114B (zh) 半導體組件及製造方法
US8710556B2 (en) Semiconductor device comprising a Fin and method for manufacturing the same
US8207037B2 (en) Method for manufacturing a semiconductor component that includes a field plate
US20090108343A1 (en) Semiconductor component and method of manufacture
TWI493718B (zh) 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
WO2012100463A1 (zh) 一种形成半导体结构的方法
KR20060059088A (ko) 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터
US20090250756A1 (en) N-type schottky barrier tunnel transistor and manufacturing method thereof
TWI455318B (zh) 高壓半導體裝置及其製造方法
CN104900524B (zh) 一种横向扩散半导体器件及其制备方法
KR100840661B1 (ko) 반도체 소자 및 그의 제조방법
US7018899B2 (en) Methods of fabricating lateral double-diffused metal oxide semiconductor devices
WO2013120344A1 (zh) 隧穿场效应晶体管及其制备方法
US7208383B1 (en) Method of manufacturing a semiconductor component
CN103855212B (zh) 一种横向扩散半导体器件
KR100722936B1 (ko) 모스 전계효과 트랜지스터 및 그 제조방법
TW202022949A (zh) 具有低閃爍雜訊的半導體裝置及其形成方法
CN104916537A (zh) 一种半导体器件及其制备方法
CN110419111A (zh) 自对准且稳健的绝缘栅双极晶体管器件
US8912066B2 (en) Lateral double-diffused high voltage device
CN106158611A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant