CN111244154A - Pmos器件及其制造方法 - Google Patents
Pmos器件及其制造方法 Download PDFInfo
- Publication number
- CN111244154A CN111244154A CN202010054524.4A CN202010054524A CN111244154A CN 111244154 A CN111244154 A CN 111244154A CN 202010054524 A CN202010054524 A CN 202010054524A CN 111244154 A CN111244154 A CN 111244154A
- Authority
- CN
- China
- Prior art keywords
- drain
- layer
- boron
- pmos device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 53
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052796 boron Inorganic materials 0.000 claims abstract description 51
- 229910015900 BF3 Inorganic materials 0.000 claims abstract description 42
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 239000000243 solution Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 195
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 12
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 13
- 230000006872 improvement Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种PMOS器件的制造方法，包括：步骤一、定义出有源区，形成N型阱和栅极结构，进行PMOS器件的自对准源漏外延离子注入及退火；步骤二、进行光刻定义加刻蚀形成第一沟槽；步骤三、采用TMAH溶液进行湿法刻蚀使第一沟槽具有Σ形貌；步骤四、进行硼或氟化硼杂质的离子注入在第一沟槽暴露出的N型阱表面掺入硼或氟化硼杂质，以降低漏阱结中N型阱的掺杂浓度并使漏阱结展宽；步骤五、进行锗硅外延生长在第一沟槽中填充嵌入式锗硅外延层；步骤六、进行自对准的P+源漏注入形成源区和漏区。本发明还公开了一种PMOS器件。本发明能有效增加漏阱结的耗尽区宽度，能降低漏阱结的有效电场强度，提高空穴的迁移率和空穴浓度以及减少漏阱结处的漏电。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种PMOS器件。本发明还涉及一种PMOS器件的制造方法。
背景技术
通过在PMOS器件的源漏区中嵌入锗硅外延层能对沟道区形成应力作用，从而能改善沟道区的空穴迁移率并从而提高器件的性能。在源漏区中具有嵌入式锗硅外延层的PMOS器件中，嵌入式锗硅外延层中的硼与用于形成沟道区的N型阱中的磷在漏阱接触界面处形成一个PN结，令该PN结为漏阱结，嵌入式锗硅外延层中的硼浓度和N型阱中的磷浓度决定了漏阱结耗尽宽度和电场大小。当漏阱结耗尽宽度较窄时，漏阱结中电场增强，会促进P区硼向N区扩散导致漏电。
为降低具有嵌入式锗硅外延层的PMOS器件漏阱结处电场大小，通常会在嵌入式锗硅外延层的主体层与N型阱之间长一层硼浓度比主体硼浓度要低的锗硅种子层，使得硼在嵌入式锗硅外延层中的浓度呈倒梯形分布，即嵌入式锗硅外延层底部的硼浓度低，主体硼浓度次之，盖帽层硼浓度最高，这在一定程度上会降低漏阱结电场，减小漏阱之间的漏电流。
但问题是，锗硅种子层的硼浓度不能无限小，浓度太小则种子层应变力增大，很可能导致漏阱交界处产生位错，反而增加漏阱处的漏电。
发明内容
本发明所要解决的技术问题是提供一种PMOS器件，能有效增加具有嵌入式锗硅外延层的PMOS器件的漏阱结的耗尽区宽度，从而能降低漏阱结的有效电场强度，从而能减少沟道区中空穴和沟道区表面的碰撞并从而能大大提高空穴的迁移率和空穴浓度，还能减少漏阱结处的漏电，提高器件性能。为此，本发明还提供一种PMOS器件的制造方法。
为解决上述技术问题，本发明提供的PMOS器件包括：
由栅介质层和栅极导电材料层叠加而成的栅极结构。
所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N型阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道。
在所述栅极结构两侧的所述半导体衬底中形成有第一沟槽，在所述第一沟槽中填充有嵌入式锗硅外延层。
P+掺杂的源区和漏区自对准形成在所述栅极结构两侧的所述嵌入式锗硅外延层中。
所述嵌入式锗硅外延层为P型掺杂且掺杂杂质为硼或氟化硼。
所述漏区一侧的所述嵌入式锗硅外延层和所述沟道区向接触并形成漏阱结。
在所述漏阱结中的所述N型阱一侧中掺入有硼或氟化硼杂质，以降低所述漏阱结中所述N型阱的掺杂浓度并使所述漏阱结展宽，所述漏阱结的所述N型阱一侧中掺入的硼或氟化硼杂质通过在所述第一沟槽形成之后以及所述嵌入式锗硅外延层形成之前采用离子注入掺入。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，在所述半导体衬底上形成有场氧化层，由所述场氧化层定义出有源区，PMOS器件形成在有源区中。
进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪；
所述栅极导电材料层为多晶硅栅，或者所述栅极导电材料层为金属栅。
进一步的改进是，所述栅极导电材料层、所述源区和所述漏区表面分别形成有金属硅化物并通过接触孔连接到对应的由正面金属层组成的栅极、源极和漏极。
进一步的改进是，所述第一沟槽具有Σ形貌。
进一步的改进是，所述漏阱结的所述N型阱一侧中掺入的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
进一步的改进是，所述嵌入式锗硅外延层包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
为解决上述技术问题，本发明提供的PMOS器件的制造方法包括如下步骤：
步骤一、采用场氧化层在半导体衬底上定义出有源区，有源区为PMOS器件的形成区域。
形成N型阱。
形成栅极结构，所述栅极结构由栅介质层和栅极导电材料层叠加而成，所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道。
以所述栅极结构为自对准条件进行所述PMOS器件的自对准源漏外延离子注入及退火。
步骤二、形成第一硬质掩膜层，光刻定义出嵌入式锗硅外延层的生长区域，对所述第一硬质掩膜层进行刻蚀将所述嵌入式锗硅外延层的生长区域打开，以所述第一硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成第一沟槽。
步骤三、采用TMAH溶液对所述第一沟槽进行湿法刻蚀使所述第一沟槽具有Σ形貌。
步骤四、进行硼或氟化硼杂质的离子注入从而在所述第一沟槽暴露出的所述N型阱表面掺入硼或氟化硼杂质，以降低漏阱结中所述N型阱的掺杂浓度并使所述漏阱结展宽。
步骤五、进行锗硅外延生长在所述第一沟槽中填充所述嵌入式锗硅外延层；所述嵌入式锗硅外延层为P型掺杂且掺杂杂质为硼或氟化硼。
步骤六、进行自对准的P+源漏注入在所述栅极结构两侧的所述嵌入式锗硅外延层中形成源区和漏区；所述漏阱结由所述漏区一侧的所述嵌入式锗硅外延层和所述沟道区向接触形成。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪。
所述栅极导电材料层为多晶硅栅，或者所述栅极导电材料层为金属栅。
进一步的改进是，在步骤六的P+源漏注入之前还包括去除所述第一硬质掩膜层的步骤；
在步骤六的P+源漏注入完成之后还包括：
步骤七、在所述栅极导电材料层、所述源区和所述漏区表面形成金属硅化物。
形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层，对所述正面金属层进行图形化形成栅极、源极和漏极。
所述栅极导电材料层通过顶部对应的接触孔连接到所述栅极。
所述源区通过顶部对应的接触孔连接到所述源极。
所述漏区通过顶部对应的接触孔连接到所述漏极。
进一步的改进是，步骤四中的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
进一步的改进是，步骤五中形成的所述嵌入式锗硅外延层包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
进一步的改进是，所述N型阱通过离子注入加退火工艺形成，所述N型阱的离子注入的注入杂质包括磷和砷、浓度为0.1×1013cm-2～5×1013cm-2；所述N型阱的退火温度为1000℃～1300℃。
进一步的改进是，步骤二中所述第一硬质掩膜层的材料包括二氧化硅或氮化硅。
步骤二中形成的所述第一沟槽的形貌为U型或弓型，所述第一沟槽的深度为
步骤二中，采用干法刻蚀工艺形成所述第一沟槽，在干法刻蚀完成后还包括进行湿法清洗的步骤。
进一步的改进是，步骤三中，TMAH溶液的TMAH浓度范围为1.0wt％～30.5wt％，温度为20℃～80℃，并且TMAH溶液中包含稀氟氢酸。
进一步的改进是，步骤一中，所述栅极结构的所述栅极导电材料层的表面还形成有栅极硬质掩膜层，在去除所述第一硬质掩膜层的过程中，所述栅极硬质掩膜层也同时被去除。
进一步的改进是，步骤一中形成所述栅极结构之后，还包括进行PMOS器件的自对准源漏外延离子注入及退火的步骤。
步骤六中所述P+源漏注入完成后还包括进行源漏退火的工艺，所述源漏退火的温度为1000℃～1300℃。
本发明结合PMOS器件中的嵌入式锗硅外延层的结构特征，在嵌入式锗硅外延层填充之前在嵌入式锗硅外延层对应的第一沟槽的表面进行硼或氟化硼的离子注入，使得和嵌入式锗硅外延层相接触的N型阱中掺入硼或氟化硼，这样能使得嵌入式锗硅外延层和N型阱相接触形成的漏阱结的耗尽区展宽，从而能降低漏阱结的有效电场强度，从而能减少沟道区中空穴和沟道区表面的碰撞并从而能大大提高空穴的迁移率和空穴浓度；另外，本发明对具有嵌入式锗硅外延层的PMOS器件的漏阱结的耗尽区宽度的增加并不需要改变嵌入式锗硅外延层的本身结构，例如不需要通过对嵌入式锗硅外延层的种子层的硼或氟化硼的掺杂浓度降低实现，故不会带来其他缺陷如维持缺陷，故本发明能在使漏阱结的耗尽区展宽的同时能减少漏阱结处的漏电，最后能提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例PMOS器件的制造方法的流程图；
图2A-图2C是本发明实施例方法各步骤中的器件结构图；
图3A是本发明实施例PMOS器件的电场强度分布的仿真图；
图3B是沿图3A中的虚线AA的电场强度分布曲线；
图4A是本发明实施例方法PMOS器件的沟道区的空穴分布的仿真图；
图4B是沿图4A中的虚线BB的沟道区的空穴分布曲线。
具体实施方式
本发明实施例PMOS器件的结构请参考图2C所示，本发明实施例PMOS器件包括：
由栅介质层104和栅极导电材料层105叠加而成的栅极结构。
所述栅介质层104形成于半导体衬底101表面上，被所述栅极结构所覆盖的所述半导体衬底101中形成有由N型阱102组成的沟道区102a，被所述栅极结构所覆盖的所述沟道区102a的表面用于形成反型的沟道。
较佳选择为，所述半导体衬底101包括硅衬底。在所述半导体衬底101的表面形成有外延层，所述N型阱102形成于外延层中。
在所述半导体衬底101上形成有场氧化层，由所述场氧化层定义出有源区，PMOS器件形成在有源区中。
所述栅介质层104的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪。
所述栅极导电材料层105为多晶硅栅，或者所述栅极导电材料层105为金属栅。在所述栅极结构的侧面形成有侧墙106。
在所述栅极结构两侧的所述半导体衬底101中形成有第一沟槽103，在所述第一沟槽103中填充有嵌入式锗硅外延层107。
较佳为，所述第一沟槽103具有Σ形貌。
所述嵌入式锗硅外延层107包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
P+掺杂的源区和漏区自对准形成在所述栅极结构两侧的所述嵌入式锗硅外延层107中。
所述嵌入式锗硅外延层107为P型掺杂且掺杂杂质为硼或氟化硼。
所述漏区一侧的所述嵌入式锗硅外延层107和所述沟道区102a向接触并形成漏阱结。
在所述漏阱结中的所述N型阱102一侧中掺入有硼或氟化硼杂质，以降低所述漏阱结中所述N型阱102的掺杂浓度并使所述漏阱结展宽，所述漏阱结的所述N型阱102一侧中掺入的硼或氟化硼杂质通过在所述第一沟槽103形成之后以及所述嵌入式锗硅外延层107形成之前采用离子注入掺入。
较佳选择为，所述漏阱结的所述N型阱102一侧中掺入的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
所述N型阱102通过离子注入加退火工艺形成，所述N型阱102的离子注入的注入杂质包括磷和砷、浓度为0.1×1013cm-2～5×1013cm-2；所述N型阱102的退火温度为1000℃～1300℃。
所述栅极导电材料层105、所述源区和所述漏区表面分别形成有金属硅化物并通过接触孔连接到对应的由正面金属层组成的栅极、源极和漏极。较佳为，所述金属硅化物为镍化硅。
本发明实施例结合PMOS器件中的嵌入式锗硅外延层107的结构特征，在嵌入式锗硅外延层107填充之前在嵌入式锗硅外延层107对应的第一沟槽103的表面进行硼或氟化硼的离子注入，使得和嵌入式锗硅外延层107相接触的N型阱102中掺入硼或氟化硼，这样能使得嵌入式锗硅外延层107和N型阱102相接触形成的漏阱结的耗尽区展宽，从而能降低漏阱结的有效电场强度，从而能减少沟道区102a中空穴和沟道区102a表面的碰撞并从而能大大提高空穴的迁移率和空穴浓度；另外，本发明实施例对具有嵌入式锗硅外延层107的PMOS器件的漏阱结的耗尽区宽度的增加并不需要改变嵌入式锗硅外延层107的本身结构，例如不需要通过对嵌入式锗硅外延层107的种子层的硼或氟化硼的掺杂浓度降低实现，故不会带来其他缺陷如维持缺陷，故本发明实施例能在使漏阱结的耗尽区展宽的同时能减少漏阱结处的漏电，最后能提高器件的性能。
如图3A所示，是本发明实施例PMOS器件的电场强度分布的仿真图；图3A中的结构和图2C的示意图中的结构相同，标记301对应的线条为所述N型阱102和所述嵌入式锗硅外延层之间的漏阱结的接触界面。
图3B是沿图3A中的虚线AA的电场强度分布曲线303，图3B中还同时给出了现有PMOS器件的沿相同位置的电场强度分布曲线302，可以看出，沟道区102a中，电场强度分布曲线303位于电场强度分布曲线302的下方，故本发明实施例PMOS器件能降低有效降低沟道区102a的电场强度，这是因为本发明实施例能使漏阱结的耗尽区展宽，故能有效降低沟道区102a的电场强度。
如图4A是本发明实施例方法PMOS器件的沟道区的空穴分布的仿真图；图4A中的结构和图2C的示意图中的结构相同。
图4B是沿图4A中的虚线BB的沟道区的空穴分布曲线305，图4B中还同时给出了现有PMOS器件的沿相同位置的沟道区的空穴分布曲线304，可以看出，本发明实施例PMOS器件的沟道区102a中的空穴浓度得到增加，这是由于本发明实施例PMOS器件的沟道区102a中的电场强度降低后，能减少沟道区中空穴和沟道区表面的碰撞并从而能大大提高空穴的迁移率和空穴浓度。
如图1所示，是本发明实施例PMOS器件的制造方法的流程图；如图2A至图2C所示，是本发明实施例方法各步骤中的器件结构图；本发明实施例PMOS器件的制造方法包括如下步骤：
步骤一、如图2A所示，采用场氧化层在半导体衬底101上定义出有源区，有源区为PMOS器件的形成区域。
形成N型阱102。较佳为，所述N型阱102通过离子注入加退火工艺形成，所述N型阱102的离子注入的注入杂质包括磷和砷、浓度为0.1×1013cm-2～5×1013cm-2；所述N型阱102的退火温度为1000℃～1300℃。
形成栅极结构，所述栅极结构由栅介质层104和栅极导电材料层105叠加而成，所述栅介质层104形成于半导体衬底101表面上，被所述栅极结构所覆盖的所述半导体衬底101中形成有由N阱组成的沟道区102a，被所述栅极结构所覆盖的所述沟道区102a的表面用于形成反型的沟道。
以所述栅极结构为自对准条件进行所述PMOS器件的自对准源漏外延离子注入及退火。
较佳选择为，所述半导体衬底101包括硅衬底。在所述半导体衬底101的表面形成有外延层，所述N型阱102形成于外延层中。
所述栅介质层104的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪。
所述栅极导电材料层105为多晶硅栅，或者所述栅极导电材料层105为金属栅。在所述栅极结构的侧面形成有侧墙106。
所述栅极结构的所述栅极导电材料层105的表面还形成有栅极硬质掩膜层202。
形成所述栅极结构之后，还包括进行PMOS器件的自对准源漏外延离子注入及退火的步骤，也即直接在所述N型阱102对应的外延层中进行PMOS器件的自对准源漏外延离子注入。
步骤二、如图2A所示，形成第一硬质掩膜层201，光刻定义出嵌入式锗硅外延层107的生长区域，对所述第一硬质掩膜层201进行刻蚀将所述嵌入式锗硅外延层107的生长区域打开，以所述第一硬质掩膜层201为掩膜对所述半导体衬底101进行刻蚀形成第一沟槽103。
较佳为，所述第一硬质掩膜层201的材料包括二氧化硅或氮化硅。所述栅极硬质掩膜层202的材料也包括二氧化硅或氮化硅。
形成的所述第一沟槽103的形貌为U型或弓型，所述第一沟槽103的深度为
采用干法刻蚀工艺形成所述第一沟槽103，在干法刻蚀完成后还包括进行湿法清洗的步骤。
步骤三、如图2A所示，采用TMAH溶液对所述第一沟槽103进行湿法刻蚀使所述第一沟槽103具有Σ形貌。
较佳为，TMAH溶液的TMAH浓度范围为1.0wt％～30.5wt％，温度为20℃～80℃，并且TMAH溶液中包含稀氟氢酸。
步骤四、如图2A所示，进行如标记203所示的硼或氟化硼杂质的离子注入从而在所述第一沟槽103暴露出的所述N型阱102表面掺入硼或氟化硼杂质，以降低漏阱结中所述N型阱102的掺杂浓度并使所述漏阱结展宽。
本发明实施例方法中的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
步骤五、如图2B所示，进行锗硅外延生长在所述第一沟槽103中填充所述嵌入式锗硅外延层107；所述嵌入式锗硅外延层107为P型掺杂且掺杂杂质为硼或氟化硼。
本发明实施例方法中，形成的所述嵌入式锗硅外延层107包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
如图2C所示，在后续步骤六的P+源漏注入之前还包括去除所述第一硬质掩膜层201的步骤；在去除所述第一硬质掩膜层201的过程中，所述栅极硬质掩膜层202也同时被去除。
步骤六、如图2C所示，进行自对准的P+源漏注入在所述栅极结构两侧的所述嵌入式锗硅外延层107中形成源区和漏区；所述漏阱结由所述漏区一侧的所述嵌入式锗硅外延层107和所述沟道区102a向接触形成。
较佳选择为，所述P+源漏注入完成后还包括进行源漏退火的工艺，所述源漏退火的温度为1000℃～1300℃。
在步骤六的P+源漏注入完成之后还包括：
步骤七、在所述栅极导电材料层105、所述源区和所述漏区表面形成金属硅化物，较佳为，所述金属硅化物为镍化硅。
形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层，对所述正面金属层进行图形化形成栅极、源极和漏极。
所述栅极导电材料层105通过顶部对应的接触孔连接到所述栅极。
所述源区通过顶部对应的接触孔连接到所述源极。
所述漏区通过顶部对应的接触孔连接到所述漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种PMOS器件，其特征在于，包括：
由栅介质层和栅极导电材料层叠加而成的栅极结构；
所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N型阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；
在所述栅极结构两侧的所述半导体衬底中形成有第一沟槽，在所述第一沟槽中填充有嵌入式锗硅外延层；
P+掺杂的源区和漏区自对准形成在所述栅极结构两侧的所述嵌入式锗硅外延层中；
所述嵌入式锗硅外延层为P型掺杂且掺杂杂质为硼或氟化硼；
所述漏区一侧的所述嵌入式锗硅外延层和所述沟道区向接触并形成漏阱结；
在所述漏阱结中的所述N型阱一侧中掺入有硼或氟化硼杂质，以降低所述漏阱结中所述N型阱的掺杂浓度并使所述漏阱结展宽，所述漏阱结的所述N型阱一侧中掺入的硼或氟化硼杂质通过在所述第一沟槽形成之后以及所述嵌入式锗硅外延层形成之前采用离子注入掺入。
2.如权利要求1所述的PMOS器件，其特征在于：所述第一沟槽具有Σ形貌。
3.如权利要求2所述的PMOS器件，其特征在于：所述漏阱结的所述N型阱一侧中掺入的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
4.如权利要求3所述的PMOS器件，其特征在于：所述嵌入式锗硅外延层包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
5.一种PMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、采用场氧化层在半导体衬底上定义出有源区，有源区为PMOS器件的形成区域；
形成N型阱；
形成栅极结构，所述栅极结构由栅介质层和栅极导电材料层叠加而成，所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；
以所述栅极结构为自对准条件进行所述PMOS器件的自对准源漏外延离子注入及退火；
步骤二、形成第一硬质掩膜层，光刻定义出嵌入式锗硅外延层的生长区域，对所述第一硬质掩膜层进行刻蚀将所述嵌入式锗硅外延层的生长区域打开，以所述第一硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成第一沟槽；
步骤三、采用TMAH溶液对所述第一沟槽进行湿法刻蚀使所述第一沟槽具有Σ形貌；
步骤四、进行硼或氟化硼杂质的离子注入从而在所述第一沟槽暴露出的所述N型阱表面掺入硼或氟化硼杂质，以降低漏阱结中所述N型阱的掺杂浓度并使所述漏阱结展宽；
步骤五、进行锗硅外延生长在所述第一沟槽中填充所述嵌入式锗硅外延层；所述嵌入式锗硅外延层为P型掺杂且掺杂杂质为硼或氟化硼；
步骤六、进行自对准的P+源漏注入在所述栅极结构两侧的所述嵌入式锗硅外延层中形成源区和漏区；所述漏阱结由所述漏区一侧的所述嵌入式锗硅外延层和所述沟道区向接触形成。
6.如权利要求5所述的PMOS器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
7.如权利要求5所述的PMOS器件的制造方法，其特征在于：所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪；
所述栅极导电材料层为多晶硅栅，或者所述栅极导电材料层为金属栅。
8.如权利要求7所述的PMOS器件的制造方法，其特征在于：
在步骤六的P+源漏注入之前还包括去除所述第一硬质掩膜层的步骤；
在步骤六的P+源漏注入完成之后还包括：
步骤七、在所述栅极导电材料层、所述源区和所述漏区表面形成金属硅化物；
形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层，对所述正面金属层进行图形化形成栅极、源极和漏极；
所述栅极导电材料层通过顶部对应的接触孔连接到所述栅极；
所述源区通过顶部对应的接触孔连接到所述源极；
所述漏区通过顶部对应的接触孔连接到所述漏极。
9.如权利要求5所述的PMOS器件的制造方法，其特征在于：步骤四中的硼或氟化硼杂质的离子注入的工艺参数为：注入能量范围为1Kev～10KeV,浓度为0.1×1013cm-2～5×1013cm-2，注入角度为0度～10度。
10.如权利要求9所述的PMOS器件的制造方法，其特征在于：步骤五中形成的所述嵌入式锗硅外延层包括依次叠加的种子层、主体层和盖帽层，其中种子层中硼或氟化硼浓度低于主体层中硼或氟化硼浓度。
11.如权利要求5所述的PMOS器件的制造方法，其特征在于：所述N型阱通过离子注入加退火工艺形成，所述N型阱的离子注入的注入杂质包括磷和砷、浓度为0.1×1013cm-2～5×1013cm-2；所述N型阱的退火温度为1000℃～1300℃。
12.如权利要求5所述的PMOS器件的制造方法，其特征在于：步骤二中所述第一硬质掩膜层的材料包括二氧化硅或氮化硅；
步骤二中形成的所述第一沟槽的形貌为U型或弓型，所述第一沟槽的深度为
步骤二中，采用干法刻蚀工艺形成所述第一沟槽，在干法刻蚀完成后还包括进行湿法清洗的步骤。
13.如权利要求5所述的PMOS器件的制造方法，其特征在于：步骤三中，TMAH溶液的TMAH浓度范围为1.0wt％～30.5wt％，温度为20℃～80℃，并且TMAH溶液中包含稀氟氢酸。
14.如权利要求8所述的PMOS器件的制造方法，其特征在于：步骤一中，所述栅极结构的所述栅极导电材料层的表面还形成有栅极硬质掩膜层，在去除所述第一硬质掩膜层的过程中，所述栅极硬质掩膜层也同时被去除。
15.如权利要求8所述的PMOS器件的制造方法，其特征在于：步骤一中形成所述栅极结构之后，还包括进行PMOS器件的自对准源漏外延离子注入及退火的步骤；
步骤六中所述P+源漏注入完成后还包括进行源漏退火的工艺，所述源漏退火的温度为1000℃～1300℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054524.4A CN111244154B (zh) | 2020-01-17 | 2020-01-17 | Pmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054524.4A CN111244154B (zh) | 2020-01-17 | 2020-01-17 | Pmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244154A true CN111244154A (zh) | 2020-06-05 |
| CN111244154B CN111244154B (zh) | 2023-09-19 |
Family
ID=70865841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010054524.4A Active CN111244154B (zh) | 2020-01-17 | 2020-01-17 | Pmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244154B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490216A (zh) * | 2020-11-27 | 2021-03-12 | 上海华力微电子有限公司 | 用于表征pn结耗尽区特征的wat测试结构和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087215A (en) * | 1996-12-27 | 2000-07-11 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a DRAM device |
| CN103794559A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN103985633A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos晶体管的制备方法 |
-
2020
- 2020-01-17 CN CN202010054524.4A patent/CN111244154B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087215A (en) * | 1996-12-27 | 2000-07-11 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a DRAM device |
| CN103794559A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN103985633A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos晶体管的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490216A (zh) * | 2020-11-27 | 2021-03-12 | 上海华力微电子有限公司 | 用于表征pn结耗尽区特征的wat测试结构和方法 |
| CN112490216B (zh) * | 2020-11-27 | 2023-09-19 | 上海华力微电子有限公司 | 用于表征pn结耗尽区特征的wat测试结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244154B (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US20160172361A1 (en) | Methods of Forming Field Effect Transistors Having Silicon-Germanium Source/Drain Regions Therein | |
| US20170077223A1 (en) | Semiconductor devices | |
| KR100924549B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112017963B (zh) | 半导体结构及其形成方法 | |
| KR20100088905A (ko) | 스트레스 생성층을 갖는 반도체 소자의 제조방법 | |
| US6696729B2 (en) | Semiconductor device having diffusion regions with different junction depths | |
| KR100374551B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| US20060001105A1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| US10403741B2 (en) | Channel stop imp for FinFET device | |
| KR20050058242A (ko) | 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법 | |
| JP2006319326A (ja) | ポリの高さ低減のためのＳＯＩ底プレドーピングを合併したｅ−ＳｉＧｅ | |
| CN111244154B (zh) | Pmos器件及其制造方法 | |
| US10026837B2 (en) | Embedded SiGe process for multi-threshold PMOS transistors | |
| KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| CN115911087A (zh) | 一种提高uis性能的sgt-mosfet及其制造方法 | |
| KR100556350B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| CN113410231A (zh) | 具有分段外延半导体层的晶体管 | |
| JPH09191106A (ja) | 半導体装置およびその製造方法 | |
| CN109920853B (zh) | 半导体器件及其制造方法 | |
| KR0142787B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |