CN107919281A - 具有非平面侧壁的半导体装置结构 - Google Patents

具有非平面侧壁的半导体装置结构 Download PDF

Info

Publication number
CN107919281A
CN107919281A CN201710889299.4A CN201710889299A CN107919281A CN 107919281 A CN107919281 A CN 107919281A CN 201710889299 A CN201710889299 A CN 201710889299A CN 107919281 A CN107919281 A CN 107919281A
Authority
CN
China
Prior art keywords
layer
dielectric materials
materials layer
semiconductor
low portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710889299.4A
Other languages
English (en)
Other versions
CN107919281B (zh
Inventor
詹姆斯·艾伯特·基希格斯纳
杰伊·保罗·约翰
维赛尔·特里维迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN107919281A publication Critical patent/CN107919281A/zh
Application granted granted Critical
Publication of CN107919281B publication Critical patent/CN107919281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，所述半导体装置包括具有侧壁的半导体结构，所述侧壁为非平面且在所述侧壁的上部部分处比在下部部分处更远地朝外延伸。所述半导体结构延伸于半导体层的下面，其中所述结构的顶部部分接触所述半导体层。

Description

具有非平面侧壁的半导体装置结构
技术领域
一般来说，本发明涉及半导体装置，且更具体来说，涉及具有非平面侧壁的半导体装置的结构。
背景技术
例如晶体管等半导体装置利用经掺杂半导体材料的区来形成装置的结构。举例来说，双极晶体管可包括与本征集电极和本征发射极接触的经掺杂半导体材料的本征基极。
发明内容
根据本发明的第一方面，提供一种形成半导体装置的方法，包括：
形成介电材料层，其中所述介电材料层的上部部分具有关于蚀刻剂的第一蚀刻速率特性，且所述介电材料层的下部部分具有关于所述蚀刻剂的第二蚀刻速率特性；
在所述介电材料层上形成半导体材料层；
在所述半导体材料层中形成开口，且经由所述开口暴露所述介电材料层；
使用所述蚀刻剂经由所述开口蚀刻所述介电材料层，以使用蚀刻剂清除所述半导体材料层下面的所述介电材料层的部分，其中与通过使用所述蚀刻剂进行蚀刻来清除所述介电材料层的所述下部部分相比，通过使用所述蚀刻剂以更快速率进行蚀刻来清除所述介电材料层的所述上部部分，以使得通过在所述半导体材料层下面进行蚀刻而限定的所述介电材料层的剩余侧壁为非平面，且与所述剩余侧壁的下部部分从所述开口处横向延伸相比，所述剩余侧壁的上部部分从所述开口处更远地横向延伸；
在已通过所述蚀刻清除所述介电材料层的位置中形成半导体材料的结构，其中所述结构在所述半导体材料层下面延伸，以接触在所述半导体材料层下面的所述半导体材料层的底部表面，所述结构具有结构侧壁，其对应于所述剩余侧壁的所述上部部分的上部部分比对应于所述剩余侧壁的所述下部部分的所述结构侧壁的下部部分在所述半导体材料层下面更远地延伸。
在一个或多个实施例中，所述形成介电材料层包括：
形成所述介电材料层；以及
将掺杂剂植入到所述介电材料层的所述上部部分中，从而与所述介电材料层的所述下部部分相比，为所述介电材料层的所述上部部分提供更高浓度的所述掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
在一个或多个实施例中，所述形成所述介电材料层包括使用掺杂剂对所述上部部分进行原位掺杂，从而与所述介电材料层的所述下部部分相比，为所述介电材料层的所述上部部分提供更高浓度的所述掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
在一个或多个实施例中，所述半导体装置包括在半导体材料的所述结构下面且与半导体材料的所述结构接触的半导体材料的第二结构，其中，半导体材料的所述结构具有与半导体材料的所述第二结构的导电性掺杂分布相反的第一导电性掺杂分布。
在一个或多个实施例中，半导体材料的所述结构被表征为所述半导体装置的本征基极，且半导体材料的所述第二结构被表征为所述半导体装置的本征集电极。
在一个或多个实施例中，半导体材料的所述第二结构包括经由所述开口植入到半导体材料层中的导电性掺杂剂。
在一个或多个实施例中，半导体材料的所述结构被表征为所述半导体装置的本征基极，其中半导体材料的所述结构位于其下面的所述半导体材料层的部分被表征为所述半导体装置的基电极。
在一个或多个实施例中，所述介电材料被表征为氧化物。
在一个或多个实施例中，所述蚀刻剂包括氢氟(HF)酸。
在一个或多个实施例中，所述蚀刻包括使用所述蚀刻剂以第一速率蚀刻所述介电材料层的所述上部部分，且使用所述蚀刻剂以第二速率蚀刻所述介电材料的所述下部部分，其中，所述第一速率比所述第二速率快1.3到2.5倍范围。
在一个或多个实施例中，与所述介电材料层的所述下部部分相比，所述介电材料层的所述上部部分具有更高浓度的掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
在一个或多个实施例中，所述掺杂剂包括在所述上部部分中浓度处于1.0e20/cm3到1.0e22/cm3范围内的砷。
在一个或多个实施例中，与所述介电材料层的所述上部部分相比，所述介电材料层的所述下部部分具有更高浓度的掺杂剂，从而为所述下部部分提供相对于所述第一蚀刻速率特性的所述第二蚀刻速率特性。
在一个或多个实施例中，在形成半导体材料的所述结构之后，形成在所述结构上且接触所述结构的半导体材料的第二结构，其中，所述第二结构的至少部分位于所述开口中，其中半导体材料的所述结构被表征为所述半导体装置的本征基极，且所述第二结构被表征为所述半导体装置的本征发射极。
根据本发明的第二方面，提供一种半导体装置，包括：
第一半导体结构；
具有第一侧壁的第二半导体结构，所述第一半导体结构的部分从所述第一侧壁延伸于所述第二半导体结构的下面，且具有顶部表面，所述顶部表面与在所述第二半导体结构下面的所述第二半导体结构的底部表面接触；
在所述第二半导体结构下面的介电材料层，所述介电材料层具有横向接触所述第一半导体结构的所述部分的第二侧壁，其中所述第一半导体结构具有上部部分和下部部分，其中所述上部部分宽于所述下部部分，其中所述第一半导体结构的所述上部部分在所述第二侧壁处接触所述介电材料层的上部部分，且所述第一半导体结构的所述下部部分在所述第二侧壁处接触所述介电材料层的下部部分，其中所述介电材料层的所述上部部分具有使用蚀刻剂以第一速率进行蚀刻的第一蚀刻速率特性，且所述介电材料层的所述下部部分具有使用所述蚀刻剂以第二速率进行蚀刻的第二蚀刻速率特性，其中所述第一速率快于所述第二速率。
在一个或多个实施例中，所述介电材料被表征为氧化物。
在一个或多个实施例中，所述蚀刻剂包括氢氟(HF)酸。
在一个或多个实施例中，与所述介电材料层的所述下部部分相比，所述介电材料层的所述上部部分具有更高浓度的掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
在一个或多个实施例中，所述掺杂剂包括砷。
在一个或多个实施例中，所述第一半导体结构被表征为双极晶体管的本征基极，且所述第二半导体结构被表征为所述半导体装置的基电极，其中所述半导体装置包括位于所述本征基极下面的本征集电极。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参看附图，可以更好地理解本发明，且使得本领域的技术人员清楚其许多目的、特征和优势。
图1到图10示出根据本发明的一个实施例的半导体装置的制造的各个阶段的侧面局部剖视图。
图11为根据本发明的一个实施例的半导体装置的侧面局部剖视图。
除非另外指出，否则在不同图式中使用相同参考符号指示相同项目。图式不一定按比例绘制。
具体实施方式
下文阐述用于实行本发明的模式的详细描述。描述旨在说明本发明且不应被视为限制性的。
本文中描述半导体装置的半导体结构，其具有非平面且在侧壁的上部部分处比在下部部分处更远地朝外延伸的侧壁。所述半导体结构延伸于半导体层的下面，其中所述结构的顶部部分接触所述半导体层。半导体结构的底部部分接触在下方的相对地经掺杂第二半导体结构。在一个实施例中，使半导体结构的上部部分比下部部分更远地伸出允许半导体结构在上方与半导体层接触的表面积增大，以减小半导体结构与半导体层之间的电阻，同时使半导体结构的底部表面的面积最小化，以减小在下方的相对地经掺杂半导体结构的电容。
在一个例子中，通过为介电材料层的上部部分提供比层的下部部分更快的蚀刻特性来形成侧壁。在一个实施例中，通过改变上部部分与下部部分的掺杂分布(例如，通过离子植入或通过原位掺杂)来提供更快的蚀刻特性。半导体层在介电材料层上形成。开口形成于半导体材料层中，其中经由开口暴露介电材料层。经由开口各向同性地蚀刻介电材料层，其中清除半导体材料层下面的介电材料层的部分。在一个实施例中，归因于掺杂剂，以更快的速率蚀刻介电材料层的上部部分，以使得半导体材料层下面的介电材料层的其余部分的侧壁具有一上部部分，其与壁的下部部分相比从开口处更远地横向延伸。半导体材料形成于由介电材料层的蚀刻而形成的空隙中，以使得新形成的半导体材料接触半导体材料层下面的壁。因此，新形成的半导体材料在上部部分处比在半导体层下面的下部部分处更远地伸出。
在一个实施例中，将新形成的半导体材料层用作用于双极晶体管的本征基极。将半导体层用作将本征基极耦合到基极触点的基电极结构。最大化上部部分增大了本征基极与基电极结构之间的接触面积，从而减小两个结构之间的电阻。在一些实施例中，将在基极下方的半导体结构用作本征集电极。在一些实施例中，缩短半导体结构的下部部分的横向宽度会减小本征基极与在下方的本征集电极之间的电容。
图1阐述了根据本发明的一个实施例的半导体晶片的侧面局部剖视图。在一个实施例中，晶片101包括块状单晶硅的基板103，其具有植入有掺杂剂且在其中形成介电隔离结构的区。在一个实施例中，基板103具有在形成基板的情况下原位形成或随后植入的轻P型掺杂剂浓度。区107通过使用N型导电性掺杂剂(例如，砷、磷)植入基板103而形成。在一个实施例中，区107植入有2.5e14/cm2剂量和450keV能量的砷离子掺杂剂，但在其它实施例中，可植入有其它剂量和/或其它能量的其它掺杂剂。区107位于基板103的区105之上。此时，在区107(例如，135)和区105上方的层保持基板103的轻P掺杂剂分布。
随后，在晶片101上形成掩模(未示出)，以及用于植入集电极扩散区117的开口。在一个实施例中，区117通过将N型导电性掺杂剂(例如，砷)植入到基板103中而形成。在一个实施例中，用于形成区117的砷离子掺杂剂以6.2e15/cm2的剂量和90keV的能量植入，但在其它实施例中，可植入有其它剂量和/或其它能量的其它掺杂剂。然后，掩模中的开口用于形成介电材料(例如，二氧化硅)的浅沟槽隔离结构109。在一个实施例中，介电材料可经沉积或热生长，继而对基板103进行平面化。图1的局部截面视图示出用于隔离结构109和扩散区117中的每一个的四个不同部分。然而，在晶片101的其它截面(从图1的角度看位于页面内或在页面之外)处，结构109和区117将连续跨越图1的视图(例如，在晶体管的端部区处)。然而，在其它实施例中，图1中示出的结构109的部分和/或区117的部分可在物理上彼此分离。
在隔离结构109形成之后，集电极区133、137、127和131形成。在一个实施例中，区127和131选择性地植入(经由未示出的经图案化掩模)有第一N型掺杂剂植入物以及随后的第二N型掺杂剂植入物，以形成区133和137。在一个实施例中，区133和137通过植入6.0e15/cm2剂量和20keV能量的砷而形成，但在其它实施例中，可植入有其它剂量和/或其它能量的其它掺杂剂。在一个实施例中，区127和131通过植入1.3e15/cm2剂量和100keV能量的磷而形成，但在其它实施例中，可植入有其它剂量和/或其它能量的其它掺杂剂。在另一实施例中，区133和137分别在后续步骤处形成。
图2示出在氧化物层201已形成于基板103上且植入有掺杂剂之后晶片101的侧面局部剖视图。在一个实施例中，氧化硅层201的厚度为600埃且通过TEOS制程沉积。然而，在其它实施例中，层201可具有其它厚度，通过其它制程沉积，和/或由其它介电材料制成。举例来说，层201可通过热氧化制程形成。
在一个实施例中，经植入掺杂剂203为砷掺杂剂。在一个实施例中，砷掺杂剂离子203被植入到层201的上部三分之一中，如由虚线205所示出。然而，在其它实施例中，砷掺杂剂离子可被植入到其它深度。被植入到层201的上部部分中的砷掺杂剂使得在层201的后续选择性蚀刻期间上部部分蚀刻快于层202的下部部分蚀刻。参看图5和其论述。在一个实施例中，砷掺杂剂离子以5.5e15/cm2的剂量和10keV的能量植入，但在其它实施例中，可以其它剂量和/或其它能量植入。举例来说，掺杂剂的剂量可处于3.0e15/cm2到10.0e15/cm2范围内。此外，在其它实施例中，其它类型的掺杂剂(例如，磷)可植入到层201中，以增大蚀刻速率。
在另一实施例中，在形成层201的情况下原位引入掺杂剂(例如，砷)。在一个实施例中，在层201的沉积的后半部分期间在沉积腔室中引入砷前驱体。在其它实施例中，修改在层201的沉积期间的沉积腔室处理条件，从而相对于下部部分增大层201的上部部分的蚀刻速率。在一个实施例中，在层201的上部部分的沉积期间的较低沉积温度会产生较低密度氧化物，且在层201的上部部分中产生较高的蚀刻速率。
在其它实施例中，可将非导电性掺杂剂(例如，氙、氟)植入或引入到层201的上部部分中，以改变上部部分的蚀刻速率。
又在其它实施例中，可能在层201的下部部分中原位植入或引入掺杂剂，以使得层201的下部部分以比上部部分更慢的速率进行蚀刻。举例来说，可在层201的下部部分中引入硼，从而相对于层201的上部部分减慢蚀刻速率。
图3示出在多晶硅层301形成于层201上且随后介电层303、305和307沉积之后晶片101的侧面局部剖视图。在一个实施例中，层301的厚度为600埃，但在其它实施例中可为其它厚度。层301以原位或植入离子(例如，以1.4e16/cm2的剂量和15keV的能量)的方式掺杂有导电性掺杂剂(例如，硼)。
在一个实施例中，层303为氧化物层(例如，氧化硅)，层305为氮化物层(例如，氮化硅)，且层307为氧化物层。在一个实施例中，层303和307具有150埃的厚度，且层305具有500埃的厚度，但在其它实施例中可具有其它厚度。
图4示出在开口401形成于层305、303、301和307中且氮化物垫片403形成于开口侧壁上之后晶片101的侧面局部剖视图。在一个实施例中，开口通过图案化具有对应开口的光致抗蚀剂层或其它掩模材料(未示出)层且蚀刻层301、303、305和307而形成。层201经由开口401暴露。在一个实施例中，开口401通过使用适当的蚀刻剂蚀刻层301、303、305和307而形成。
在示出的实施例中，垫片403由氮化硅制成。在一个实施例中，垫片403是通过在晶片101上形成氮化硅层(未示出)且接着执行反应性离子蚀刻以清除位于晶片101的水平表面上的氮化硅层的部分而形成。氧化物层307保留在晶片101的水平表面上。在其它实施例中，垫片403可通过其它制程和/或其它材料制成。
图5示出在空隙500形成于层201中且集电极区503经由开口401被选择性地植入之后晶片101的侧面局部剖视图。在一个实施例中，通过经由开口401执行湿式蚀刻(各向同性)以蚀刻层201的暴露部分，空隙500形成于层201中。在一个实施例中，使用氢氟(HF)酸执行此湿式蚀刻。此湿式蚀刻会蚀刻掉垫片403下面的层201的部分和接近开口401的层301。由于层201的上部部分植入有改变蚀刻速率的掺杂剂，因此层201的上部部分(由虚线205示出)比层201的下部部分(线205的下方)更快地蚀刻。在一个实施例中，在层201为氧化硅的情况下，在层201的上部部分已植入有5.5e15/cm2剂量的砷的情况下，且在蚀刻剂为HF酸的情况下，层201的上部部分以比层201的未掺杂部分快1.7倍的速率进行蚀刻。在其它实施例中，层201的上部部分可以比下部部分快1.3到2.5倍的速率进行蚀刻。然而，在其它实施例中，对于不同层材料、不同蚀刻化学反应或不同掺杂剂，蚀刻速率可能不同。在层201的蚀刻期间，也可清除层307。
在示出的实施例中，层201的上部部分处的侧壁501的轮廓经示出为大体上平面(沿着虚线205上方的上部部分)。然而，在一些实施例的情况下，层201的上部部分的顶部表面的侧壁横向延伸到的位置与开口401的距离可能不会像上部部分的下部层级处的侧壁到开口401的距离那样远。因此，空隙500的最宽部分可在层201的上部部分中的层级处，所述层级在层201的顶部表面的层级正下方。在一个实施例中，层201的上部部分中的掺杂分布为非均匀的，层201的顶部表面正下方的较高浓度会导致层201的顶部表面的层级正下方的较高蚀刻速率和较宽空隙500。
在一个实施例中，轻掺杂(或未掺杂)区135经由开口401植入有N型掺杂剂离子(例如，砷、磷)，以形成本征集电极区503。在一个实施例中，植入200keV能量和7.0e13/cm2剂量的掺杂剂离子，以使得区503向下延伸到区107。然后，晶片101经退火以激活区503的掺杂剂。在一个实施例中，区503的形成出现在空隙的500形成之后，但在其它实施例中，可在空隙500的形成之前执行。
图6示出在单晶硅锗的结构601在空隙500中(包括在层301的部分下面)生长之后晶片101的侧面局部剖视图。在一个实施例中，结构601通过外延生长制程而形成，其中硅锗通过外延制程从区135、503和层301的暴露部分中生长。在一个实施例中，结构601原位掺杂有4.7e13/cm2剂量的P型掺杂剂(例如，硼)。在一个实施例中，结构601还原位掺杂有0.04％含量的碳。在一个实施例中，结构601内的锗含量从0％变化到30％。然而，结构601还可在无碳或无锗的情况下(亦即，仅P型硅)形成。在其它实施例中，结构601可通过其它制程形成和/或由其它材料(例如，硅碳)制成。在形成结构601之前，对晶片101进行HF预清洁制程。
图7示出在发射极垫片701和多晶硅发射极层703的形成之后晶片101的侧面局部剖视图。在示出的实施例中，垫片701紧靠垫片403形成于结构601上。在一个实施例中，垫片701通过在晶片101上沉积氧化物层、氮化物层和氧化物(未示出)且接着执行反应性离子蚀刻以形成垫片而形成。在一个实施例中，第一经沉积氧化物层为150埃，氮化物层为200埃，且第二经沉积氧化物层为500埃，但在其它实施例中，层可为其它厚度。在反应性离子蚀刻之后，对晶片101进行HF预清洁，以将由第二经沉积氧化物层(未示出)形成的部分和结构601上第一经沉积氧化物层的剩余物从垫片701中清除。
在垫片701的形成之后，多晶硅层703沉积于晶片101上。在一个实施例中，层703具有800埃的厚度，但在其它实施例中，可为其它厚度。
图8示出在晶片101的结构已经两次图案化之后晶片101的侧面局部剖视图。第一次图案化清除图8的视图中示出的层703、305和303在区域801之外的部分。尽管未在图8的视图中示出，但这些层的类似部分将保留在晶片101的其它区域中，例如，在其它半导体装置形成于晶片101上的情况下。在一个实施例中，这些层通过在具有在区域801之外的开口的晶片101上形成经图案化掩模(未示出)而经图案化。接着经由开口对层703、305和303进行蚀刻(例如，通过反应性离子蚀刻)。本征发射极803通过蚀刻由多晶硅层703形成。
晶片101的第二次图案化清除图7视图中示出的层301和201在区域805之外的部分。尽管未在图8的视图中示出，但这些层的类似部分将保留在晶片101的其它区域中，例如，在其它半导体装置形成于晶片101上的情况下。在一个实施例中，这些层通过在具有在区域805之外的开口的晶片101上形成经图案化掩模(未示出)而经图案化。接着经由开口对层301和201进行蚀刻(例如，通过反应性离子蚀刻来蚀刻层301，且随后通过HF湿式蚀刻来蚀刻层201)。基电极结构807通过层301的图案化而形成。在图8的剖视图中，结构807包括位于垫片701的左侧和右侧上的两个部分，其中垫片701和发射极803的部分位于结构807的开口中，以使得结构807围绕垫片701。
此时，在一个实施例中，区133和137通过(经由未示出的经图案化掩模)选择性地植入有6.0e15/cm2剂量和20keV能量的N型掺杂剂植入物砷。在其它实施例中，可植入具有其它剂量和/或其它能量的其它掺杂剂。在一个实施例中，晶片101在高温下经退火，以激活和扩散所有掺杂剂(例如，本征基极结构601和本征发射极803的掺杂剂)。
图9示出在硅化物结构(901、902、903和905)形成于晶片101的暴露硅区域上之后晶片101的侧面局部剖视图。在一个实施例中，硅化物结构通过在晶片101上沉积金属(例如，镍、钴)层且加热晶片101而形成，其中金属与暴露的硅反应形成硅化物。然后，清除未反应的金属。在图9中，硅化物结构901形成于集电极接触区133上，结构902形成于基电极结构807上，硅化物结构903形成于本征发射极803上，且硅化物结构905形成于集电极接触区137上。
图10示出在形成与硅化物结构的互连件之后晶片101的侧面局部剖视图。在硅化物结构901、902、903和905形成之后，介电材料(例如，氮化物)的保形层1002在晶片101上形成。在一个实施例中，层1002具有500埃的厚度，但在其它实施例中，可为其它厚度。然后，氧化物的相对厚层1003(例如，通过TEOS制程而形成)在层1002上形成且经平面化(例如，使用化学机械抛光)。接着在层1003和1002中形成开口，以暴露硅化物结构901、902、903和905。接触材料(例如，钨、铜)层在晶片101上(包括在开口中)形成且接着经平面化，以形成绝缘插塞1005、1007、1009、1011和1013。在一个实施例中，插塞可包括势垒金属层。第二介电层1015在晶片101上形成。开口形成于层1015中，以暴露导电插塞1005、1007、1009、1011和1013。互连件导电材料(例如，铜)层在层1015上形成且随后经平面化，以形成互连件1017、1019、1021、1023和1025。在一个实施例中，导电材料可包括在铜之下的势垒金属层。其它实施例可具有其它导电结构和/或可以其它方式形成。在其它实施例中，导电互连结构可电耦合插塞1005、1007、1009、1011和1013中的两个或多于两个插塞。在一个实施例中，电耦合集电极插塞1005和1013。
在示出的实施例中，形成于水101中的晶体管为双极NPN晶体管，其中区503为本征集电极且结构601为与本征发射极803一起的本征基极。可经由插塞1011、硅化物结构902和基电极结构807从互连件1023中，且经由插塞1007和硅化物结构902从互连件1019中电接入本征基极结构601。可通过互连件1021、插塞1009和硅化物结构903来接入本征发射极803。可通过插塞1013、硅化物结构905、集电极接触区137和中间集电极区131、107和117从互连件1025中电接入本征集电极区503。还可通过插塞1005、硅化物结构901、集电极接触区133和中间集电极区127、107和117从互连件1017中电接入本征集电极区503。在示出的实施例中，区113和137(以及区127和131和硅化物结构901和905)在物理上彼此分离且实施成沿着与集电极区503的每侧相对的隔离结构109而定位的“指状结构”。然而，在其它实施例中，区133和137(以及区127和131和硅化物结构901和905)在晶片101的其它位置处(例如，在晶体管的端部区处)以物理方式连接。
本文中的制程可被用于形成其它类型的半导体装置，例如，PNP双极晶体管、MOSFET或二极管。在形成PNP双极晶体管的一个实施例中，将交换图10的装置中的P型掺杂区和N型掺杂区。
在图10的阶段之后，可在层1015上形成另外互连结构。例如接合垫等外部连接件将形成于晶片101上。然后，晶片101被单切成多个管芯，每个管芯包括一个或多个晶体管，如图10中示出。然后，管芯被封装于半导体封装(例如，有引线、无引线、BGA、QFN、QFP或晶片级封装)中。
图11示出图10的侧面局部剖视图的特写视图。图11示出本征基极结构601在基电极结构807下面延伸的距离1111。基电极结构807与本征基极结构601之间的基极电阻取决于距离1111，较大距离使得电阻减小。本征基极结构601与集电极区503之间的电容取决于宽度1113，较窄宽度使得电容减小。因此，在一些实施例中，最小化宽度可通过减小基极集电极电容来改善晶体管性能。
在一些实施例中，提供具有上部部分和下部部分(两个部分具有不同蚀刻速率特性)的介电材料层能够使得本征基极结构形成有较宽的上部部分以减小基极电阻，且形成较窄的下部部分以减小基极集电极电容。使用本文中所描述的方法的一些实施例，此本征基极区可形成有具有上部部分和下部部分的牺牲介电层，与使用两个不同材料层相反，所述上部部分和所述下部部分各自使用相同蚀刻剂进行蚀刻。此类方法可降低制造此类装置的复杂度。
本文中所描述的晶体管结构可使用BICMOS制程形成，但在其它实施例中，可通过其它制程形成。
如本文中所使用，术语“下面”意指正下方。举例来说，在图11的视图中，区503在结构601的下面。尽管区503所在的层级处在层201的层级的下方，但区503并不在层201的下面。
术语“本征发射极”、“本征基极”和“本征集电极”为形成双极晶体管的PN结(集电极/基极结和基极/发射极结)的双极装置的结构。
在一个实施例中，形成半导体装置的方法包括形成介电材料层。介电材料层的上部部分具有关于蚀刻剂的第一蚀刻速率特性，且介电材料层的下部部分具有关于蚀刻剂的第二蚀刻速率特性。方法包括在介电材料层上形成半导体材料层且在半导体材料层中形成开口，且经由开口暴露介电材料层。方法包括使用蚀刻剂经由开口蚀刻介电材料层，以使用蚀刻剂清除半导体材料层下面的介电材料层的部分。与通过使用蚀刻剂进行蚀刻来清除介电材料层的下部部分相比，通过使用蚀刻剂以更快速率进行蚀刻来清除介电材料层的上部部分，以使得通过在半导体材料层下面进行蚀刻而限定的介电材料层的剩余侧壁为非平面，且与剩余侧壁的下部部分从开口处横向延伸相比，剩余侧壁的上部部分从开口处更远地横向延伸。方法包括在已通过蚀刻清除介电材料层的位置中形成半导体材料的结构。结构在半导体材料层下面延伸，以接触在半导体材料层下面的半导体材料层的底部表面。结构具有结构侧壁，对应于剩余侧壁的上部部分的上部部分比对应于剩余侧壁的下部部分的结构侧壁的下部部分在半导体材料层下面更远地延伸。
在另一实施例中，半导体装置包括第一半导体结构和具有第一侧壁的第二半导体结构。第一半导体结构的部分从第一侧壁延伸于第二半导体结构的下面且具有顶部表面，所述顶部表面与在第二半导体结构下面的第二半导体结构的底部表面接触。半导体装置包括第二半导体结构下面的介电材料层。介电材料层具有横向接触第一半导体结构的部分的第二侧壁。第一半导体结构具有上部部分和下部部分，其中上部部分宽于下部部分，且其中第一半导体结构的上部部分在第二侧壁处接触介电材料层的上部部分，且第一半导体结构的下部部分在第二侧壁处接触介电材料层的下部部分。介电材料层的上部部分具有第一蚀刻速率特性，其使用蚀刻剂以第一速率进行蚀刻，且介电材料层的下部部分具有第二蚀刻速率特性，其使用蚀刻剂以第二速率进行蚀刻。第一速率快于第二速率。
虽然已经示出和描述本发明的特定实施例，但本领域的技术人员将认识到，基于本文中的教示，可在不脱离本发明和其更广泛方面的情况下做出进一步改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

Claims (10)

1.一种形成半导体装置的方法，其特征在于，包括：
形成介电材料层，其中所述介电材料层的上部部分具有关于蚀刻剂的第一蚀刻速率特性，且所述介电材料层的下部部分具有关于所述蚀刻剂的第二蚀刻速率特性；
在所述介电材料层上形成半导体材料层；
在所述半导体材料层中形成开口，且经由所述开口暴露所述介电材料层；
使用所述蚀刻剂经由所述开口蚀刻所述介电材料层，以使用蚀刻剂清除所述半导体材料层下面的所述介电材料层的部分，其中与通过使用所述蚀刻剂进行蚀刻来清除所述介电材料层的所述下部部分相比，通过使用所述蚀刻剂以更快速率进行蚀刻来清除所述介电材料层的所述上部部分，以使得通过在所述半导体材料层下面进行蚀刻而限定的所述介电材料层的剩余侧壁为非平面，且与所述剩余侧壁的下部部分从所述开口处横向延伸相比，所述剩余侧壁的上部部分从所述开口处更远地横向延伸；
在已通过所述蚀刻清除所述介电材料层的位置中形成半导体材料的结构，其中所述结构在所述半导体材料层下面延伸，以接触在所述半导体材料层下面的所述半导体材料层的底部表面，所述结构具有结构侧壁，其对应于所述剩余侧壁的所述上部部分的上部部分比对应于所述剩余侧壁的所述下部部分的所述结构侧壁的下部部分在所述半导体材料层下面更远地延伸。
2.根据权利要求1所述的方法，其特征在于，所述形成介电材料层包括：
形成所述介电材料层；以及
将掺杂剂植入到所述介电材料层的所述上部部分中，从而与所述介电材料层的所述下部部分相比，为所述介电材料层的所述上部部分提供更高浓度的所述掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
3.根据权利要求1所述的方法，其特征在于，所述形成所述介电材料层包括使用掺杂剂对所述上部部分进行原位掺杂，从而与所述介电材料层的所述下部部分相比，为所述介电材料层的所述上部部分提供更高浓度的所述掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
4.根据权利要求1所述的方法，其特征在于，所述半导体装置包括在半导体材料的所述结构下面且与半导体材料的所述结构接触的半导体材料的第二结构，其中，半导体材料的所述结构具有与半导体材料的所述第二结构的导电性掺杂分布相反的第一导电性掺杂分布。
5.根据权利要求1所述的方法，其特征在于，半导体材料的所述结构被表征为所述半导体装置的本征基极，其中半导体材料的所述结构位于其下面的所述半导体材料层的部分被表征为所述半导体装置的基电极。
6.根据权利要求1所述的方法，其特征在于，所述蚀刻包括使用所述蚀刻剂以第一速率蚀刻所述介电材料层的所述上部部分，且使用所述蚀刻剂以第二速率蚀刻所述介电材料的所述下部部分，其中，所述第一速率比所述第二速率快1.3到2.5倍范围。
7.根据权利要求1所述的方法，其特征在于，与所述介电材料层的所述下部部分相比，所述介电材料层的所述上部部分具有更高浓度的掺杂剂，从而为所述上部部分提供相对于所述第二蚀刻速率特性的所述第一蚀刻速率特性。
8.根据权利要求1所述的方法，其特征在于，与所述介电材料层的所述上部部分相比，所述介电材料层的所述下部部分具有更高浓度的掺杂剂，从而为所述下部部分提供相对于所述第一蚀刻速率特性的所述第二蚀刻速率特性。
9.根据权利要求1所述的方法，其特征在于，在形成半导体材料的所述结构之后，形成在所述结构上且接触所述结构的半导体材料的第二结构，其中，所述第二结构的至少部分位于所述开口中，其中半导体材料的所述结构被表征为所述半导体装置的本征基极，且所述第二结构被表征为所述半导体装置的本征发射极。
10.一种半导体装置，其特征在于，包括：
第一半导体结构；
具有第一侧壁的第二半导体结构，所述第一半导体结构的部分从所述第一侧壁延伸于所述第二半导体结构的下面，且具有顶部表面，所述顶部表面与在所述第二半导体结构下面的所述第二半导体结构的底部表面接触；
在所述第二半导体结构下面的介电材料层，所述介电材料层具有横向接触所述第一半导体结构的所述部分的第二侧壁，其中所述第一半导体结构具有上部部分和下部部分，其中所述上部部分宽于所述下部部分，其中所述第一半导体结构的所述上部部分在所述第二侧壁处接触所述介电材料层的上部部分，且所述第一半导体结构的所述下部部分在所述第二侧壁处接触所述介电材料层的下部部分，其中所述介电材料层的所述上部部分具有使用蚀刻剂以第一速率进行蚀刻的第一蚀刻速率特性，且所述介电材料层的所述下部部分具有使用所述蚀刻剂以第二速率进行蚀刻的第二蚀刻速率特性，其中所述第一速率快于所述第二速率。
CN201710889299.4A 2016-10-06 2017-09-27 具有非平面侧壁的半导体装置结构 Active CN107919281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/286,988 2016-10-06
US15/286,988 US9786770B1 (en) 2016-10-06 2016-10-06 Semiconductor device structure with non planar slide wall

Publications (2)

Publication Number Publication Date
CN107919281A true CN107919281A (zh) 2018-04-17
CN107919281B CN107919281B (zh) 2022-09-06

Family

ID=59381129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710889299.4A Active CN107919281B (zh) 2016-10-06 2017-09-27 具有非平面侧壁的半导体装置结构

Country Status (3)

Country Link
US (2) US9786770B1 (zh)
EP (1) EP3306670B1 (zh)
CN (1) CN107919281B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750900A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 双极结型晶体管(bjt)及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
US11183587B2 (en) * 2019-10-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor (BJT) comprising a multilayer base dielectric film
US11545577B2 (en) * 2020-12-08 2023-01-03 Globalfoundries U.S. Inc. Semiconductor structure with in-device high resistivity polycrystalline semiconductor element and method
US20230361204A1 (en) * 2022-05-04 2023-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296623A1 (en) * 2007-06-01 2008-12-04 Detlef Wilhelm Bipolar transistor and method for making same
CN102315161A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 具有侧结的半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316965A (en) 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
TW492082B (en) 2000-12-19 2002-06-21 Taiwan Semiconductor Mfg Method to increase wet etching rate of dielectric layer using ion implantation
US7075126B2 (en) * 2004-02-27 2006-07-11 International Business Machines Corporation Transistor structure with minimized parasitics and method of fabricating the same
DE102004061327A1 (de) 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
US7816221B2 (en) * 2008-06-26 2010-10-19 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices
DE102009001552A1 (de) * 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
JP2011243657A (ja) * 2010-05-14 2011-12-01 Mitsumi Electric Co Ltd 半導体装置の製造方法
CN102456727A (zh) 2010-10-25 2012-05-16 上海华虹Nec电子有限公司 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法
US8610174B2 (en) 2011-11-30 2013-12-17 International Business Machines Corporation Bipolar transistor with a raised collector pedestal for reduced capacitance
JP2014199864A (ja) * 2013-03-29 2014-10-23 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
DE102014113989B4 (de) * 2014-09-26 2020-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296623A1 (en) * 2007-06-01 2008-12-04 Detlef Wilhelm Bipolar transistor and method for making same
CN102315161A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 具有侧结的半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750900A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 双极结型晶体管(bjt)及其形成方法

Also Published As

Publication number Publication date
US10269943B2 (en) 2019-04-23
US20180102421A1 (en) 2018-04-12
EP3306670B1 (en) 2022-03-23
US9786770B1 (en) 2017-10-10
CN107919281B (zh) 2022-09-06
EP3306670A1 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
CN103824777B (zh) 使用经掺杂的凸起源极和漏极区的源极和漏极掺杂
CN107919281A (zh) 具有非平面侧壁的半导体装置结构
KR101434089B1 (ko) 다이오드, 바이폴라 접합 트랜지스터（ＢＪＴ）, 및 핀 전계 효과 트랜지스터（ＦｉｎＦＥＴ）디바이스에서 하나 이상의 다이오드들을 형성하는 방법
KR100401130B1 (ko) 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
US9553145B2 (en) Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness
JP2005509273A5 (zh)
US8921194B2 (en) PNP bipolar junction transistor fabrication using selective epitaxy
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
US20150041904A1 (en) Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
CN115020211B (zh) 一种半导体器件及其制作方法
JPH0969528A (ja) 半導体装置およびその製造方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
US6649482B1 (en) Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
KR101118649B1 (ko) 바이폴라 트랜지스터 및 그 형성 방법
CN209471966U (zh) 集成电路
CN104637879A (zh) 一种半导体器件的制备方法
CN104022152B (zh) 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
JP2002543609A (ja) シャロージャンクション半導体デバイスの製造方法
US9059230B1 (en) Lateral silicon-on-insulator bipolar junction transistor process and structure
US8927357B2 (en) Junction field-effect transistor with raised source and drain regions formed by selective epitaxy
KR100395159B1 (ko) 규소게르마늄을 이용한 바이씨모스 소자 제조 방법
CN103400764B (zh) 双极型晶体管的形成方法
KR100461156B1 (ko) 선택적 에피택셜 성장법을 이용한 규소게르마늄바이씨모스 소자 제조 방법
WO2023273320A1 (zh) 齐纳二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant