KR101730939B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101730939B1
KR101730939B1 KR1020100054425A KR20100054425A KR101730939B1 KR 101730939 B1 KR101730939 B1 KR 101730939B1 KR 1020100054425 A KR1020100054425 A KR 1020100054425A KR 20100054425 A KR20100054425 A KR 20100054425A KR 101730939 B1 KR101730939 B1 KR 101730939B1
Authority
KR
South Korea
Prior art keywords
temperature
region
substrate
layer
heat treatment
Prior art date
Application number
KR1020100054425A
Other languages
English (en)
Other versions
KR20110134700A (ko
Inventor
이병학
신유균
이상우
이선길
김진범
이준곤
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100054425A priority Critical patent/KR101730939B1/ko
Priority to US13/105,195 priority patent/US8470703B2/en
Publication of KR20110134700A publication Critical patent/KR20110134700A/ko
Application granted granted Critical
Publication of KR101730939B1 publication Critical patent/KR101730939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 소자의 제조방법이 제공된다. 반도체 소자의 제조방법은 제1 영역과 제2 영역이 정의된 기판을 제공하되, 제1 영역에는 제1 도전형의 트랜지스터가 형성되고 제2 영역에는 SiGe 에피택셜층을 포함하는 제2 도전형의 트랜지스터가 형성된 기판을 제공하고, 기판의 제2 영역에 N2를 제1 도즈로 임플란트하고, 기판 상에 금속막을 형성하고, 기판의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리하고, 기판의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리하는 것을 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method the device}
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
현재, 실리콘 소자의 제작 공정 기술의 눈부신 발전은 소자의 크기를 미세 치수로 줄이는데 성공하였다. 이에 따라, 게이트 및 소오스/드레인등의 컨택이 형성되는 영역의 미세화로 인하여 접촉 저항과 면저항의 증가하게 되는데, 이러한 현상은 RC 지연의 증가를 수반하여 실제 실리콘 소자의 동작 속도를 저하시키는 큰 문제점의 원인이 되고 있다.
이러한 문제점을 해결하기 위해서, Si와 금속 사이의 반응으로 만들어지는 안정한 금속화합물인 실리사이드(silicide)를 게이트와 소스/드레인과 같은 컨택지역에 형성하여 면저항과 접촉저항을 낮춰주는 방법이 널리 사용되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 소자 특성이 향상된 반도체 소자의 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 소자 특성이 향상된 반도체 소자를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 제조방법의 일 태양(aspect)은, 제1 영역과 제2 영역이 정의된 기판을 제공하되, 제1 영역에는 제1 도전형의 트랜지스터가 형성되고 제2 영역에는 SiGe 에피택셜층을 포함하는 제2 도전형의 트랜지스터가 형성된 기판을 제공하고, 기판의 제2 영역에 N2를 제1 도즈로 임플란트하고, 기판 상에 금속막을 형성하고, 기판의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리하고, 기판의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 제조방법의 다른 태양은, 제1 영역과 제2 영역이 정의된 기판을 제공하되, 제1 영역에는 제1 도전형의 트랜지스터가 형성되고 제2 영역에는 N 도핑된 SiGe 에피택셜층을 포함하는 제2 도전형의 트랜지스터가 형성된 기판을 제공하고, 기판 상에 금속막을 형성하고, 기판의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리하고, 기판의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 일 태양은, 제1 영역과 제2 영역이 정의된 기판, 기판의 제1 영역 내에 형성된 N+ 영역, N+ 영역 상부에 형성된 NiSi층, N+ 영역과 NiSi층 사이에 형성된 NiSi2층, 기판의 제2 영역에 형성된 SiGe 에피택셜층, 및 SiGe 에피택셜층 상부에 형성된 Ni(GeSi)층을 포함한다.
도 1 내지 도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법의 중간단계 도면들이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자 및 그 제조방법의 효과를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 도 1 내지 도 7을 참조하여, 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법을 설명한다.
도 1 내지 도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법의 중간단계 도면들이다. 도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 단면도이다.
먼저 도 1을 참조하면, 제1 영역(I)과 제2 영역(II)이 정의된 기판(10)을 제공한다. 구체적으로, 제1 영역(I)에 제1 도전형(예를 들어 N형)의 트랜지스터가 형성되고 제2 영역(II)에는 SiGe 에피택셜층(70)이 형성된 제2 도전형(예를 들어 P형)의 트랜지스터가 형성된 기판(10)을 제공한다. 이에 대해 보다 구체적으로 살펴보면 아래와 같다.
먼저, 실리콘(Si)을 함유한 기판(10) 상에 절연막(미도시) 및 예를 들어, 폴리 실리콘과 같은 물질로 이루어진 게이트 전극층(미도시)을 순차적으로 형성한다. 그리고 나서, 게이트 전극층(미도시) 및 절연막(미도시) 을 포토 및 식각 공정을 이용하여 도 1에 도시된 형상으로 패터닝하여 기판(10) 상에 게이트 절연막(40) 및 게이트 전극(30)을 형성한다. 그 후 게이트 전극(30) 측벽에 스페이서(50)를 형성한다.
다음, 기판(10)의 제1 영역(I)과 제2 영역(II)을 구분하는 소자 분리 영역(20)을 형성한다. 이러한 소자 분리 영역(20)은 예를 들어 STI(Shallow Trench Isolation)영역일 수 있다.
다음, 기판(10)의 제1 영역(I)에 게이트 전극(30) 및 게이트 절연막(40)을 마스크로 이용하여 불순물을 이온주입을 함으로써, N+로 도핑된 소스 및 드레인 영역(60)을 형성한다. 그리고, 기판(10)의 제2 영역(II)에 트랜치(미도시)를 형성하고, 트랜치(미도시) 내에 SiGe 에피택셜층(70)을 성장시킨다. 이러한 SiGe 에피택셜층(70)은 제2 도전형(예를 들어, P형)의 트랜지스터 채널에 압축 응력(compressive stress)을 제공하기 위해 형성되는 층일 수 있으며, SiGe 에피택셜층(70)은 P+로 도핑되어 제2 도전형(예를 들어, P형)의 트랜지스터의 소스 및 드레인 역할을 수행할 수 있다.
비록, 도면에는 도시하지 않았으나 별도의 P+로 도핑된 소스 및 드레인 영역(미도시)이 SiGe 에피택셜층(70)과 중첩되어 형성될 수도 있다. 그리고, N+ 또는 P+로 도핑된 소스 및 드레인 영역은 저농도로 도핑된 영역(미도시)과 고농도로 도핑된 영역(미도시)으로 나뉘어 형성될 수도 있다. 즉, 본 발명은 도 1에 도시된 바에 제한되지 않는다.
다음 도 2를 참조하면, 기판(10)의 제2 영역(II)에 N2를 임플란트 한다. 이 때, 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법에서는 기판(10)의 제2 영역(II)에만 선택적으로 N2를 임플란트 할 수 있다.
구체적으로, 기판(10)의 제2 영역(II)에 N2를 이용한 PAI(Pre Amorphous Implant) 공정을 수행하되, 이러한 N2를 이용한 PAI공정은 20keV 이하의 에너지 및 1e14 ~ 1e16 atoms/cm^2 도즈의 조건으로 수행될 수 있다.
이러한 PAI 공정이 수행된 후, PAI 공정에 의해 발생한 결함(defect)을 치유하기위한 어닐링 공정이 추가로 수행될 수 있다.
다음 도 3을 참조하면, 기판(10) 상에 금속막(80)을 형성한다. 여기서, 금속막(80)은 예를 들어, Ni 금속막(80)일 수 있으며, 이러한 금속막(80)은 예를 들어, 전자빔 증착기(e-beam evaporator)와 같은 장치를 이용하거나, 스퍼터링(sputtering), 화학적 기상 증착(CVD; chemical vapor deposition), 물리적 기상 증착(PVD; physical vapor deposition), 금속 유기 화학적 기상 증착(MOCVD; metal-organic chemical vapor deposition) 및 분자빔 에피택시(MBE; molecular beam epitaxy)를 이용하여 형성될 수 있다. 비록, 위에서 제시되지는 않았으나, Ni 금속막(80)을 증착할 수 있다면 전술한 방법에 한정하지 않고 다른 방법도 가능하다.
다음 도 4를 참조하면, 기판(10)의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리한다. 여기서 제1 온도는 예를 들어, 상온일 수 있고, 제2 온도는 예를 들어 200 내지 450℃일 수 있으며, 제1 시간은 예를 들어 30초 내지 1분일 수 있다.
한편, 기판(10)의 온도는 제1 온도에서 제2 온도까지 제1 속도로 올릴 수 있는데, 이 제1 속도(ramping rate)는 15℃/s 이하일 수 있다. 구체적으로 제1 속도는 3 내지 15℃/s일 수 있다. 이와 같은 속도로 기판(10)의 온도를 올리기 때문에, 제1 열처리는 Soak RTS(Rapid Thermal Silicide)로 볼 수 있다.
이이서, 도 5를 참조하면, 제1 열처리가 완료된후, 소스 및 드레인 영역(60, 70)을 제외한 영역에 잔존해 있는 금속막(80)을 제거한다. 도 5를 참조하면, N+ 영역(60) 상에 형성된 금속막(도 4의 80)은 제1 열처리에 의해 Ni2Si층(82)으로 형성될 수 있고, P+ SiGe 에피택셜층(70) 상에 형성된 금속막(도 4의 80)은 제1 열처리에 의해 Ni2(GeSi)층(88)으로 형성될 수 있다.
다음 도 6을 참조하면, 기판(10)의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리한다. 여기서 제3 온도는 예를 들어, 상온일 수 있고, 제4 온도는 예를 들어 850 내지 1100℃일 수 있으며, 제2 시간은 예를 들어 1초 미만일 수 있다.
앞서 설명한 제1 열처리와 다르게, 기판(10)의 온도는 제3 온도에서 제4 온도까지 제2 속도로 올릴 수 있는데, 이 제2 속도(ramping rate)는 100,000℃/s 이상일 수 있다. 이와 같은 속도로 기판(10)의 온도를 올리기 때문에, 제2 열처리는 Flash RTS로 볼 수 있으며, 이러한 제2 열처리는 제1 열처리에 비해 기판(10)의 온도를 더 빠른 속도(ramping rate)로 더 높은 온도까지 올리는데 차이점이 있다고 볼 수 있다.
이이서, 도 7을 참조하면, Ni2Si층(도 6의 82)은 제2 열처리에 의해 NiSi층(84)로 상변환될 수 있으며, N+ 영역(60)과 NiSi층(84) 사이에는 NiSi2층(86)이 형성될 수 있다. 이러한 NiSi2층(86)은 도시된바와 같이 N+ 소스 및 드레인 영역(60)의 계면에 형성되어 접촉 저항을 낮춰주는 역할을 할 수 있는데, 이에 관한 보다 자세한 설명은 후술하도록 한다.
한편, Ni2(GeSi)층(도 6의 88)은 제2 열처리에 의해 Ni(GeSi)층(89)으로 상변환 될 수 있다. 이러한 Ni(GeSi)층(89)도 도시된바와 같이 P+ 소스 및 드레인 영역(70)의 계면에 형성되어 접촉 저항을 낮춰주는 역할을 할 수 있는데, 이에 관한 보다 자세한 설명도 후술하도록 한다.
도면으로 도시하지는 않았으나, 이러한 제2 열처리 수행 후 어닐링 공정이 추가적으로 수행될 수 있다. 이러한 어닐링 처리는 NiSi층(84)과 NiSi2층(86)의 비율을 조절하기 위함일 수 있다.
다음 도 1 및 도 3 내지 도 7을 참조하여, 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조방법에 대해 설명한다.
본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조방법은 다음과 같은 점에서 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법과 차이점이 있다.
도 1을 참조하면, 제1 영역(I)에 제1 도전형(예를 들어 N형)의 트랜지스터가 형성되고 제2 영역(II)에는 질소(N)으로 도핑된 SiGe 에피택셜층(70)이 형성된 제2 도전형(예를 들어 P형)의 트랜지스터가 형성된 기판(10)을 제공한다. 즉, 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조방법에서는 SiGe 에피택셜층(70)을 성장시킬 때, 질소(N)로 도핑된 SiGe 에피택셜층(70)을 성장시킨다. 따라서, 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조방법에서는 도 2에 도시된 기판(10)의 제2 영역(II)에 대한 N2를 이용한 PAI(Pre Amorphous Implant)공정이 생략된다. 그 다음 수행되는 도 3 내지 도 7에 도시된 제조 공정은 앞서 설명한 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조방법과 동일한 바 중복된 설명은 생략한다.
이어서, 도 7을 참조하여 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자에 대해 설명한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자는 제1 영역(I)과 제2 영역(II)이 정의된 기판(10), 기판(10)의 제1 영역(I)에 형성된 N+ 영역(60), N+ 영역(60) 상부에 형성된 NiSi층(84), N+ 영역(60)과 NiSi층(84) 사이에 형성된 NiSi2층(86), 기판(10)의 제2 영역(II)에 형성된 P+ SiGe 에피택셜층(70), 및 P+ SiGe 에피택셜층(70) 상부에 형성된 Ni(GeSi)층(89)을 포함할 수 있다.
즉, 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자는 소스 및 드레인 영역인 N+ 영역(60)과 P+ SiGe 에피택셜층(70) 상부에 각각 NiSi2층(86)과 Ni(GeSi)층(89)이 형성됨으로써, 접촉 저항이 낮아져 소자 특성이 향상될 수 있다.
이하 도 8을 참조하여, 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자의 제조방법에 의해 제조된 반도체 소자의 성능 향상 특성에 대해 설명한다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자 및 그 제조방법의 효과를 설명하기 위한 도면이다.
먼저, Ni/Si 실리사이드는 열처리 조건에 따라 Ni2Si, NiSi 및 NiSi2로 상변화를 하게된다. 여기서, NiSi2는 NiSi에 비해 도 8에 도시된 바와 같이, N+ 접촉 저항이 낮기 때문에, 반도체 소자(예를 들어 트랜지스터)의 동작 특성을 향상시킬 수 있다. 또한, NiSi2는 NiSi에 비해 열적 안정성(thermal stability)이 뛰어나므로 반도체 소자(예를 들어 트랜지스터)의 안정성 향상에 기여할 수 있게 된다. 한편, Ni(GeSi) 실리사이는 P+ 접촉 저항을 낮추어 주기 때문에, 마찬가지로 반도체 소자(예를 들어 트랜지스터)의 동작 특성을 향상시킬 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자 및 그 제조방법에서는 전술한 바와 같이 N+ 영역과 NiSi층 사이에 NiSi2 층을 형성하고, P+ SiGe 에피택셜층 상에 Ni(GeSi)층을 형성하기 때문에 이와 같은 원리에 의해 반도체 소자의 동작 특성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 20: 소자 분리 영역
30: 게이트 전극 40: 게이트 절연막
50: 스페이서 60: N+ 영역
70: SiGe 에피택셜층 82: Ni2Si층
84: NiSi층 86: NiSi2층
88: Ni2(GeSi)층 89: Ni(GeSi)층

Claims (10)

  1. 제1 영역과 제2 영역이 정의된 기판을 제공하되, 상기 제1 영역에는 제1 도전형의 트랜지스터가 형성되고 상기 제2 영역에는 SiGe 에피택셜층을 포함하는 제2 도전형의 트랜지스터가 형성된 기판을 제공하고,
    상기 기판의 상기 제2 영역에 N2를 제1 도즈로 임플란트하고,
    상기 기판 상에 금속막을 형성하고,
    상기 기판의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리하고,
    상기 제1 열처리를 통하여 상기 기판의 상기 제1 영역에 Ni2Si층을 형성하고, 상기 제2 영역에 Ni2(GeSi)층을 형성하고,
    상기 기판의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리하는 것을 포함하되,
    상기 제1 및 제3 온도는 상온이고, 상기 제2 온도는 200℃ 내지 450℃이고, 상기 제4 온도는 850℃ 내지 1100℃이고,
    상기 제1 속도는 3 ℃/s 내지 15℃/s 이고, 상기 제2 속도는 100,000℃/s 이상이고,
    상기 제1 시간은 30초 내지 1분이고, 상기 제2 시간은 1초 미만인 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 금속막은 Ni 금속막을 포함하는 반도체 소자의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서,
    상기 제2 열처리하는 것은 상기 제2 열처리를 통하여 상기 Ni2Si층을 상변환시켜 NiSi층과 NiSi2층을 형성하고, 상기 Ni2(GeSi)층을 상변환시켜 Ni(GeSi)층을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  8. 제 7항에 있어서,
    상기 기판을 어닐링 처리하여 상기 NiSi층과 NiSi2층의 비율을 조절하는 것을 더 포함하는 반도체 소자의 제조방법.
  9. 제1 영역과 제2 영역이 정의된 기판을 제공하되, 상기 제1 영역에는 제1 도전형의 트랜지스터가 형성되고 상기 제2 영역에는 N 도핑된 SiGe 에피택셜층을 포함하는 제2 도전형의 트랜지스터가 형성된 기판을 제공하고,
    상기 기판 상에 금속막을 형성하고,
    상기 기판의 온도를 제1 온도에서 제2 온도까지 제1 속도로 올려 제2 온도에서 제1 시간동안 제1 열처리하고,
    상기 제1 열처리를 통하여 상기 기판의 상기 제1 영역에 Ni2Si층을 형성하고, 상기 제2 영역에 Ni2(GeSi)층을 형성하고,
    상기 기판의 온도를 제3 온도에서 제4 온도까지 제2 속도로 올려 제4 온도에서 제2 시간동안 제2 열처리하는 것을 포함하되,
    상기 제1 및 제3 온도는 상온이고, 상기 제2 온도는 200℃ 내지 450℃이고, 상기 제4 온도는 850℃ 내지 1100℃이고,
    상기 제1 속도는 3 ℃/s 내지 15℃/s 이고, 상기 제2 속도는 100,000℃/s 이상이고,
    상기 제1 시간은 30초 내지 1분이고, 상기 제2 시간은 1초 미만인 반도체 소자의 제조방법.
  10. 삭제
KR1020100054425A 2010-06-09 2010-06-09 반도체 소자 및 그 제조방법 KR101730939B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100054425A KR101730939B1 (ko) 2010-06-09 2010-06-09 반도체 소자 및 그 제조방법
US13/105,195 US8470703B2 (en) 2010-06-09 2011-05-11 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054425A KR101730939B1 (ko) 2010-06-09 2010-06-09 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110134700A KR20110134700A (ko) 2011-12-15
KR101730939B1 true KR101730939B1 (ko) 2017-05-12

Family

ID=45096567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054425A KR101730939B1 (ko) 2010-06-09 2010-06-09 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US8470703B2 (ko)
KR (1) KR101730939B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061265B1 (ko) 2013-07-23 2019-12-31 삼성전자주식회사 반도체 장치 및 그 제조방법
KR102236555B1 (ko) * 2014-11-11 2021-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN108063108A (zh) * 2018-01-22 2018-05-22 广安市嘉乐电子科技有限公司 一种mb桥堆焊接机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008727A1 (en) * 2005-12-16 2009-01-08 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849527B1 (en) 2003-10-14 2005-02-01 Advanced Micro Devices Strained silicon MOSFET having improved carrier mobility, strained silicon CMOS device, and methods of their formation
US7566605B2 (en) 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US7625801B2 (en) 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
US7700467B2 (en) 2007-10-15 2010-04-20 Texas Instruments Incorporated Methodology of implementing ultra high temperature (UHT) anneal in fabricating devices that contain sige

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008727A1 (en) * 2005-12-16 2009-01-08 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20110134700A (ko) 2011-12-15
US20110306205A1 (en) 2011-12-15
US8470703B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
CN103545213B (zh) 半导体器件及其制造方法
US6511905B1 (en) Semiconductor device with Si-Ge layer-containing low resistance, tunable contact
US6730576B1 (en) Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
US20070264786A1 (en) Method of manufacturing metal oxide semiconductor transistor
US20120025279A1 (en) Low schottky barrier semiconductor structure and method for forming the same
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
JP2006278974A (ja) 半導体装置及びその製造方法
WO2011079596A1 (zh) Mosfet结构及其制作方法
US7888194B2 (en) Method of fabricating semiconductor device
JP2011181617A (ja) 半導体装置及びその製造方法
US7714396B2 (en) Metal-oxide semiconductor field effect transistor
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
KR20080098894A (ko) 스트레인드채널을 갖는 반도체소자 및 그 제조 방법
KR101730939B1 (ko) 반도체 소자 및 그 제조방법
US7151032B2 (en) Methods of fabricating semiconductor devices
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
CN104637879A (zh) 一种半导体器件的制备方法
US20120231591A1 (en) Methods for fabricating cmos integrated circuits having metal silicide contacts
CN110473781A (zh) 镍硅化物的制造方法
WO2012071814A1 (zh) 半导体器件及其制造方法
JPH09190983A (ja) 半導体装置の製造方法
US9412869B2 (en) MOSFET with source side only stress
KR100690910B1 (ko) 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법
JPH023935A (ja) 自己整合形シリサイドと低濃度ドープドレンを備えるｍｏｓ装置の製法
JP2008085306A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant