KR20030045217A - 반도체 소자의 트렌치 형성 방법 - Google Patents
반도체 소자의 트렌치 형성 방법 Download PDFInfo
- Publication number
- KR20030045217A KR20030045217A KR1020010075620A KR20010075620A KR20030045217A KR 20030045217 A KR20030045217 A KR 20030045217A KR 1020010075620 A KR1020010075620 A KR 1020010075620A KR 20010075620 A KR20010075620 A KR 20010075620A KR 20030045217 A KR20030045217 A KR 20030045217A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- layer
- forming
- ion implantation
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- -1 nitrogen ions Chemical class 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000004151 rapid thermal annealing Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 확산층을 제외한 트렌치 절연막 상에만 고가의 패터닝 공정의 추가없이 산화질화막을 효과적으로 형성함으로써 저 비용으로 트렌치 절연막 상부의 모서리 부분이 후속 산화막 습식 공정에 의해 식각되는 현상을 효과적으로 방지할 수 있는 반도체 소자의 트렌치 형성 방법을 제시한다.
Description
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 특히 반도체 소자의 트랜지스터 형성시 신뢰성있는 트렌치 절연막 형성 방법에 관한 것이다.
반도체 소자가 매우 다양하게 발전되면서 공정 기술도 소자의 요구에 따라 매우 다양하게 변하고 있다. 나아가 통신과 컴퓨터의 발달에 의해 중전압 고전류 소자의 수요가 급증하면서 트렌치(Trench)를 이용한 소자 개발이 활발히 진행되고 있다. 트렌치 공정은 소자의 면적을 줄이면서 고전압 소자의 격리성을 향상시키는 장점 때문에 반도체 소자 제조에서 소자 격리용, 캐패시터 및 트렌치 산화막을 이용한 게이트 전극 구조로 많이 사용된다.
일반적으로, 트렌치 공정은 실리콘 기판 상부에 산화막이나 질화막 혹은 감광막을 이용하여 패터닝을 한 후 건식 식각 공정에 의해 트렌치를 형성하는데, 트렌치 형태는 건식 식각 공정시 주로 사용되는 공정 가스에 의해 조정된다. 이때, 공정 가스로는 주로 HBr, SiF4, He, O2, CF4, Cl2, NF3가스 등을 혼합하여 사용한다.
한편, 0.25㎛ 테크놀로지(Techrology) 이상의 고집적 소자에서는 트랜지스터 소자의 절연을 위해 필연적으로 트렌치 절연막을 이용하고 있는데, 트렌치 절연막 형성 후 계속되는 산화막 습식 식각 공정에 의해 트렌치 절연막의 높이가 낮아져 심한 경우는 확산층보다 낮게 되는 문제점이 발생한다.
특히, 습식 식각 공정의 등방성 특성에 의해 트렌치와 확산층의 경계부에서 구멍처럼 절연막이 손실되는 모트(Moat) 현상에 의해 후속 공정시 형성되는 살리사이드(Self align silicide)의 측면이 성장하게 된다. 이로 인해, 트렌치의 측벽부분에서 살리사이드와 접합층의 웰이 가까워져 트렌치와 살리사이드 사이의 경계부에 접합 누설 전류가 증가하는 문제가 발생한다. 따라서, 최근에는 이러한 문제를 해결하기 위한 방안으로 트렌치 절연막 형성 후 이루어지는 후속 공정에서 트렌치 절연막의 손실을 감소시키기 위해 습식 식각 공정의 감소 및 제어가 중요하나 이에 대한 제어에는 한계가 있어 근원적인 대책이 요구되고 있다.
따라서, 본 발명은 상기의 문제를 해결하기 위해 안출된 것으로, 트렌치에 발생하는 모트 현상을 억제하여 확산층과 트렌치 간의 접합 누설 전류의 증가를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위해 도시한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 희생 산화막
14 : 패드 질화막 16 : 트렌치
18 : 트렌치 절연막 20 : 산화질화막
본 발명은 반도체 기판 상부에 희생층 및 패드층을 형성하는 단계; 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 트렌치 절연막을 형성하는 단계; 전체 구조 상부에 이온 주입 공정을 실시하여 상기 트렌치 절연막의 소정 부위에 이온 주입 영역을 형성하는 단계; 및 전체 구조 상부에 열처리 공정을 실시하여 상기 트렌치 절연막의 상부에 산화질화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위해 도시한 반도체 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상부 표면의 결정 결함 또는 표면 처리를 위해 건식 또는 습식 산화 방식을 이용하여 상기 반도체 기판(10)의 상부면을 성장시켜 희생 산화막(12)을 형성한다.
이어서, 후속 습식 식각 공정과 질소(N2) 이온 주입 공정에 의한 손실을 고려하여 전체 구조 상부에 1000 내지 2000Å의 두께로 패드 질화막(14)을 형성한다.
이어서, 전체 구조 상부에 소정의 감광막을 증착한 후 포토 마스크를 이용한 노광 공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 이용한 식각 공정을 실시하여 패드 질화막(14), 희생 산화막(12) 및 반도체 기판(10)을 순차적으로 식각하여 트렌치(16)를 형성한다. 이때, 트랜치(16)의 내부 경사면은 소정 경사(Slope) 각을 가지도록 식각 한다. 여기서, 반도체 기판(10)은 트랜치(16)에 의해 활성 영역과 비활성 영역(즉, 트랜치가 형성된 영역)으로 분리된다.
도 1b를 참조하면, 트렌치(16)를 포함한 전체 구조 상부에 갭 필용(Gap fill) 산화막을 증착한 후 패드 질화막(14)을 식각 베리어층으로 이용하는 평탄화 공정(CMP; Chemical mechanical pholishing)을 실시하여 상기 트렌치(16)를 매립하도록 트렌치 절연막(18)을 형성한다.
도 1c를 참조하면, 전체 구조 상부에 질소 이온 주입 공정을 실시하여 트렌치 절연막(18)의 상부와 패드 질화막(14)에 도시된 'A'와 같이 질소 이온 영역을형성한다. 이때, 질소 이온 주입 공정은 질소 이온이 패드 질화막(14)의 하부에 형성된 희생 산화막(12)으로 침투되지 않도록 5 내지 15KeV의 낮은 에너지에서 1E14 내지 1E16atoms/cm2양 만을 주입하여 실시한다.
도 1d를 참조하면, 소정의 선택적 식각 공정을 실시하여 희생 산화막(12)이 노출되도록 패드 질화막(14)만을 식각하여 제거한다. 이때, 선택적 식각 공정으로는 H3PO4와 H2O2를 소정 비율로 혼합한 용액을 사용한다. 따라서, 트렌치 절연막(18)은 도시된 바와 같이 희생 산화막(12)의 상부로부터 소정 두께만큼 요철 형태로 돌출된다.
도 1e를 참조하면, 전체 구조 상부에 소정의 열처리 공정을 실시하여 트렌치 절연막(18)의 상부에 형성된 질소 이온 영역과 그 하부에 형성된 산화막을 반응시켜 산화질화막(20)을 형성한다. 이때, 열처리 공정은 급속 열처리 장비를 이용하여 850 내지 1100℃의 온도에서 10 내지 60초 동안 실시한다.
이어서, DHF(Diluted HF; 50:1의 비율로 H20로 희석된 HF용액) 또는 BOE(Buffer Oxide Etchant; HF와 NH4F가 100:1 또는 300:1로 혼합된 용액)를 이용한 습식 식각 공정을 실시하여 희생 산화막(12)을 제거한다.
상기에서 설명한 바와 같이 본 발명은 확산층을 제외한 트렌치 절연막 상에만 고가의 패터닝 공정의 추가없이 산화질화막을 효과적으로 형성함으로써 저 비용으로 트렌치 절연막 상부의 모서리 부분이 후속 산화막 습식 공정에 의해 식각되는 현상을 효과적으로 방지할 수 있다.
또한, 본 발명은 트렌치 절연막의 상부에 산화질화막을 형성함으로써 트렌치 절연막의 높이가 낮아져 좁은 선폭의 트랜지스터 문턱 전압이 낮아지는 형상(Narrow width effect)을 막을 수 있다.
따라서, 본 발명은 고집적의 신뢰성있는 트랜지스터 제조가 가능하다.
Claims (9)
- 반도체 기판 상부에 희생층 및 패드층을 형성하는 단계;상기 반도체 기판에 트렌치를 형성하는 단계;상기 트렌치를 매립하도록 트렌치 절연막을 형성하는 단계;전체 구조 상부에 이온 주입 공정을 실시하여 상기 트렌치 절연막의 소정 부위에 이온 주입 영역을 형성하는 단계; 및전체 구조 상부에 열처리 공정을 실시하여 상기 트렌치 절연막의 상부에 산화질화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 패드층은 질화막을 1000 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 트렌치 절연막을 형성한 후, 소정의 식각 공정을 통해 상기 패드층을 제거하여 상기 제 트렌치 절연막의 소정 부위를 요철 형태로 노출시키는 단계를 더포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 트렌치 절연막은 전체 구조 상부에 산화막을 증착한 후 상기 패드층을 식각 베리어층으로 이용하는 평탄화 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 질소 이온이 상기 패드층의 하부에 형성된 상기 희생층으로 침투되지 않도록 5 내지 15KeV의 낮은 에너지에서 1E14 내지 1E16atoms/cm2양 만을 주입하여 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 이온 주입 공정 후 H3PO4와 H2O2를 소정 비율로 혼합한 용액을 이용한 선택적 식각 공정을 실시하여 상기 트렌치 절연막이 상기 희생층의 상부로부터 소정 두께만큼 요철 형태로 돌출되도록 상기 패드층을 제거하는 단계를 더 포함하는것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 열처리 공정은 급속 열처리 장비를 이용하여 850 내지 1100℃의 온도에서 10 내지 60초 동안 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 산화질화막은 상기 열처리 공정에 의해 상기 이온 주입 영역과 그 하부에 형성된 상기 트렌치 절연막의 산화막과의 반응에 의해 형성되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 산화질화막을 형성한 후 DHF(Diluted HF; 50:1의 비율로 H20로 희석된 HF용액) 또는 BOE(Buffer Oxide Etchant; HF와 NH4F가 100:1 또는 300:1로 혼합된 용액)를 이용한 습식 식각 공정을 실시하여 상기 희생층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075620A KR100733685B1 (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075620A KR100733685B1 (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030045217A true KR20030045217A (ko) | 2003-06-11 |
| KR100733685B1 KR100733685B1 (ko) | 2007-06-28 |
Family
ID=29572505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010075620A KR100733685B1 (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100733685B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100563733B1 (ko) * | 2004-12-24 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 소자 분리막 형성방법 |
| KR100567877B1 (ko) * | 2003-12-31 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체 장치의 소자 분리막 형성 방법 |
| KR100753104B1 (ko) * | 2006-06-29 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003352A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 반도체 장치 제조방법 |
| KR20000019032A (ko) * | 1998-09-08 | 2000-04-06 | 윤종용 | 반도체 소자분리 방법 |
-
2001
- 2001-12-01 KR KR1020010075620A patent/KR100733685B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567877B1 (ko) * | 2003-12-31 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체 장치의 소자 분리막 형성 방법 |
| KR100563733B1 (ko) * | 2004-12-24 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 소자 분리막 형성방법 |
| KR100753104B1 (ko) * | 2006-06-29 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100733685B1 (ko) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
| CN210272309U (zh) | 半导体结构 | |
| KR100862816B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
| KR100733446B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US20070166950A1 (en) | Semiconductor device fabrication method for improving capability for burying a conductive film in the trenches of trench gates | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20060006331A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100672761B1 (ko) | 콘택 플러그 형성방법 | |
| KR101075524B1 (ko) | 스파이크라디칼산화를 이용한 반도체장치 제조 방법 | |
| KR100532770B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050052027A (ko) | 리세스된 게이트를 갖는 반도체소자 및 그 제조방법 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR101051801B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100951565B1 (ko) | 반도체소자 제조 방법 | |
| KR101133523B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100532739B1 (ko) | 반도체의 게이트 스페이서 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 13 |