KR100624329B1 - 반도체 소자의 소자 분리막 절연성 강화 방법 - Google Patents
반도체 소자의 소자 분리막 절연성 강화 방법 Download PDFInfo
- Publication number
- KR100624329B1 KR100624329B1 KR1020040117691A KR20040117691A KR100624329B1 KR 100624329 B1 KR100624329 B1 KR 100624329B1 KR 1020040117691 A KR1020040117691 A KR 1020040117691A KR 20040117691 A KR20040117691 A KR 20040117691A KR 100624329 B1 KR100624329 B1 KR 100624329B1
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- film
- isolation layer
- insulation
- oxide film
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009413 insulation Methods 0.000 title abstract description 19
- 230000003014 reinforcing effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- -1 oxygen ions Chemical class 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 10
- 238000012856 packing Methods 0.000 abstract description 8
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 230000010354 integration Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
반도체 소자의 소자 분리막의 절연성을 강화하는 방법을 개시한다. 본 방법은, 실리콘 기판에 실리콘 산화물로 구성된 소자 분리막을 형성하는 단계와, 상기 기판 위에 상기 소자 분리막의 상부 표면을 노출시키는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이온 주입에 대한 장벽으로 하여 상기 소자 분리막 내부에 산소 이온을 주입하는 단계를 포함한다. 이를 통해, 소자 분리막 내부의 패킹 밀도 및 산소 농도를 증가시켜 소자 분리막을 구성하는 실리콘 산화물의 절연성을 향상시킬 수 있다.
Description
도 1은 로코스형 필드 산화막을 구성하는 실리콘 산화물의 절연성을 강화하는 방법을 설명하는 도면이다.
도 2는 트랜치형 소자 분리막을 구성하는 실리콘 산화물의 절연성을 강화하는 방법을 설명하는 도면이다.
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 보다 자세하게는, 소자들을 분리하는 소자 분리막의 절연성을 강화시키는 방법에 관한 것이다.
반도체 장치의 고집적화를 실현하기 위하여는, 반도체 장치를 구성하는 각종 반도체 소자들, 예컨대 트랜지스터, 커패시터 및 각종 배선들을 매우 좁은 영역에 형성해야 한다. 따라서, 반도체 장치를 구성하는 각 구성 요소들 사이의 거리가 좁기 때문에, 각 구성 요소들 사이의 절연을 더욱 강화할 필요가 있다. 종래에는 반도체 장치를 구성하는 반도체 소자들을 전기적으로 분리시키기 위한 수단으로서, 국소적으로 실리콘 기판을 산화시켜 형성하는 로코스(LOCOS)형 필드 산화막이 널리 사용되어 왔다.
바이폴라 및 MOS 트랜지스터 제조 공정에서 일반적으로 실리콘 웨이퍼의 표면에 국부적인 산화막을 형성하는 기술 즉 LOCOS(Local Oxidation of Silicon) 기술을 이용하여 필드 산화막을 형성한다. 이러한 필드 산화막은 이웃하는 트랜지스터 소자의 분리를 위해 형성되는데, LOCOS 기술을 통해 소자의 패킹 밀도를 증진시키고 구조를 보다 평탄하게 만들 수 있다.
종래의 LOCOS 공정을 간략히 설명하면 다음과 같다. 먼저, 실리콘 기판 위에 실리콘 산화막을 약 10 ~ 20nm의 두께로 성장시키고, 그 위에 실리콘 질화막을 증착한다. 실리콘 질화막을 사용하는 이유는 산소와 수증기가 질화막을 통해 잘 확산되지 않으므로 질화막이 형성되지 않은 영역에서만 국소적으로 산화층을 형성할 수 있기 때문이다. 또한, 실리콘 질화막을 형성하기 전에 실리콘 산화막을 성장시키는 이유는 실리콘 기판의 표면을 보호하기 위함이다.
이와 같이, 실리콘 산화막 및 실리콘 질화막을 형성한 후 이들을 식각하여 필드 산화막을 형성할 영역에서 기판의 표면을 노출시킨다. 필드 산화막은 실리콘 질화막에 의해 보호되지 않은 영역에서만 국소적으로 성장한다.
한편, 로코스형 필드 산화막은 그 형성 과정에서 발생하는 버즈 비크(bird's beak)로 인하여 반도체 소자들이 형성되는 활성 영역을 일부 침범하게 되므로 반도체 장치의 고집적화를 방해한다. 따라서, 형성되는 영역은 적으면서 동시에 절연성이 뛰어난 필드 산화막이 필요하였는데, 그 대표적인 예가 트랜치형 필드 산화막이며, 특히 얕은 트랜치형 소자 분리막(Shallow Trench Isolation: 이하, STI라 함)이 널리 사용되고 있다.
종래의 STI 형성 방법에 대하여 간략히 설명하면 다음과 같다. 먼저, 실리콘 기판에 실리콘 산화막 및 실리콘 질화막을 형성한다. 그리고, 그 위에 감광제를 도포한 다음, 리소그래피(Lithography) 공정을 통해 기판의 활성 영역 및 필드 영역을 구분하는 감광막 패턴을 형성한다.
이렇게 하여, 필드 영역에 해당하는 실리콘 질화막의 표면이 노출된다. 다음으로, 감광막 패턴을 식각 저지막으로 사용하여 기판의 표면이 노출될 때까지 실리콘 질화막 및 실리콘 산화막을 이방성 식각한다. 그 후, 감광막을 제거하면, 기판은 활성 영역과 필드 영역으로 구분된다. 다음으로, 기판의 노출 부분을 이방성 식각함으로써 소정의 깊이를 갖는 트랜치(Trench)를 형성한다.
계속해서, 트랜치 내부에 STI 산화물을 매립한다. 이 때, STI 산화물이 형성된 직후에는 그 표면이 하부의 굴곡에 의해 고르지 않게 되므로, 화학적 기계적 폴리싱(Chemical Mechanical Polishing; CMP) 방식을 이용하여 평탄화한다.
이와 같이 트랜지스터 소자의 분리를 위해 사용되는 로코스형 필드 산화막 또는 STI 등의 소자 분리막은 실리콘 산화물로 형성되는데, 후속하는 공정에서 불순물이 산화물 내부로 유입됨에 따라 절연성이 저하된다. 특히 STI 산화물의 경우 CVD(Chemical Vapor Deposition)에 의해 형성되는데 이러한 CVD 산화물의 경우 패킹 밀도가 낮아서 절연성이 더욱 저하될 수 있다. 또한, 반도체 소자의 고집적화 추세에 따라 소자 분리막의 크기도 소형으로 형성되는데, 위와 같은 절연성 저하 현상은 소형의 소자 분리막의 경우에 더욱 심각해지고 있다.
본 발명의 목적은 로코스형 필드 산화막 또는 STI 등의 소자 분리막을 구성하는 산화물의 패킹 밀도 및 산소 농도를 증가시킴으로써 반도체 소자들 사이의 절연성을 강화시킬 수 있는 방법을 제공하는 것이다.
본 발명에 따른 소자 분리막의 절연성 강화 방법은, 실리콘 기판에 실리콘 산화물로 구성된 소자 분리막을 형성하는 단계와, 상기 기판 위에 상기 소자 분리막의 상부 표면을 노출시키는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이온 주입에 대한 장벽으로 하여 상기 소자 분리막 내부에 산소 이온을 주입하는 단계를 포함한다. 이를 통해, 소자 분리막 내부의 패킹 밀도 및 산소 농도를 증가시켜 소자 분리막을 구성하는 실리콘 산화물의 절연성을 향상시킬 수 있다.
여기서, 소자 분리막은 로코스형 필드 산화막 및 트랜치형 소자 분리막 중 어느 하나일 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
먼저, 도 1에는 완성된 로코스형 필드 산화막을 도시하였다. 로코스형 필드 산화막은 상술한 방법에 의해 형성되는데 실리콘 질화막이 제거된 상태의 필드 산화막(20)이 기판(10)의 국부 영역에 형성되어 있다. 여기서, 도면 부호 12는 패드 산화막을 나타낸다.
필드 산화막(20)을 기판(10) 위에 형성한 후, 필드 산화막(20)을 노출시키는 감광막 패턴(30)을 포토리소그래피(Photolithography) 공정에 의해 형성한다. 그 후, 감광막 패턴(30)을 이온 주입에 대한 장벽으로 이용하여 필드 산화막(20)의 내부에 산소를 이온 주입한다. 이렇게 이온 주입된 산소는 산화물 내부에 침투하여 산화물의 패킹 밀도를 증가시킨다. 따라서 후속하는 공정에서 불순물이 침투할 수 있는 여지를 제거하고 필드 산화막(20 내의 산소 농도를 증가시킨다. 그리하여 필드 산화막(20)의 절연성을 향상시킬 수 있다.
한편, 도 2에는 완성된 STI를 도시하였다. 도 2에 도시한 STI는 평탄화 공정 및 실리콘 질화막이 제거된 상태이고, 도 1과 유사하게 STI 산화물(22)의 상부 표면을 노출시키는 감광막 패턴(30)이 포토리소그래피 공정에 의해 형성되어 있다.
STI의 경우에도 감광막 패턴(30)을 이온 주입에 대한 장벽으로 하여 STI 산화물(22) 내부에 산소를 이온 주입함으로써 STI 산화물(22)의 패킹 밀도를 증가시킨다. 따라서 후속하는 공정에서 불순물이 침투할 수 있는 여지가 최소화되어 STI 산화물(22)의 절연성을 향상시킬 수 있다.
이와 같이, 로코스형 필드 산화막 또는 STI 등의 소자 분리막에 산소를 이온 주입함으로써 소자 분리막을 구성하는 산화물의 절연성을 향상시킬 수 있다. 특히, 소자 분리막을 소형화하는 경우에도 요구되는 절연성을 확보할 수 있으므로 반도체 소자의 고집적화를 꾀할 수 있다.
본 발명에 따르면, 로코스형 필드 산화막 또는 트랜치형 필드 산화막 등의 소자 분리막을 구성하는 실리콘 산화물에 산소 이온을 주입함으로써, 실리콘 산화물의 패킹 밀도 및 산소 농도를 증가시켜 소자 분리막을 절연성을 향상시킬 수 있 다. 이러한 소자 분리막의 절연성 향상 방법은 반도체 소자의 고집적화에 따른 소자 분리막의 소형화에도 원하는 수준의 절연성을 확보할 수 있어서 소자의 밀도를 증가시키는데 기여한다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
Claims (4)
- 실리콘 기판에 실리콘 산화물로 구성된 소자 분리막을 형성하는 단계;상기 기판 위에 상기 소자 분리막의 상부 표면을 노출시키는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 이온 주입에 대한 장벽으로 하여 상기 소자 분리막 내부에 산소 이온을 주입하는 단계;를 포함하는 것을 특징으로 하는 소자 분리막의 절연성 강화 방법.
- 제1항에 있어서, 상기 소자 분리막은 로코스형 필드 산화막 및 트랜치형 소자 분리막 중 어느 하나인 것을 특징으로 하는 소자 분리막의 절연성 강화 방법.
- 제1항에 따른 방법에 의해 산소가 이온 주입된 소자 분리막을 포함하는 것을 특징으로 하는 반도체 소자.
- 제3항에 있어서, 상기 소자 분리막은 로코스형 필드 산화막 및 트랜치형 소자 분리막 중 어느 하나인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117691A KR100624329B1 (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 소자 분리막 절연성 강화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117691A KR100624329B1 (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 소자 분리막 절연성 강화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060079484A KR20060079484A (ko) | 2006-07-06 |
| KR100624329B1 true KR100624329B1 (ko) | 2006-09-19 |
Family
ID=37171113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117691A KR100624329B1 (ko) | 2004-12-31 | 2004-12-31 | 반도체 소자의 소자 분리막 절연성 강화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100624329B1 (ko) |
-
2004
- 2004-12-31 KR KR1020040117691A patent/KR100624329B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060079484A (ko) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919612B2 (en) | Biasable isolation regions using epitaxially grown silicon between the isolation regions | |
| US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| JP2001068543A (ja) | 半導体装置の製造方法 | |
| KR100624329B1 (ko) | 반도체 소자의 소자 분리막 절연성 강화 방법 | |
| KR20090066406A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100710191B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101061173B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
| JP4989076B2 (ja) | 半導体装置の製造方法 | |
| KR100587084B1 (ko) | 반도체소자의 제조방법 | |
| KR100861791B1 (ko) | 반도체소자의 제조방법 | |
| KR100579973B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100842490B1 (ko) | 반도체 소자의 제조방법 | |
| KR100815962B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050117330A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030001179A (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100652342B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20030001965A (ko) | 반도체 소자의 제조 방법 | |
| KR20070001553A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20070069686A (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| JP2008108813A (ja) | 半導体装置およびその製造方法 | |
| US20090160014A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20020082283A (ko) | 반도체 장치의 트렌치형 소자 분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |