KR940027091A - 필드산화막 제조방법 - Google Patents
필드산화막 제조방법 Download PDFInfo
- Publication number
- KR940027091A KR940027091A KR1019930007744A KR930007744A KR940027091A KR 940027091 A KR940027091 A KR 940027091A KR 1019930007744 A KR1019930007744 A KR 1019930007744A KR 930007744 A KR930007744 A KR 930007744A KR 940027091 A KR940027091 A KR 940027091A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- silicon substrate
- etching
- nitride
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract 8
- 150000004767 nitrides Chemical class 0.000 claims abstract 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract 7
- 239000010703 silicon Substances 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 5
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 230000003647 oxidation Effects 0.000 claims abstract 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract 3
- 239000010408 film Substances 0.000 claims 20
- 238000010790 dilution Methods 0.000 claims 2
- 239000012895 dilution Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 관한 것으로, 특히 질화막 패턴과 그 측벽에 형성하는 질화막 스페이서를 이용하여 실리콘기판의 일정두께를 식각하여 홈을 형성하고, 홈 측벽에 폴리실리콘 스페이서를 형성한후 열산화 공정으로 필드산화막을 형성함으로써, 버즈빅(Bird's Beak)을 줄이고 액티브지역의 스트레스를 감소시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2G도는 본 발명에 의해 필드산화막을 제조하는 단계를 도시한 단면도.
Claims (5)
- 필드산화막 제조방법에 있어서, 실리콘기판 상부에 패드상화막, 질화막, 산화막을 적층한 다음, 소자분리 영역의 산화막과 질화막을 식각하여 패턴을 형성하는 공정과, 산화막과 질화막패턴 측벽에 질화막 스페이서를 형성하고, 노출되는 패드산화막과 그 하부의 실리콘기판의 예정된 두께를 식각하여 홈을 형성하는 공정과, 열산화 공정으로 노출된 실리콘기판 표면 밑 내부에 제1희생산화막을 예정된 두께로 형성하는 공정과 제1희생산화막을 습식식각으로 제거한 다음, 노출되는 실리콘기판 표면에 얇은 제2희생산화막을 형성하는 공정과, 전체구조 상부에 폴리실리콘층을 예정된 두께로 증착한 다음, 건식식각 공정으로 폴리실리콘층을 식각하여 실리콘기판의 홈 측벽에 폴리실리콘 스페이서를 형성하는 공정과, 열산화 공정으로 폴리실리콘 스페이서와 노출된 실리콘기판을 산화시켜 필드산화막을 형성하는 공정과, 남아있는 질화막, 질화막 스페이서를 식각하는 공정을 포함하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 패드산화막은 50∼300Å 두께, 질화막은 1000∼3000Å 두께, 산화막은 100∼500Å 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 질화막 스페이서는 200∼1000Å 의 두께로 형성하는 것을 특징으로하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 제1희생산화막은 400∼2000Å 의 두께, 제2희생산화막은 100∼500 Å의 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 폴리실리콘층은 200∼1000Å 의 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027091A true KR940027091A (ko) | 1994-12-10 |
| KR100248349B1 KR100248349B1 (ko) | 2000-03-15 |
Family
ID=19355001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248349B1 (ko) |
-
1993
- 1993-05-06 KR KR1019930007744A patent/KR100248349B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100248349B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027091A (ko) | 필드산화막 제조방법 | |
| KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR920003408A (ko) | 반도체 기판의 제조 방법 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100281278B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| TW388957B (en) | Structure of field isolation region and method for making the same | |
| KR940027186A (ko) | 반도체 소자의 필드산화막 제조방법 | |
| KR930003321A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970053475A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970067769A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR960026577A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR980006040A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR970030647A (ko) | 반도체 소자의 측벽 제조 방법 및 그 구조 | |
| KR920005266A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960026608A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR950021396A (ko) | 필드산화막 제조방법 | |
| KR970053468A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970053371A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR980009028A (ko) | 반도체장치의 소자분리 방법 | |
| KR950001986A (ko) | 필드산화막 제조방법 | |
| KR980006088A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR970003810A (ko) | 소자분리막 제조방법 | |
| KR930020636A (ko) | 반도체 장치의 제조방법 | |
| KR970077497A (ko) | 반도체장치의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |