KR940027186A - 반도체 소자의 필드산화막 제조방법 - Google Patents

반도체 소자의 필드산화막 제조방법 Download PDF

Info

Publication number
KR940027186A
KR940027186A KR1019930007746A KR930007746A KR940027186A KR 940027186 A KR940027186 A KR 940027186A KR 1019930007746 A KR1019930007746 A KR 1019930007746A KR 930007746 A KR930007746 A KR 930007746A KR 940027186 A KR940027186 A KR 940027186A
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
film
semiconductor device
manufacturing
Prior art date
Application number
KR1019930007746A
Other languages
English (en)
Other versions
KR960006974B1 (ko
Inventor
장세억
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930007746A priority Critical patent/KR960006974B1/ko
Publication of KR940027186A publication Critical patent/KR940027186A/ko
Application granted granted Critical
Publication of KR960006974B1 publication Critical patent/KR960006974B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 있어서 필드산화막의 버즈헤드를 제거하는 동시에 버즈빅을 최대한 억제하기 위하여 선택적으로 질화막이 제거된 소자분리 영역에 열산화 공정으로 얇은 두께의 제 1 필드산화막을 형성한 후, 습식식각으로 제 1 필드산화막을 제거하고, 노출된 부분에 얇은 비정질 실리콘막을 증착시킨 후, 열산화 공정으로 비정질 실리콘막과 실리콘 기판의 소정두께를 산화시켜 산화막을 형성하고, 산화막의 일정두께를 식각하여 소자분리 영역에만 산화막을 남긴 제 2 필드산화막을 형성하는 기술이다.

Description

반도체 소자의 필드산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2G도는 본 발명의 실시예에 의해 필드산화막을 제조하는 단계를 도시한 단면도.

Claims (4)

  1. 반도체 소자의 필드산화막 제조방법에 있어서, 실리콘기판 상부에 패드산화막, 폴리실리콘막 및 질화막을 각각 예정된 두께로 적층하고, 소자분리 영역의 질화막을 식각하는 공정과, 산화공정으로 노출된 폴리실리콘막과 그 하부의 실리콘기판으 일정두께를 산화시켜 얇은 두께의 제 1 필드산화막을 형성하는 공정과, 제 1 필드산화막을 습식식각으로 제거하고, 노출된 실리콘기판 표면에 패드산화막을 형성하는 공정과, 비정질 실리콘층을 예정된 두께로 질화막과 패드산화막 상부에 증착하는 공정과, 산화공정으로 상기 비정질 실리콘층 전체와 소자분리 영역의 실리콘 기판의 일정 두께를 산화시켜 산화막을 형성하는 공정과, 습식식각 또는 건식식각 공정으로 상기 산화막의 일정두께를 식각하여 소자분리 영역에만 산화막을 남긴 제 2 필드산화막을 형성하는 공정과, 남아있는 질화막, 폴리실리콘막. 패드산화막을 식각하는 공정을 포함하는 반도체 소자의 필드산화막 제조방법.
  2. 제 1 항에 있어서, 상기 제 1필드산화막의 두께는 1000∼2000Å으로 형성하는 것을 특징으로 하는 반도체 소자의 필드산화막 제조방법.
  3. 제 1 항에 있어서, 상기 비정질 실리콘층의 두께는 300∼500Å으로 형성하는 것을 특징으로 하는 반도체 소자의 필드산화막 제조방법.
  4. 제 1 항에 있어서, 상기 패드산화막 질화막 사이에 폴리실리콘층을 형성하지 않고 공정을 진행하는 것을 특징으로 하는 반도체 소자의 필드산화막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930007746A 1993-05-06 1993-05-06 반도체 소자의 필드산화막 제조방법 KR960006974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930007746A KR960006974B1 (ko) 1993-05-06 1993-05-06 반도체 소자의 필드산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930007746A KR960006974B1 (ko) 1993-05-06 1993-05-06 반도체 소자의 필드산화막 제조방법

Publications (2)

Publication Number Publication Date
KR940027186A true KR940027186A (ko) 1994-12-10
KR960006974B1 KR960006974B1 (ko) 1996-05-25

Family

ID=19355003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007746A KR960006974B1 (ko) 1993-05-06 1993-05-06 반도체 소자의 필드산화막 제조방법

Country Status (1)

Country Link
KR (1) KR960006974B1 (ko)

Also Published As

Publication number Publication date
KR960006974B1 (ko) 1996-05-25

Similar Documents

Publication Publication Date Title
KR940016682A (ko) 집적회로에서 전기적 분리 구조 및 그 형성방법
KR940027186A (ko) 반도체 소자의 필드산화막 제조방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR940027092A (ko) 반도체 소자의 소자분리막 제조방법
KR940027091A (ko) 필드산화막 제조방법
KR950021396A (ko) 필드산화막 제조방법
KR950001986A (ko) 필드산화막 제조방법
KR970053564A (ko) 반도체소자의 소자분리막 제조방법
KR970003810A (ko) 소자분리막 제조방법
KR980006040A (ko) 반도체 소자의 소자분리막 형성 방법
KR970030644A (ko) 반도체 소자의 스페이서 형성방법
KR960026575A (ko) 반도체 소자의 소자분리막 형성방법
KR930017139A (ko) 반도체 장치의 제조방법
KR980006074A (ko) 반도체 소자의 필드 산화막 형성방법
KR970053457A (ko) 반도체 소자 분리막 형성 방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR960043099A (ko) 반도체 소자 격리방법
KR960015855A (ko) 에스오아이(soi)구조와 그 제조방법
KR920005266A (ko) 반도체 장치 및 그 제조방법
KR950001945A (ko) 필드산화막 형성방법
KR960035828A (ko) 박막트랜지스터의 게이트 산화막 제조방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법
KR960005937A (ko) 반도체 소자의 격리영역 형성방법
KR970053489A (ko) 반도체 소자 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee