KR100833421B1 - 반도체 소자의 층간 절연막 식각 방법 - Google Patents

반도체 소자의 층간 절연막 식각 방법 Download PDF

Info

Publication number
KR100833421B1
KR100833421B1 KR1020020035617A KR20020035617A KR100833421B1 KR 100833421 B1 KR100833421 B1 KR 100833421B1 KR 1020020035617 A KR1020020035617 A KR 1020020035617A KR 20020035617 A KR20020035617 A KR 20020035617A KR 100833421 B1 KR100833421 B1 KR 100833421B1
Authority
KR
South Korea
Prior art keywords
insulating film
trench
interlayer insulating
etching
forming
Prior art date
Application number
KR1020020035617A
Other languages
English (en)
Other versions
KR20040000700A (ko
Inventor
류상욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020035617A priority Critical patent/KR100833421B1/ko
Publication of KR20040000700A publication Critical patent/KR20040000700A/ko
Application granted granted Critical
Publication of KR100833421B1 publication Critical patent/KR100833421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 식각 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 상기 층간 절연막의 소정 영역을 소정 깊이로 식각하여 폭이 다른 제 1 및 제 2 트렌치를 형성하는 단계와, 상기 제 1 및 제 2 트렌치 측벽에 희생 스페이서를 형성하는 단계와, 전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 폭이 넓은 제 1 트렌치를 통해 상기 층간 절연막을 노출시키고, 폭이 좁은 제 2 트렌치를 상기 절연막으로 매립시키는 단계와, 상기 제 1 및 제 2 트렌치의 측벽에 상기 희생 스페이서가 형성되고, 상기 제 2 트렌치가 상기 절연막으로 매립된 상태에서 상기 제 1 트렌치를 통해 노출된 상기 층간 절연막을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 홀을 형성하는 단계와, 상기 절연막 및 희생 스페이서를 제거하는 단계를 포함하여 이루어져, 홀 포이즈닝 현상, 패시트 현상등을 방지할 수 있어 배선의 저항을 낮출 수 있고 동작 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막 식각 방법이 제시된다.
유기 층간 절연막, 패시트, 홀 포이즈닝, 트렌치 희생 스페이서, 절연막

Description

반도체 소자의 층간 절연막 식각 방법{Method of etching an interlayer insulating film in a semiconductor device}
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 층간 절연막 식각 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 층간 절연막
13 : 질화막 14 : 감광막
15A : 제 1 트렌치 15B : 제 2 트렌치
16 : 희생 스페이서 17 : 절연막
18 : 홀
본 발명은 반도체 소자의 층간 절연막 식각 방법에 관한 것으로, 특히 트렌치 측벽에 희생 스페이서를 형성한 후 유기 절연막으로 폭이 좁은 트렌치를 매립한 후 홀을 형성함으로써 유기 층간 절연막을 사용하여 발생될 수 있는 홀 포이즈닝 현상, 패시트 현상등을 방지할 수 있어 배선의 저항을 낮출 수 있고 동작 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막 식각 방법에 관한 것이다.
반도체 산업의 최대 목표는 반도체 소자의 고집적화와 고성능화를 실현하는데 있다고 해도 과언이 아니다. 이러한 반도체 산업의 목표를 실현하기 위한 방법으로 층간 절연막의 유전 상수를 낮추는 방법과 금속 배선의 저항을 감소시키는 방법에 대한 연구가 활발하게 진행중이며, 현재 많은 부분이 실용화되고 있지만, 더욱 안정성을 얻기 위해 노력중이다.
금속 배선의 저항을 감소시켜 반도체 소자의 고집적화와 고성능화를 실현하기 위해서 최근 가장 큰 관심사로 떠오르는 공정이 구리 배선 공정이다. 그러나, 구리 배선은 일반적인 식각 물질로는 거의 식각되지 않기 때문에 층간 절연막을 먼저 식각한 후 구리를 매립하고 평탄화시키는 다마신 공정을 이용하고 있다. 이러한 다마신 공정을 이용하여 구리 배선을 형성하는 방법은 매우 다양한데, 구리 배선과 하부 구조가 연결되는 플러그 부분인 홀을 먼저 형성한 후 구리 배선이 형성될 부분인 트렌치를 형성하는 방법과 1차 식각으로 홀이 형성될 부분을 소정 깊이로 패터닝한 후 2차 식각 공정으로 트렌치와 홀을 동시에 형성하는 자기 정렬 방법등이 있다. 그런데, 이러한 방법들은 노광 장비의 적층 능력(overlay)에 매우 문제가 많 아서 0.13㎛급의 고성능 반도체 소자의 금속 배선 공정에서 많은 문제점을 야기시킬 수 있게 된다. 즉, 0.13㎛급에서의 금속 배선과 그 아래의 홀 부분의 적층은 0.01㎛ 이하인 부분이 디자인 룰에 따라 충분히 존재할 수 있으나, 노광 장비에서의 적층 능력은 0.03㎛ 이하로는 제어하기 어렵다. 또한, 실제 반도체 소자의 제작 공정에서는 증착막의 두께 균일도, 장비 상태에 따른 변동 범위가 0.07㎛ 이상이기 때문에 여러가지 다마신 공정이 제약을 받게 된다. 이러한 제약들은 트렌치를 먼저 형성할 경우에는 트렌치 마스크와 홀 마스크의 오정렬(misalignment)이 발생하게 되고, 홀을 먼저 형성하는 공정이나 자기정렬 방법도 마찬가지로 후속 공정에서 적층 오류가 발생하게 된다.
이로 인하여 구리 배선을 매립하기 위해 층간 절연막을 식각하는 방법은 많은 제약을 받게 되고, 또한 이때 발생되는 현상을 없애기 위한 공정 연구는 지금도 계속되고 있다. 우선, 홀을 먼저 형성한 후 트렌치를 형성하기 위한 마스크를 패터닝할 때 홀 포이즈닝(poisoning) 현상이 발생된다. 포이즈닝 현상은 홀을 형성하기 위한 건식 식각 공정과 감광막 제거 공정등에서 사용된 N2 가스와 NH3 가스에 의해 발생되는 것으로 알려져 있는데, 트렌치를 형성하기 위해 감광막을 노광한 후 현상 공정에서 알칼리성인 현상액에 의해 노광된 곳에서 발생한 산성의 H+가 중성(H2O)이 되면서 용해되어야 하지만 홀내에 잔류하고 있던 NH+, NH2+, NH3+등에 의해 홀 위부분까지 용해되지 않고 버섯 모양으로 남아 있는 현상이다. 또한, 금속 배선간의 기생 유전을 낮추기 위해서 식각 정지막(질화막 또는 SiC막)을 사용하지 않은 상태에 서 자기 정렬 방법으로 홀 및 트렌치를 형성하기 위해 건식 식각 공정을 실시하면 건식 식각의 고유 현상인 패시트(facet) 현상으로 인해 홀의 꼭대기 부분이 무너져 수직 프로파일을 가질 수 없게 된다. 한편, 적층 오류와는 달리 홀을 먼저 식각한 후 트렌치를 형성하기 위해 감광막을 패터닝할 때 홀내에 채워지는 감광막이 식각에 방해를 주어서는 안되지만 홀과 트렌치의 폭이 좁아서 발생되는 식각 부산물이 홀에 채워진 감광막 주위에 붙어있게 된다.
이와 같이 다마신 공정을 이용한 구리 배선 공정은 상기와 같은 문제점으로인해 배선 저항 증가 등의 문제점을 야기시키며, 이로 인해 소자 동작의 속도 및 신뢰성을 저하시키는 등의 문제점을 야기시키게 된다.
본 발명의 목적은 트렌치 및 홀을 형성하기 위한 식각 공정에서 발생되는 여러가지 문제점을 해결할 수 있는 반도체 소자의 층간 절연막 식각 방법을 제공하는데 있다.
본 발명의 다른 목적은 트렌치 측벽에 희생 스페이서를 형성하고 유기 절연막으로 폭이 좁은 트렌치를 매립한 후 홀을 형성함으로써 유기 층간 절연막을 사용하여 발생될 수 있는 홀 포이즈닝 현상, 패시트 현상등을 방지할 수 있어 배선의 저항을 낮출 수 있고 동작 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막 식각 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 층간 절연막 식각 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 상기 층간 절연막의 소정 영역을 소정 깊이로 식각하여 폭이 다른 제 1 및 제 2 트렌치를 형성하는 단계와, 상기 제 1 및 제 2 트렌치 측벽에 희생 스페이서를 형성하는 단계와, 전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 폭이 넓은 제 1 트렌치를 통해 상기 층간 절연막을 노출시키고, 폭이 좁은 제 2 트렌치를 상기 절연막으로 매립시키는 단계와, 상기 제 1 및 제 2 트렌치의 측벽에 상기 희생 스페이서가 형성되고, 상기 제 2 트렌치가 상기 절연막으로 매립된 상태에서 상기 제 1 트렌치를 통해 노출된 상기 층간 절연막을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 홀을 형성하는 단계와, 상기 절연막 및 희생 스페이서를 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 층간 절연막 식각 방 법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정 영역에 워드라인, 비트라인 및 구리 배선등의 소정의 구조가 형성된 반도체 기판(11) 상부에 유기 물질을 이용하여 층간 절연막(12)을 형성한다. 층간 절연막(12) 상부에 질화막(13)을 형성한다. 질화막(13) 상부에 감광막(14)을 형성한 후 트렌치를 형성하기 위한 마스크를 이용한 노광 및 현상으로 감광막(14)을 패터닝한다. 감광막(14) 패턴을 마스크로 이용한 식각 공정으로 질화막(13) 및 층간 절연막(12)을 소정 깊이로 식각하여 폭이 넓은 제 1 트렌치(15A)와 폭이 좁은 제 2 트렌치(15B)를 형성한다. 제 1 트렌치(15A)는 배선이 형성될 트렌치와 플러그가 형성된 홀을 동시에 형성하기 위한 것이고, 제 2 트렌치(15B)는 배선만을 형성하기 위해 형성하는 것이다.
도 1(b)를 참조하면, 감광막(14)을 제거하고, 전체 구조 상부에 질화막을 형성한 후 전면 식각 공정을 실시하여 제 1 및 제 2 트렌치(15A 및 15B)의 측벽에 희생 스페이서(16)을 형성한다. 전체 구조 상부에 C와 H를 포함하는 유기 화합물로 이루어진 절연막(17)을 형성한 후 50∼300℃ 정도의 온도를 가하여 큐어링(curing)한다. 여기서, C와 H를 포함하는 유기 화합물로 이루어진 절연막(17) 대신에 산화막에 수소 또는 불소가 포함된 물질을 형성할 수 있다.
도 1(c)를 참조하면, 전면 식각 공정을 실시하여 절연막(17)을 제거한다. 이때, 폭이 넓은 제 1 트렌치(15A)는 절연막(17)이 완전히 제거되지만, 폭이 좁은 제 2 트렌치(15B)는 절연막(17)이 완전히 제거되지 않아 제 2 트렌치(15B)가 어느 정 도 매립되게 된다. 절연막(17)의 전면 식각은 산소, 질소, N2H2, 아르곤 또는 헬륨을 각각 사용하여 실시하거나 이들의 혼합 가스를 이용하여 실시한다.
도 1(d)를 참조하면, 제 1 및 제 2 트렌치(15A 및 15B)의 측벽에 희생 스페이서(16)가 형성되고, 제 2 트렌치(15B)가 절연막(17)으로 매립된 상태에서 제 1 트렌치(15A)를 통해 노출된 층간 절연막(12)을 건식 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 홀(18)을 형성한다. 층간 절연막(12)의 건식 식각 공정은 산소, 질소 또는 CxHyFz(x, y, z는 0 또는 자연수) 가스를 이용하여 실시하거나 이들 가스에 헬륨 또는 아르곤 가스를 첨가하여 실시한다. 그리고, 인산 또는 초산등을 이용하여 절연막(17) 및 희생 스페이서(16)을 습식 식각하거나 층간 절연막(12)과의 식각 선택비가 우수한 가스를 이용하여 건식 식각하여 제거한다.
상술한 바와 같이 본 발명에 의하면 트렌치 측벽에 희생 스페이서를 형성한 후 유기 절연막으로 폭이 좁은 트렌치를 매립한 후 홀을 형성함으로써 유기 층간 절연막을 사용하여 발생될 수 있는 홀 포이즈닝 현상, 패시트 현상등을 방지할 수 있어 배선의 저항을 낮출 수 있고 동작 속도 및 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 상기 층간 절연막의 소정 영역을 소정 깊이로 식각하여 폭이 다른 제 1 및 제 2 트렌치를 형성하는 단계;
    상기 제 1 및 제 2 트렌치 측벽에 희생 스페이서를 형성하는 단계;
    전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 폭이 넓은 제 1 트렌치를 통해 상기 층간 절연막을 노출시키고, 폭이 좁은 제 2 트렌치를 상기 절연막으로 매립시키는 단계;
    상기 제 1 및 제 2 트렌치의 측벽에 상기 희생 스페이서가 형성되고, 상기 제 2 트렌치가 상기 절연막으로 매립된 상태에서 상기 제 1 트렌치를 통해 노출된 상기 층간 절연막을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 홀을 형성하는 단계; 및
    상기 절연막 및 희생 스페이서를 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  2. 제 1 항에 있어서, 상기 희생 스페이서를 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  3. 제 1 항에 있어서, 상기 절연막을 형성한 후 50 내지 300℃의 온도에서 큐어링 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  4. 제 1 항에 있어서, 상기 절연막은 C와 H를 포함하는 유기 화합물로 이루어진 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  5. 제 1 항에 있어서, 상기 절연막은 산화막에 수소 또는 불소가 포함된 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  6. 제 1 항에 있어서, 상기 절연막의 전면 식각은 산소, 질소, N2H2, 아르곤 또는 헬륨을 각각 사용하여 실시하거나 이들의 혼합 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  7. 제 1 항에 있어서, 상기 홀을 형성하기 위한 식각 공정은 산소, 질소 또는 CxHyFz(x, y, z는 0 또는 자연수) 가스를 이용하여 실시하거나 이들 가스에 헬륨 또는 아르곤 가스를 첨가하여 실시하는 건식 식각 공정인 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
  8. 제 1 항에 있어서, 상기 절연막 및 희생 스페이서는 인산 또는 초산등을 이용한 습식 식각 또는 상기 층간 절연막과의 식각 선택비가 우수한 가스를 이용한 건식 식각 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 층간 절연막 식각 방법.
KR1020020035617A 2002-06-25 2002-06-25 반도체 소자의 층간 절연막 식각 방법 KR100833421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035617A KR100833421B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 층간 절연막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035617A KR100833421B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 층간 절연막 식각 방법

Publications (2)

Publication Number Publication Date
KR20040000700A KR20040000700A (ko) 2004-01-07
KR100833421B1 true KR100833421B1 (ko) 2008-05-29

Family

ID=37312523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035617A KR100833421B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 층간 절연막 식각 방법

Country Status (1)

Country Link
KR (1) KR100833421B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128705B1 (ko) * 2005-04-30 2012-03-23 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US11289402B2 (en) 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407890B2 (en) * 2006-04-21 2008-08-05 International Business Machines Corporation Patterning sub-lithographic features with variable widths
KR100784105B1 (ko) 2006-12-13 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100881517B1 (ko) * 2007-07-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 구리배선 형성 방법
CN116469831A (zh) * 2022-01-12 2023-07-21 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015848A (ko) * 1994-10-14 1996-05-22 김주용 반도체소자의 소자분리절연막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015848A (ko) * 1994-10-14 1996-05-22 김주용 반도체소자의 소자분리절연막 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개특허번호 10-1996-0015848

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128705B1 (ko) * 2005-04-30 2012-03-23 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US11289402B2 (en) 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same
US11705386B2 (en) 2019-02-22 2023-07-18 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040000700A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100433091B1 (ko) 반도체소자의 도전배선 형성방법
KR20010063762A (ko) 반도체소자의 제조방법
KR100875662B1 (ko) 반도체 소자의 패턴 형성 방법
KR100535030B1 (ko) 반도체소자의 제조방법
KR100833421B1 (ko) 반도체 소자의 층간 절연막 식각 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100420413B1 (ko) 반도체소자의 제조방법
KR20080089029A (ko) 반도체소자의 콘택홀 형성 방법
KR101063796B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100373358B1 (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100430690B1 (ko) 반도체소자의콘택형성방법
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100670652B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20100026223A (ko) 반도체 장치 제조방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100863421B1 (ko) 반도체 메모리 장치의 워드라인 형성 방법
KR100682167B1 (ko) 금속 배선 형성 방법
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
KR100599972B1 (ko) 반도체 소자의 형성 방법
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100607816B1 (ko) 반도체 소자의 이중 구조의 다마신 패턴 형성 방법
KR100403327B1 (ko) 반도체 소자의 제조 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee