KR980006076A - 반도체장치의 소자 분리방법 - Google Patents

반도체장치의 소자 분리방법 Download PDF

Info

Publication number
KR980006076A
KR980006076A KR1019960025223A KR19960025223A KR980006076A KR 980006076 A KR980006076 A KR 980006076A KR 1019960025223 A KR1019960025223 A KR 1019960025223A KR 19960025223 A KR19960025223 A KR 19960025223A KR 980006076 A KR980006076 A KR 980006076A
Authority
KR
South Korea
Prior art keywords
nitride film
oxide film
forming
oxidation
film
Prior art date
Application number
KR1019960025223A
Other languages
English (en)
Other versions
KR100190053B1 (ko
Inventor
김성의
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960025223A priority Critical patent/KR100190053B1/ko
Publication of KR980006076A publication Critical patent/KR980006076A/ko
Application granted granted Critical
Publication of KR100190053B1 publication Critical patent/KR100190053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

신규한 반도체장치의 소자분리방법이 개시되어 있다. 실리콘기판상에 산화막 및 제1 질화막을 차례로 형성한 후, 이를 사진식각공정으로 패터닝하여 액티브영역 및 필드영역을 정의한다. 상기 결과물 상에 제2 산화막을 형성한 후, 폴리실리콘을 증착하고 이를 이방성 식각하여 폴리실리콘 스페이서를 형성한다. 상기 결과물상에 제2 질화막을 형성한후, 상기 제1 질화막, 폴리실리콘 스페이서 및 제2 질화막을 산화방지마스크로 이용하여 제1 산화공정을 실시하므로써 제1 필드산화막을 형성한다. 상기 제2 질화막을 제거한 후, 상기 제1 질화막을 산화방지 마스크로 이용하여 제2 산화공정을 실시함으로써 제2 필드산화막을 형성한다. 버즈비크를 억제하면서 소자분리영역의 가장자리가 파이는 현상을 제거할 수 있다.

Description

반도체장치의 소자분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3h도는 본 발명에 의한 반도체장치의 소자분리방법을 설명하기 위한 단면도들.

Claims (5)

  1. 실리콘기판상에 산화막 및 제1 질화막을 차례로 형성하는 단계; 사진식각 공정으로 상기 제1 질화막 및 산화막을 패터닝하여 액티브영역 및 필드영역을 정의하는 단계; 상기 결과물상에 제2 산화막을 형성하는 단계; 상기 제2 산화막이 형성된 결과물 상에 폴리실리콘을 증착하고 이를 이방성 식각하여 폴리실리콘 스페이서를 형성하는 단계; 상기 폴리실리콘 스페이서가 형성된 결과물 상에 제2 질화막을 형성하는 단계; 상기 제1 질화막, 폴리실리콘 스페이서 및 제2질화막을 산화방지마스크로 이용하여 제1 산화공정을 실시함으로써 제1 필드산화막을 형성하는 단계; 상기 제2 질화막을 제거하는 단계; 상기 제1 질화막을 산화방지마스크로 이용하여 제2 산화공정을 실시함으로써 제2 필드산화막을 형성하는 단계; 및 상기 제1 질화막 및 제1 산화막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  2. 제1항에 있어서, 상기 제2 산화막을 형성하는 단계전에, 상기 필드영역의 실리콘기판을 리세스하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  3. 제1항에 있어서, 상기 제2 산화공정은 상기 폴리실리콘 스페이서가 완전히 산화될 때까지 진행하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  4. 제1항에 있어서, 상기 제2 질화막을 증착하는 장비는 로드 록 시스템을 갖춘 장비인 것을 특징으로 하는 반도체장치의 소자분리방법.
  5. 제1항에 있어서, 상기 폴리실리콘 스페이서 대신에 비정질실리콘이나 단결정실리콘을 사용하는 것을 특징으로 하는 반도체장치의 소자분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025223A 1996-06-28 1996-06-28 반도체장치의 소자분리방법 KR100190053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025223A KR100190053B1 (ko) 1996-06-28 1996-06-28 반도체장치의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025223A KR100190053B1 (ko) 1996-06-28 1996-06-28 반도체장치의 소자분리방법

Publications (2)

Publication Number Publication Date
KR980006076A true KR980006076A (ko) 1998-03-30
KR100190053B1 KR100190053B1 (ko) 1999-06-01

Family

ID=19464364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025223A KR100190053B1 (ko) 1996-06-28 1996-06-28 반도체장치의 소자분리방법

Country Status (1)

Country Link
KR (1) KR100190053B1 (ko)

Also Published As

Publication number Publication date
KR100190053B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR950020974A (ko) 집적회로장치 제조방법
KR980006076A (ko) 반도체장치의 소자 분리방법
KR950021362A (ko) 반도체 소자 격리방법
KR970053437A (ko) 트렌치를 이용한 소자 격리막 형성방법
KR950001945A (ko) 필드산화막 형성방법
KR970072309A (ko) 반도체 소자의 분리 방법
KR960002738A (ko) 반도체 소자의 필드 산화막 형성방법
KR970008485A (ko) 반도체 소자의 격리영역 형성방법
KR920013600A (ko) 반도체 장치의 플래이너 격리영역 형성방법
KR960026567A (ko) 반도체 소자의 필드 산화막 형성방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR950015712A (ko) 반도체소자의 소자분리막 제조방법
KR960002640A (ko) 반도체 소자 및 그 제조방법
KR980005760A (ko) 반도체 장치의 제조방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960026608A (ko) 반도체 소자의 필드산화막 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR940022787A (ko) 반도체 소자 절연방법
KR980006106A (ko) 반도체 장치의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee