KR20030045375A - 식각공정의 마스크를 이용한 물질 증착 방법 - Google Patents

식각공정의 마스크를 이용한 물질 증착 방법 Download PDF

Info

Publication number
KR20030045375A
KR20030045375A KR1020010076065A KR20010076065A KR20030045375A KR 20030045375 A KR20030045375 A KR 20030045375A KR 1020010076065 A KR1020010076065 A KR 1020010076065A KR 20010076065 A KR20010076065 A KR 20010076065A KR 20030045375 A KR20030045375 A KR 20030045375A
Authority
KR
South Korea
Prior art keywords
mask
semiconductor substrate
pattern layer
etching process
mask pattern
Prior art date
Application number
KR1020010076065A
Other languages
English (en)
Inventor
이정훈
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020010076065A priority Critical patent/KR20030045375A/ko
Publication of KR20030045375A publication Critical patent/KR20030045375A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 식각공정의 마스크를 이용한 물질 증착 방법에 관한 것으로, 반도체 기판의 상부에 마스크물질을 도포하여 마스크 패턴층을 형성하는 단계와; 상기 마스크 패턴층의 마스킹으로 상기 반도체 기판의 상부를 식각하는 단계와; 상기 반도체 기판과 상기 마스크 패턴층의 상부에 물질을 증착하는 단계와; 상기 마스크 패턴층과 그 상부에 증착된 물질을 제거하는 단계로 구성함으로써, 식각 마스크를 정렬하고 식각공정을 수행한 후에, 그 식각 마스크를 이용하여 증착 공정을 수행함으로써, 제 2 식각 마스크의 정렬 불량으로 인한 불량을 제거할 수 있고, 공정을 단순화시키고, 소자의 제조 경비를 감소시킬 수 있는 효과가 발생한다.

Description

식각공정의 마스크를 이용한 물질 증착 방법{Method for depositing material by using mask for etching process}
본 발명은 식각공정의 마스크를 이용한 물질 증착 방법에 관한 것으로, 보다 상세하게는 식각 마스크를 정렬하고 식각공정을 수행한 후에, 그 식각 마스크를 이용하여 증착 공정을 수행함으로써, 제 2 식각 마스크의 정렬 불량으로 인한 불량을 제거할 수 있고, 공정을 단순화시키고, 소자의 제조 경비를 감소시킬 수 있는 식각공정의 마스크를 이용한 물질 증착 방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정은 반도체 웨이퍼의 상부에 증착공정과 식각공정을 주로 이용하여 반도체 소자를 제조한다.
여기서 식각 공정은 소자의 선폭과 관련된 미세 패턴을 형성하거나 불필요한 물질을 제거하기 위한 필수적인 공정이다.
이러한, 반도체 기판의 식각 공정은 건식과 습식 공정으로 분류하고, 건식 및 습식 공정은 기판의 전면을 식각하질 않고, 식각할 부분을 선택적으로 식각하기 때문에, 식각하지 않을 부분을 마스킹할 수 있는 마스크 패턴이 요구된다.
그 일례로, 사진 식각 공정은 식각 공정을 수행할 대상의 반도체 웨이퍼에 포토레지스트와 같은 감광제를 도포하고, 이 감광제의 상부에 마스크 패턴을 올려놓고, 노광을 한 후에 식각을 수행한다.
도 1은 종래의 반도체 기판에 식각 공정을 수행한 후에, 식각된 부분에 금속 증착을 수행하기 위한 공정 순서도이다.
먼저, 반도체 기판(10)의 상부에 식각을 수행하지 않을 부분을 보호하기 위한 마스크 패터닝된 제 1 마스크층(11)을 형성하고(도 1a), 이 제 1 마스크층(11)의 마스킹 작업으로 반도체 기판(10) 상부를 식각한다.(도 1b)
상기 제 1 마스크층(11)을 제거한 다음, 상기 식각된 부분에만 금속 증착을 하기 위하여, 식각공정으로 상기 반도체 기판(10)에 형성된 잔존부분(10')의 상부에 제 2 마스크층(12)을 형성한다.(도 1c)
상기 반도체 기판(10)에 금속을 증착하게 되면, 도 1d에 도시된 바와 같이, 제 2 마스크층(12)의 상부에도 금속층(13)이 증착하게 되고, 상기 식각된 반도체 기판의 상부에도 금속층(13)이 증착하게 된다.
이 후에, 상기 제 2 마스크층(12)과 그 상부에 증착된 금속층(13)을 제거하면, 반도체 기판이 식각된 부분에 금속의 증착이 완료된다.(도 1e)
이와 같은, 종래의 반도체 기판에 식각 공정을 수행하고, 식각된 반도체 기판에 금속을 증착하는 공정에서는, 식각공정을 수행하기 위기 위하여 제 1 마스크를 정렬하고, 금속 증착을 수행하기 위하여 제 2 마스크를 정렬해야하는 이중의 마스킹 공정이 수행되어야 함으로, 제조 공정이 복잡하고, 소자의 제조 경비를 증가시키게 된다.
또한, 제 2 마스크는 식각공정으로 반도체 기판(10) 상에 잔존된 부분(10')에 정밀하게 정렬해야 하는바, 이 제 2 마스크의 정렬이 어긋나는 경우, 증착을 시키지 않아도 될 부분에 증착이 되고, 증착 후에 제 2 마스크와 그 상부에 증착된 금속을 제거하는 공정에서 불량이 발생하게 되었다.
이러한 불량은 최종 완성되는 소자의 특성을 저하시키게 된다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 기판에 식각 마스크를 정렬하고 식각공정을 수행한 후에, 그 식각 마스크를이용하여 증착 공정을 수행함으로써, 제 2 식각 마스크의 정렬 불량으로 인한 불량을 제거할 수 있는 식각공정의 마스크를 이용한 물질 증착 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 동일한 부위의 마스킹 공정을 최초에 수행한 마스크로 계속적인 공정을 수행하여, 공정을 단순화시킥고, 소자의 제조 경비를 감소시킬 수 있는 식각공정의 마스크를 이용한 물질 증착 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 반도체 기판의 상부에 마스크물질을 도포하여 마스크 패턴층을 형성하는 단계와;
상기 마스크 패턴층의 마스킹으로 상기 반도체 기판의 상부를 식각하는 단계와;
상기 반도체 기판과 상기 마스크 패턴층의 상부에 물질을 증착하는 단계와;
상기 마스크 패턴층과 그 상부에 증착된 물질을 제거하는 단계로 구성되어 있는 것을 특징으로 하는 식각공정의 마스크를 이용한 물질 증착 방법이 제공된다.
도 1a 내지 1e는 종래의 반도체 기판에 식각 공정을 수행한 후에, 식각된 부분에 금속 증착을 수행하기 위한 공정 순서도이다.
도 2a 내지 2d는 본 발명에 따른 식각공정의 마스크를 이용하여 물질을 증착하는 공정 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
20 : 반도체 기판 21 : 마스크
22 : 증착물질
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 식각공정의 마스크를 이용하여 물질을 증착하는 공정 순서도로써, 먼저, 반도체 기판(20)의 상부에 마스크물질을 도포하여 마스크 패턴층(21)을 형성하고(도 2a), 그런 다음, 상기 마스크 패턴층(21)의 마스킹으로 상기반도체 기판(20)의 상부를 식각한다.(도 2b)
도 2b에서는 상기 반도체 기판(20)의 식각 공정으로, 상기 반도체 기판(20)의 상부에는 식각으로 잔존된 영역(20')과 그 영역(20')의 상부에 있는 마스크 패턴층(21)이 돌출되어 있는 형상을 나타내고 있다.
이런 상태에서, 상기 반도체 기판(20)과 상기 마스크 패턴층(21)의 상부에 물질을 증착하고(도 2c), 여기서 증착되는 물질은 금속, 반도체, 유기물과 절연막 중 선택된 어느 하나를 적용함으로써, 통상적인 반도체 소자의 제조하는 데 이용할 수 있다.
그런 다음, 상기 마스크 패턴층(21)과 그 상부에 증착된 물질을 제거(도 2d)하면, 반도체 기판(20)의 상부에 특정 영역을 식각하고, 그 식각된 영역에 원하는 물질을 증착할 수 있게 된다.
따라서, 본 발명은 반도체 제조 공정에서 대부분 이용되고 있는, 식각공정을 수행하기 위한 제 1 마스크를 식각 공정을 수행한 후에 제거하지 않고, 증착공정을 수행함으로써, 제조 공정을 단순화시킴은 물론이고, 제조 경비를 줄일 수 있게 되는 장점이 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 반도체 기판에 식각 마스크를 정렬하고 식각공정을 수행한 후에, 그 식각 마스크를 이용하여 증착 공정을 수행함으로써, 제 2 식각 마스크의 정렬 불량으로 인한 불량을 제거할 수 있고, 공정을단순화시키고, 소자의 제조 경비를 감소시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

  1. 반도체 기판의 상부에 마스크물질을 도포하여 마스크 패턴층을 형성하는 단계와;
    상기 마스크 패턴층의 마스킹으로 상기 반도체 기판의 상부를 식각하는 단계와;
    상기 반도체 기판과 상기 마스크 패턴층의 상부에 물질을 증착하는 단계와;
    상기 마스크 패턴층과 그 상부에 증착된 물질을 제거하는 단계로 이루어진 것을 특징으로 하는 식각공정의 마스크를 이용한 물질 증착 방법.
  2. 제 1 항에 있어서,
    상기 증착된 물질은 금속, 반도체, 유기물과 절연막 중 선택된 어느 하나 인 것을 특징으로 하는 식각공정의 마스크를 이용한 물질 증착 방법.
KR1020010076065A 2001-12-04 2001-12-04 식각공정의 마스크를 이용한 물질 증착 방법 KR20030045375A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010076065A KR20030045375A (ko) 2001-12-04 2001-12-04 식각공정의 마스크를 이용한 물질 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076065A KR20030045375A (ko) 2001-12-04 2001-12-04 식각공정의 마스크를 이용한 물질 증착 방법

Publications (1)

Publication Number Publication Date
KR20030045375A true KR20030045375A (ko) 2003-06-11

Family

ID=29572813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076065A KR20030045375A (ko) 2001-12-04 2001-12-04 식각공정의 마스크를 이용한 물질 증착 방법

Country Status (1)

Country Link
KR (1) KR20030045375A (ko)

Similar Documents

Publication Publication Date Title
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR20030045375A (ko) 식각공정의 마스크를 이용한 물질 증착 방법
KR0146254B1 (ko) 게이트 전극 형성방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR0135053B1 (ko) 미세형상 형성방법
KR100261167B1 (ko) 반도체 소자의 게이트 제조방법
KR100437621B1 (ko) 반도체소자의제조방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
KR100291412B1 (ko) 포토레지스트도포방법
KR100871751B1 (ko) 이중 패터닝을 이용한 미세 패턴 형성방법
KR20030056793A (ko) 반도체 소자의 형성 방법
KR100524811B1 (ko) 반도체장치의미세패턴형성방법
KR0126649B1 (ko) 반도체 제조용 마스크의 크롬패턴 형성방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR20020052842A (ko) 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법
KR20050055417A (ko) 전기장을 이용한 패턴 형성방법
KR20040069786A (ko) 반도체 금속 배선 및 그 제조방법
KR20010061119A (ko) 노광 마스크의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid