JP2018508375A - 微細加工構造のための選択的なステップカバレッジ - Google Patents

微細加工構造のための選択的なステップカバレッジ Download PDF

Info

Publication number
JP2018508375A
JP2018508375A JP2017542406A JP2017542406A JP2018508375A JP 2018508375 A JP2018508375 A JP 2018508375A JP 2017542406 A JP2017542406 A JP 2017542406A JP 2017542406 A JP2017542406 A JP 2017542406A JP 2018508375 A JP2018508375 A JP 2018508375A
Authority
JP
Japan
Prior art keywords
opening
shadow mask
substrate
width
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017542406A
Other languages
English (en)
Other versions
JP6989382B2 (ja
Inventor
メダット,モスタファ
モルタダ,バセム
サブリィ,ヤセル
ナジール,セバスチャン
ナダ,ヤシーン
サディク,モハメッド
サダニイ,バサム,エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Si Ware Systems
SI Ware Systems Inc
Original Assignee
Si Ware Systems
SI Ware Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Si Ware Systems, SI Ware Systems Inc filed Critical Si Ware Systems
Publication of JP2018508375A publication Critical patent/JP2018508375A/ja
Application granted granted Critical
Publication of JP6989382B2 publication Critical patent/JP6989382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05BSPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B12/00Arrangements for controlling delivery; Arrangements for controlling the spray area
    • B05B12/16Arrangements for controlling delivery; Arrangements for controlling the spray area for controlling the spray area
    • B05B12/20Masking elements, i.e. elements defining uncoated areas on an object to be coated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00373Selective deposition, e.g. printing or microcontact printing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/0038Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • B81C1/00404Mask characterised by its size, orientation or shape
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H10P72/57Mask-wafer alignment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/042Micromirrors, not used as optical switches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/047Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0183Selective deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2229/00Details of cathode ray tubes or electron beam tubes
    • H01J2229/07Shadow masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

2またはそれ以上のレベルの開口部を有するシャドーマスクにより、微小光学ベンチデバイス内の微細加工構造の選択的なステップカバレッジを可能にする。シャドーマスクは、シャドーマスクの頂面内における第1開口部と、底面内における第2開口部とを具える。第2開口部は、第1開口部と整列し、第2の幅は、第1開口部の第1の幅よりも小さい。第1開口部と第2開口部との重複部により、シャドーマスク内に孔を形成し、その孔を通して、微小光学ベンチデバイス内における微細加工構造の選択的なコーティングが可能となる。【選択図】図2

Description

〔関連特許への相互参照〕
本米国実用新案登録出願は、全体が参照によって組み込まれ、すべての目的において本米国実用新案登録出願の一部となる、以下の米国仮特許出願について35U.S.C.第119(e)条に準ずる優先権を主張する。
1.2015年2月20日に出願された、「微細化構造のための選択的なステップカバレッジ」と題する米国仮出願第62/119,065号(代理人整理番号SIWA−1020PROV)
2.2016年2月18日に出願された、「微細化構造のための選択的なステップカバレッジ」と題する米国特許出願第15/047,032号
本発明は、一般的に、微小光学ベンチデバイス内の光学面のメタライゼーションまたは薄膜コーティングに関し、特に、微小光学ベンチデバイス内の微細加工構造における光学面の選択的なステップカバレッジを提供するシャドーマスクの製造に関する。
〔関連技術の説明〕
一般的に、シリコン・オン・インシュレーター(SOI)基板と平行に伝搬する自由空間光ビームをプロセス処理できる微小光学部品およびMEMS部品を生産するためには、シリコン・オン・インシュレーター(SOI)ウェーハ上への深堀反応性イオンエッチング(DRIE)プロセスを用いて、深くエッチングされた微小光学ベンチを形成する。従来、深くエッチングされた微小光学ベンチ内の光学面のステップカバレッジと、選択的なメタライゼーションまたは薄膜コーティングと、を提供するには、1レベルのシャドーマスクが用いられていた。
しかし、薄膜コーティング近くの光学面を保護するには、コーティング面とノンコーティング面とを十分な距離をとって分離して、ノンコーティング面の意図しないコーティングを避ける必要があった。したがって、微小光学ベンチデバイス内の光伝搬距離は、シャドーマスクの設計ルールに制限されていた。
図1に、シリコン・オン・インシュレーター(SOI)ウェーハ/基板のような、基板110のエッチングされた面を金属被覆するための、従来技術における例示的な1レベルのシャドーマスク100を示す。基板110が、デバイス層120と、エッチング停止または犠牲(例えば、埋め込み酸化(BOX))層130と、ハンドル層140と、を具える。例えば、DRIEボッシュプロセスを用いることで、微小光学ベンチデバイス170の様々な微細加工構造(例えば、構造152および162)が、デバイス層120へとエッチングされ、微小光学面150および160を曝露する。面のうちの1つ(例えば、面150)にコーティング材料155(例えば、金属層)をスパッタするためには、シャドーマスクにメタライゼーションアングルθを想定した幅Lの開口部が必要である。ジオメトリから、メタライゼーションをするための開口幅は、
Figure 2018508375
で与えられる。M、h、およびDは、それぞれ、ミスアラインメントマージン、SOIデバイス層の高さ、およびシャドーマスクの厚さである。
対向する微小光学面(例えば、面160)を保護し、それが金属化されないようにするには、メタライゼーションをする開口部からLのプロテクションディスタンスが必要である。プロテクションディスタンスは、メタライゼーションをする開口部の幅と、デバイス層の高さと正比例であり、
Figure 2018508375

で与えられる。Dは、SOIウェーハ上の窪み部を除いたシャドーマスクの厚さである。したがって、金属被覆面150と保護面160との間の全体の距離は、
Figure 2018508375

で与えられる。
上記式より、デバイス層を高くすることが、より良い光結合効率のためには必要であり、その高さの増加は、メタライゼーションのための1レベルのシャドーマスクや、垂直微小光学面の薄膜コーティングを使用することで達成可能な、最小光学伝搬距離に直接影響する。一方で、1レベルのシャドーマスクの厚みを増すことは、必要なメタライゼーションの開口部を大きくするのと同時に、プロテクションディスタンスを減少する。
したがって、光学面間で最小のプロテクションディスタンスを有する微小光学ベンチデバイス内においての、微細加工構造の選択的なステップカバレッジを実現するよう設計されたシャドーマスクが必要である。
本開示の様々な態様においては、微小光学ベンチデバイス内における、選択コーティング微細加工構造にて使用するシャドーマスクを提供する。このシャドーマスクは、シャドーマスクの頂面の第1開口部と、シャドーマスクの底面の第2開口部とを具える。第2開口部は、第1開口部と整列し、第1開口部の第1の幅よりも小さい第2の幅を有する。第1開口部と第2開口部との間の重複部は、シャドーマスクに孔を形成し、その孔を通して、微小光学ベンチデバイス内における微細加工構造の選択的なコーティングが起こる。
本発明は、添付の図面と、以下の詳細な説明とを参照することによって、より完全に理解できる。
図1は、本開示の態様における、基板のエッチング面の金属化において使用する、従来技術の例示的な1レベルのシャドーマスクである。 図2は、本開示の態様における、微細加工構造の選択的なステップカバレッジを実現するために使用する、例示的なマルチレベルのシャドーマスクである。 図3は、本開示の態様における、例示的なシャドーマスクの頂面レベルの開口部である。 図4は、本開示の態様における、図3に示したシャドーマスクの頂面レベルの開口部における、異なる開口部を用いて堆積された薄膜の例示的な輪郭と厚みを示す図である。 図5は、本開示の態様において、スパッタされた薄膜の厚さが、シャドーマスクの頂面レベルの開口部の大きさに依存することを示す図である。 図6は、本開示の態様における例示的なシャドーマスクであって、頂面レベルの開口部が、異なる大きさを有するシャドーマスクである。 図7Aおよび7Bは、本開示の態様における、光学面の高さにわたり、均一および不均一なステップカバレッジを達成可能な例示的なマルチレベルシャドーマスクである。 図8は、本開示の態様における、微小光学ベンチデバイス内の複数の光学面に均一なコーティングを提供するよう選択した、頂面レベルに大きな開口部を有する例示的なシャドーマスクである。 図9は、本開示の態様における、シャドーマスクと基板との間にスペーサを具える例示的なシャドーマスクである。 図10は、本開示の態様における、例示的なマルチレベルシャドーマスクのレイアウトの平面図である。 図11は、本開示の態様における、微小光学ベンチデバイスとして製造可能なマイケルソン干渉計を具える例示的な分光計である。 図12は、本開示の態様において、マルチレベルシャドーマスクを用いることで、微小光学ベンチデバイス内における微細化構造の選択的なコーティングをするための例示的な方法である。 図13A−13Fは、本開示の態様における、マルチレベルシャドーマスクを製造するための例示的なプロセスである。
本開示の態様によれば、微小光学ベンチデバイス内における微細加工構造の光学面の選択的なメタライゼーションまたは薄膜コーティングが、微小光学ベンチデバイス上に配置されたシャドーマスクの2またはそれ以上のレベルの開口部を用いて実施される。このマルチレベルのシャドーマスクは、よりフットプリントの小さなベンチ(すなわち、より短い光学伝搬距離)のシリコン・オン・インシュレーター(SOI)ウェーハに光学ミラーを形成することを可能にし、それにより、微小光学ベンチデバイス内における微小光学部品の薄膜コーティングを制御することができる。頂面レベルのシャドーマスク開口部の大きさと形状を用いて、堆積される薄膜の輪郭および厚みを制御する。シャドーマスクにおける2番目のレベルの開口部を用いて、堆積の広がりを制御し、コーティングされない面を保護する。さらに、マルチレベルのシャドーマスクは、単一の微小光学ベンチデバイス内、およびウェーハ個片化前の複数の微小光学ベンチデバイスを含むウェーハにわたる、1つの光学面から別の光学面へのコーティングの均一性を改善することができる。
図2は、本開示の態様による、微小光学ベンチデバイス270内における微細化構造の選択的なステップカバレッジを実現するのに用いられる例示的なマルチレベルシャドーマスク200を示している。微小光学ベンチデバイス270が、シリコン・オン・インシュレーター(SOI)ウェーハ/基板のような、基板230内に製造される。基板230は、デバイス層240と、エッチング停止または犠牲(例えば、埋め込み酸化(BOX))層250と、ハンドル層260と、を具える。微小光学ベンチデバイス270の様々な微細加工構造(例えば、構造282および292)が、例えば、DRIEボッシュプロセスを用いることで、デバイス層240へとエッチングされ、その光学面280および290を曝露する。図2に示されているように、エッチングされた光学面280および290は、基板230に対しては面外であり、基板230の面に対して垂直であるか、または傾斜角を有する。
シャドーマスク200は、例えば、頂面202および底面206を有するシリコン(Si)基板または別の種類の基板(例えば、プラスチック、ガラス等)で形成されていてもよい。マルチレベルのシャドーマスク200は、2またはそれ以上の開口部を用いて形成される。例えば、図2に示されているように、シャドーマスク200の頂面202内に第1開口部205を具え、シャドーマスク200の底面204内に第2開口部210を具える。第2開口部210は、第1開口部205と並んでおり、第1開口部205の幅Lよりも小さい幅Lmbを有する。第1開口部205および第2開口部210の幅の重複部は、シャドーマスク200内に頂面202および底面204を通って延在する孔215を形成する。図示しないが、シャドーマスク内の第1開口部205および第2開口部210の間に、追加の開口部を具えてもよいことは理解されたい。
シャドーマスク200の窪み部206が、シャドーマスク200と、微小光学ベンチデバイス270内の、移動式/脆弱な微細化構造282および292との間に間隙を提供する。第1開口部205と第2開口部210が異なる幅を有することにより、シャドーマスク200内にプロテクションリップ220が形成される。このプロテクションリップ220の幅は、第1開口部205の第1の幅Lと、第2開口部210の第2の幅Lmbとの差と一致する。プロテクションリップ220により、対向する面280にコーティング材料(すなわち、金属層)を堆積する間、面290を保護することが可能となる。
図2に示すように、D、D、およびDであらわす3つの異なるシャドーマスクレベルが存在する。シャドーマスク200の第1レベルDは、窪み部206を除いたシャドーマスク200の厚さを有し、孔215の深さと一致する。シャドーマスク200の第2レベルDは、窪み部206を含むシャドーマスク200の全体の厚さを有する。シャドーマスク200の第3レベルDは、第2開口部210の深さと一致するシャドーマスク200の厚さを有し、DはDよりも非常に小さい。したがって、シャドーマスク200の第3レベルDは、シャドーマスク200の窪んだ底面204から第2開口部210の深さ分を通って延在する。さらに、第1開口部205は、シャドーマスク200の頂面202からDとDの差と一致する深さに延在する。さらに、プロテクションリップ220は、シャドーマスク200の第3レベルD以内の厚さに形成されている。
この異なるレベルの設計により、いくつかの光学面(例えば、面280)が曝露され、一方でそれは同時に、微小光学ベンチデバイス270内の別の光学面(例えば、面290)を保護する。したがって、これらのレベルは、微小光学ベンチデバイス270の選択的なメタライゼーションまたは薄膜コーティングの制御パラメータを示す。これらのレベルを最適化することで、間の光伝搬距離が短い、より小さな微細化構造282および292を達成することができる。さらに、レベルの最適化により、微小光学ベンチデバイス170内のマイクロミラーの光学品質および光インターフェースのさらなる制御ができる。結果的に、マルチレベルのシャドーマスク200は、微小光学ベンチデバイス170の光効率を高める。
本開示の一態様において、シャドーマスクのレベルを制御することにより、金属化/コーティングする面(例えば、面280)と、金属化/薄膜コーティングから保護する面(例えば、面390)との間の距離を最小化することができる。例えば、頂面レベルの開口部205の幅は、図1と同じであり、したがって、数式1で与えられる。しかし、シャドーマスクが、より大きな厚さDを有することにより、第2レベルの厚さDを通して同様のメタライゼーション特性を提供する一方で、プロテクションディスタンスLは、以下の数式で示すように減少する。
Figure 2018508375

さらに、金属被覆面280と保護面290との間の全体の距離Lは、
Figure 2018508375

で与えられる。
従来のシャドーマスクの厚さDの2倍の厚さ、D=2DおよびD=D/2となるシャドーマスクを用いることで、全体の光学伝搬距離(L)を、従来のシャドーマスクを用いた場合の半分の値に減少できる。Dのさらなる増加および/またはDのさらなる減少により、これよりもさらに減らすこともできる。
光学面280に堆積されたコーティング材料285(すなわち、金属層)の厚さおよび輪郭は、スパッタ時間および頂面の開口幅Lにより制御可能であるが、基板上の金属の広がり(L)は、以下の底面の開口幅Lmbを制御することによる。
Figure 2018508375
したがって、図3に示すように、スパッタされた金属の厚みの輪郭、およびその厚さの最大値が、それぞれ、シャドーマスクの開口部の形状、およびその輪郭によって制御される。シャドーマスクの頂部開口部g(x,y)の形状は、スパッタされた薄膜t(x,y)の輪郭形状を制御する。図4に示すように、開口部の大きさをLm1からLm2、Lm3、Lm4に変更することにより、達成できる最大の厚さが、tからt、t、tへと制御される。開口部の大きさが、所与の閾値Lm‐thよりも小さい場合、スパッタによる厚さは無視できるものとなる。この閾値は、反応炉の中のターゲットとウェーハとの距離、バイアス電力、およびスパッタリングガスを含む、プロセス条件により制御される。さらに、その閾値は、用いられるシャドーマスクの全体の厚さによる。薄膜の厚さが開口部の大きさに依存する実験例を図5に示す。大きな開口部とすると、厚さは、ある値で飽和する。この値は、プロセス時間とプロセス条件により制御される。
図6を参照すると、シャドーマスク200は、異なる大きさの開口部を同時に有することができ、それにより、異なるメタライゼーションまたは薄膜の厚さをもたらす。これにより、例えば、全反射ミラー282bおよび透過制御をした部分反射/透過ミラー280aを形成することができる。図6の例では、シャドーマスク200の頂面レベルには、2つの異なる開口部205aおよび205bがあり、それぞれが、異なる幅Lm1とLm2とを有している。頂面レベルの開口部の大きさの違いは、微細加工構造282aおよび282bのコーティングされた光学面280aおよび280bに異なる薄膜の厚さtおよびtをもたらす。薄膜285が金属の場合、コーティング面280aおよび280bは、与えられた微小光学ベンチ270内を伝搬する光の波長に係る光学スキンの深さに対する金属の厚さによって、異なる反射率および透過特性を有することができる。金属面280aおよび280bの一方または両方のコーティングの厚さが、スキンの深さよりも非常に大きい場合、面(例えば、面280b)は、入射光に対して全反射面としてはたらく。
底面レベルの開口部210aおよび210bの幅は、同じであっても、異なってもよい。例えば、コーティング面280aおよび280b上へのコーティング材料285の堆積中に、微小光学ベンチデバイス270内の別の面290aおよび290bを保護するように底面レベルの開口部210aおよび210bの幅を選択できる。
図7Aおよび7Bを参照すると、均一または不均一なステップカバレッジの両方を、マルチレベルシャドーマスク200を用いて達成することができる。例えば、プロセス条件に応じて、シャドーマスクの頂面レベル、および底面レベルにある開口部の大きさ205および210のそれぞれを最適化し、図7Aに示すように光学面280の高さにわたり均一なコーティングにするか、または図7Bに示すように不均一なコーティングにする。例えば不均一なコーティングの場合、図7Bに示されているように、コーティング材料285のような楔形にできる。
微小光学ベンチデバイス270における複数の光学面280aおよび280b上の薄膜の厚さを同時に制御するため、図8を参照すると、シャドーマスク200は、底面レベルの2つまたはそれ以上の開口部210aおよび210bと重なる頂面レベルにある単一の大きな開口部205を具えることができる。一例では、頂面レベルにある開口部205により、微小光学ベンチデバイス270の両方の光学面280aおよび280bに同じ薄膜の厚さを実現できる。底面レベルの開口部210aおよび210bを用いて薄膜材料285の広がりを制御し、その他のコーティングされない面290aおよび290bを保護することができる。
図9は、本開示の一態様による、シャドーマスク200と基板230との間にスペーサ900を具える例示的なシャドーマスク200を示す。スペーサ900は、個片化の前にシャドーマスク200と基板/ウェーハ230との間に配置される。一例では、スペーサ900は、シャドーマスク200の底面レベル(すなわち、窪み部)に配置することができ、シャドーマスク200の底面上にフォトリソグラフマスクを用いて、シャドーマスク内にエッチングされることができる。スペーサ900は、微小光学ベンチデバイス270内で、移動式/脆弱な微細加工構造282と重ならないように、底面レベルに配置される。スペーサ900は、シャドーマスク200の窪んだ底面と、基板230の頂面との間で一定の間隙を維持することができ、それにより、基板/ウェーハ230にわたるメタライゼーションの均一性を改善することができる。
図10は、本開示の一態様における、例示的なマルチレベルシャドーマスク200のレイアウトの平面図である。図10に示される例では、シャドーマスク200内の頂面レベルにある開口部205を通して、底面レベルの開口部210を見ることができる。底面レベルの開口部210は、微小光学ベンチデバイス270上(点線で示す)に所望の薄膜コーティングを作るため、異なる方向に並んだいくつかのサブ開口部210a−210dを具える。図10に示される微小光学ベンチデバイス270は、金属被覆されるマイクロミラー、およびメタライゼーションから保護されるインターフェース(例えば、ビームスプリッタ−)を具える光学干渉計の少なくとも一部を形成する。
例えば、1つのサブ開口部(例えば、サブ開口部210a)は、金属被覆されるマイクロミラー面280と、保護されるインターフェース面290とをつなぐ方向で、開口部の大きさを最小にするように設計されている。別のサブ開口部(例えば、サブ開口部210b)は、マイクロミラー面280とインターフェース面290とをつなぐラインに対して傾いた方向で、開口部を最大にするように設計されている。したがって、図10に示すように、底面レベルの開口部210は、少なくとも1つの長方形の形状と、その長方形の形状に対して傾いた開口部を形成する少なくとも1つの平行四辺形の形状との結合体を具えてもよい。
微小光学ベンチデバイスとして製造可能な干渉計を具えた分光計の一例が、図11に示されている。図11の例では、分光計1100が、マイケルソン干渉計1105を具える。しかし、別の例として、ファブリペロー干渉計やマッハツェンダ干渉計のような、他のタイプの干渉計を利用可能である。図11において、広帯域源1110からコリメートされた光Iが、ビームスプリッタ1120により2つのビームIおよびIに分けられる。1つのビームIは、固定ミラー1130で反射し、別のビームIは、MEMSアクチュエータのような、アクチュエータ1150に連結された移動式ミラー1140に反射する。特記すべきは、上記のように、マルチレベルシャドーマスク200を用いて固定ミラー1130および移動式ミラー1140の高さに沿って金属層のステップカバレッジの均一性を最適化することにより、干渉計1150の(光)結合効率を最大化できることである。
一例では、MEMSアクチュエータ1150を、櫛型ドライブとバネとで形成する。櫛形ドライブに電圧を印加することにより、アクチュエータ1150に、静電容量を誘導する電位差が生まれ、それが、駆動力とともにバネからの復元力を生じさせ、それにより、移動式ミラー1140を、ビームLを反射させる所望位置に変位させる。その後、光学パス長の差(OPD)が反射ビームの間に生成される。その差は、実質上ミラー1140の変位の2倍に等しい。
反射ビームが、ビームスプリッタ1120で干渉することで、移動式ミラーが提供するそれぞれの光学パス長の差(OPD)において光の時間的コヒーレンスの測定が可能となる。移動式ミラーの多くの異なる位置で、インターフェログラムと呼ばれる信号が、検出器1160により測定される。その後、スペクトルが回収され、例えば、プロセッサ1170によりフーリエ変換が実施される。
プロセッサ1170は、単一プロセスデバイスまたは複数のプロセスデバイスであることができる。そのようなプロセスデバイスとして、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、マイクロコンピュータ、CPU、フィールドプログラマブルゲートアレイ、プログラマブルロジックデバイス、ロジック回路構造、アナログ回路構造、デジタル回路構造、および/または回路構造のハードコーディングおよび/または動作指示に基づいて何らかの信号(アナログおよび/またはデジタル)を操作するデバイスがある。プロセッサ1170は、関連するメモリおよび/またはメモリ要素を有しており、それは、単一のメモリデバイス、複数のメモリデバイス、および/またはプロセッサに埋め込まれた回路構造であることができる。そのようなメモリデバイスとしては、読み取り専用メモリ、ランダムアクセスメモリ、揮発性メモリ、不揮発性メモリ、スタティックメモリ、ダイナミックメモリ、フラッシュメモリ、キャッシュメモリ、および/またはデジタル情報を蓄積する何らかのデバイスがある。
図12は、本開示の態様による、マルチレベルシャドーマスクを用いた微小光学ベンチデバイス内における微細加工構造の選択的なコーティングの、例示的な方法1200を示すフローチャートである。方法1200は、微小光学ベンチデバイスを形成する微細加工構造を具える基板の提供から始まる(ブロック1210)。その後、第1開口部をシャドーマスクの頂面内に、第2開口部をシャドーマスクの底面内に具えるマルチレベルシャドーマスクを提供する(ブロック1220)。第2開口部は、第1開口部と並んでおり、第1開口部の幅よりも小さく、したがって、第1開口部と第2開口部との重複部が、シャドーマスク内に孔を形成する。
シャドーマスクを基板に配置し、その孔を通して微細加工構造の面をコーティングする(ブロック1230)。特に、シャドーマスクの底面は、基板の頂面に隣接配置され、コーティングされる微細加工構造の面が、孔に整列される。金属層といったコ−ティング材料が、孔を通して微細加工構造の面に堆積される(ブロック1240)。
図13A−13Fは、本開示の態様による、マルチレベルシャドーマスク200を製造するための例示的なプロセスを示す。図13Aに示すように、シャドーマスク基板1300が提供され、窪みパターン1310を、リソグラフィー工程を通して基板1300の底面204に形成する。例えば、窪みパターン1310は、基板1300の底面204上にアルミニウム層を堆積し、アルミニウム層をパターン形成することにより窪みパターン1310を形成してもよい。その後、図13Bに示すように、フォトレジスト層1320を、基板1300の底面204に堆積し、パターン化して、底面における開口部パターンを形成する。図13Cに示すように、底面開口部パターンを通して、構造1300に所定深さの底面開口部210をエッチングする。
図13Dに示すように、基板1300の頂面202にフォトレジスト1330の別の層を堆積し、パターン化して頂面における開口部パターンを形成する。図13Eに示すように、頂面の開口部205が底面の開口部210と合流し、基板1300に孔215を形成するまで、頂面開口部205を、頂面における開口部パターンを通して基板1300にエッチングする。最終的に、図13Fに示すように、シャドーマスクの窪み部206を、窪みパターン1310を用いてエッチングし、シャドーマスク200が、ステップカバレッジ用のシャドーマスクを用いる際、どの移動式/脆弱な微細加工構造とも接触しないようにする。
当業者に認識されているように、本開示に記載された革新的な概念は、出願の広い範囲にわたって修正および変更可能である。それに従い、特許主題の範囲は、記載された特定の例示的な教義に限定されるべきではなく、以下の請求項により規定される。

Claims (34)

  1. デバイス内の微細加工構造の選択的なコーティングの方法において、
    微細加工構造を具えている基板を提供するステップと;
    頂面内に第1開口部と、底面内に第2開口部とを具えるシャドーマスクを提供するステップであって、前記第2開口部が、前記第1開口部と整列し、前記第1開口部の第1の幅よりも小さい第2の幅を有し、前記第1開口部と前記第2開口部との間の第1の重複部が、前記シャドーマスク内に第1の孔を形成するステップと;
    前記シャドーマスクの底面が、前記基板に面するように、前記基板上に前記シャドーマスクを配置するステップと;
    前記第1の孔を通して第1の微細加工構造の第1面上にコーティング材料を堆積するステップであって、前記第1面が、前記基板に対して平面外にあるステップと;
    を具えることを特徴とする方法。
  2. 請求項1に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの第1の厚さを具える1レベルのシャドーマスクを提供するステップであって、前記第1の厚さが、前記第1の孔の第1の深さに対応するステップと;
    前記第1の厚さよりも薄く、前記第2開口部の第2の深さに対応する、前記シャドーマスクの第2の厚さを具える2レベルのシャドーマスクを提供するステップであって、前記2レベルのシャドーマスクが、前記シャドーマスクの底面から前記第2の厚さを通って延在するステップと;
    を具え、
    前記第1開口部が、頂面から、前記第1の厚さと前記第2の厚さとの差に対応する第3の厚さを通って頂面から延在する、
    ことを特徴とする方法。
  3. 請求項2に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの総厚を具える3レベルのシャドーマスクを提供するステップを具える、
    ことを特徴とする方法。
  4. 請求項3に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの底面上の前記2レベルのシャドーマスクに近接する前記3レベルのシャドーマスクに少なくとも1つのスペーサを提供するステップを具える、
    ことを特徴とする方法。
  5. 請求項2に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記2レベルのシャドーマスク内に、プロテクションリップを形成するステップを具え、前記プロテクションリップが、前記第1開口部の第1の幅と、前記第2開口部の第2の幅との差とに対応する第3の幅を有する、
    ことを特徴とする方法。
  6. 請求項5に記載の方法が更に、
    前記プロテクションリップを用いて前記コーティング材料を堆積する間に、第2の微細加工構造の第2面を保護するステップを具える、
    ことを特徴とする方法。
  7. 請求項6に記載の方法において、前記基板を提供するステップが更に、
    前記第1の微細加工構造の第1面と、前記第2の微細加工構造の第2面との間の距離を、前記第1開口部の第1の幅と、前記1レベルのシャドーマスクの前記第1の厚さと、前記2レベルのシャドーマスクの前記第2の厚さとに基づいて、最小にする、
    ことを特徴とする方法。
  8. 請求項6に記載の方法において、
    前記デバイスが干渉計を具え、前記第1の微細加工構造がマイクロミラーを具え、前記第2の微細加工構造がビームスプリッタを具える、
    ことを特徴とする方法。
  9. 請求項8に記載の方法において、
    前記コーティング材料が金属層を具える、
    ことを特徴とする方法。
  10. 請求項9に記載の方法において、前記コーティング材料を堆積するステップが更に、
    前記マイクロミラーの高さに沿って、前記金属層のステップカバレッジの均一性を最適化することにより、前記干渉計の結合効率を最大化するステップを具える、
    ことを特徴とする方法。
  11. 請求項8に記載の方法において、
    前記マイクロミラーが移動可能であること、
    を特徴とする方法。
  12. 請求項2に記載の方法において、前記コーティング材料を堆積するステップが更に、
    前記1レベルのシャドーマスク内の前記第1開口部を用いて、前記第1の微細化構造の第1面に堆積された前記コーティング材料の輪郭および厚さを制御するステップと;
    前記2レベルのシャドーマスク内の前記第2開口部を用いて、前記基板の前記コーティング材料の広がりを制御するステップと;
    を具えることを特徴とする方法。
  13. 請求項1に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの頂面内の第3開口部を提供するステップと;
    前記シャドーマスクの底面内の前記第2開口部とは離れた第4開口部を提供するステップと;
    を具え、
    前記第4開口部が、前記第3開口部と整列し、前記第3開口部の第3の幅よりも小さい第4の幅を有し、前記第3開口部と、前記第4開口部との間の第2の重複部が、前記シャドーマスク内に第2の孔を形成する、
    ことを特徴とする方法。
  14. 請求項13に記載の方法が更に、
    前記第2の孔を通して第3の微細加工構造の第3面上に前記コーティング材料を堆積するステップを具える、
    ことを特徴とする方法。
  15. 請求項14に記載の方法において、
    前記第3開口部の第3の幅が、前記第1開口部の第1の幅と異なる、
    ことを特徴とする方法。
  16. 請求項14に記載の方法において、前記コーティング材料を堆積するステップが更に、
    前記第1開口部の第1の幅と、前記第3開口部の第3の幅との差に基づき、前記第1の微細加工構造の第1面と、前記第3の微細加工構造の第3面上に堆積される前記コーティング材料のそれぞれの厚さを制御するステップを具える、
    ことを特徴とする方法。
  17. 請求項13に記載の方法において、
    前記第4開口部の第4の幅が、前記第2開口部の第2の幅と異なる、
    ことを特徴とする方法。
  18. 請求項13に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの頂面に第5開口部を提供するステップを具え、
    前記第5開口部が、前記第1開口部および前記第3開口部を含む、
    ことを特徴とする方法。
  19. 請求項1に記載の方法において、前記コーティング材料を堆積するステップが更に、
    前記第1の孔を通して前記第1の微細加工構造の第1面上に前記コーティング材料を堆積して、前記第1面の高さにわたる前記コーティング材料の均一でないステップカバレッジを生じさせるステップを具える、
    ことを特徴とする方法。
  20. 請求項1に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクの底面内の前記第2開口部に、第1の開口部サイズの第1サブ開口部と、前記第1の開口部サイズよりも大きい第2の開口部サイズを有する第2サブ開口部とを提供するステップ、
    を具えることを特徴とする方法。
  21. 請求項20に記載の方法において、
    前記第2サブ開口部が、前記第1サブ開口部と同一平面上にあり、前記第1サブ開口部に対して傾けられている、
    ことを特徴とする方法。
  22. 請求項1に記載の方法において、前記シャドーマスクを提供するステップが更に、
    前記シャドーマスクに対応する追加基板を提供するステップと;
    前記シャドーマスクの前記底面上に、第1のパターン化されたマスクを提供するステップであって、前記第1のパターン化されたマスクは、その中に第1のマスク開口部を有するステップと;
    前記第1のマスク開口部を通して前記シャドーマスクの底面上の前記追加基板をエッチングして、前記シャドーマスクの底面上に前記第2開口部を形成するステップと;
    前記シャドーマスクの頂面に第2のパターン化されたマスクを提供するステップであって、前記第2のパターン化されたマスクは、その中に第2のマスク開口部を有するステップと;
    前記第2のマスク開口部を通して前記シャドーマスクの頂面の前記追加基板をエッチングして、前記シャドーマスクの頂面に前記第1開口部を形成するステップと;
    を具えていることを特徴とする方法。
  23. 請求項22に記載の方法において、
    前記追加基板をエッチングして前記第1開口部を形成するステップと、前記追加基板をエッチングして前記第2開口部を形成するステップはともに、深堀反応性イオンエッチング(DRIE)を利用する、
    ことを特徴とする方法。
  24. デバイス内の微細加工構造を選択的にコーティングするのに使用するシャドーマスクにおいて、
    前記シャドーマスクが、
    頂面および底面を有する基板と;
    前記基板の頂面内の第1開口部と;
    前記基板の底面内の第2開口部と;
    を具え、
    前記第2開口部が、前記第1開口部と整列し、前記第1開口部の第1の幅よりも小さく、
    前記第1開口部と前記第2開口部との間の第1の重複部が、前記シャドーマスク内に第1の孔を形成する、
    ことを特徴とするシャドーマスク。
  25. 請求項24に記載のシャドーマスクが更に、
    1レベルのシャドーマスクを具え、それが、前記基板の第1の厚さを具え、前記第1の厚さが、前記第1の孔の深さと一致し;
    2レベルのシャドーマスクを具え、それが、前記第1の厚さよりも小さい前記基板の第2の厚さを具え、前記第2の厚さを通って前記基板の底面から延在し;
    前記第2開口部が、前記2レベルのシャドーマスクに形成され;
    前記第1開口部が、前記第1の厚さと前記第2の厚さとの差に一致する、第3の厚さを通って前記頂面から延在する;
    ことを特徴とするシャドーマスク。
  26. 請求項25に記載のシャドーマスクが更に、
    前記基板の全厚を含む3レベルのシャドーマスクである、
    ことを特徴とする方法。
  27. 請求項26に記載のシャドーマスクが更に、
    前記基板の底面上の前記2レベルのシャドーマスクに近接する前記3レベルのシャドーマスクに少なくとも1つのスペーサを具える、
    ことを特徴とするシャドーマスク。
  28. 請求項25に記載のシャドーマスクが更に、
    前記2レベルのシャドーマスク内にプロテクションリップを具え、前記プロテクションリップが、前記第1開口部の第1の幅と、前記第2開口部の第2の幅との差に一致する第3の幅を有する、
    ことを特徴とするシャドーマスク。
  29. 請求項24に記載のシャドーマスクが更に、
    前記基板の頂面に第3開口部と;
    前記基板の底面内の前記第2開口部から分離する第4開口部と;
    を具え、
    前記第4開口部が、前記第3開口部と整列し、前記第3開口部の第3の幅よりも小さい第4の幅を有し、前記第3開口部と前記第4開口部との間との第2の重複部が、前記基板内に第2の孔を形成する、
    ことを特徴とする方法。
  30. 請求項29に記載のシャドーマスクにおいて、
    前記第3開口部の第3の幅が、前記第1開口部の第1の幅と異なる、
    ことを特徴とするシャドーマスク。
  31. 請求項29に記載のシャドーマスクにおいて、
    前記第4開口部の第4の幅が、前記第2開口部の第2の幅と異なる、
    ことを特徴とするシャドーマスク。
  32. 請求項29に記載のシャドーマスクが更に、
    前記基板の頂面に第5開口部を具え、
    前記第5開口部が、前記第1開口部と、前記第3開口部とを含む、
    ことを特徴とするシャドーマスク。
  33. 請求項24に記載のシャドーマスクが更に、
    前記基板の第2開口部内に第1サブ開口部を具え、前記第1サブ開口部は、第1の開口部サイズを有し;
    前記基板の第2開口部内に第2サブ開口部を具え、前記第2サブ開口部は前記第1の開口部サイズよりも大きい第2の開口部サイズを有する;
    ことを特徴とするシャドーマスク。
  34. 請求項33に記載のシャドーマスクにおいて、
    前記第2サブ開口部が、前記第1サブ開口部と同一平面内にあり、前記第1サブ開口部に対して傾けられている、
    ことを特徴とするシャドーマスク。
JP2017542406A 2015-02-20 2016-02-19 微細加工構造のための選択的なステップカバレッジ Active JP6989382B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562119065P 2015-02-20 2015-02-20
US62/119,065 2015-02-20
US15/047,032 US10562055B2 (en) 2015-02-20 2016-02-18 Selective step coverage for micro-fabricated structures
US15/047,032 2016-02-18
PCT/US2016/018802 WO2016134329A1 (en) 2015-02-20 2016-02-19 Selective step coverage for micro-fabricated structures

Publications (2)

Publication Number Publication Date
JP2018508375A true JP2018508375A (ja) 2018-03-29
JP6989382B2 JP6989382B2 (ja) 2022-01-05

Family

ID=55521817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542406A Active JP6989382B2 (ja) 2015-02-20 2016-02-19 微細加工構造のための選択的なステップカバレッジ

Country Status (5)

Country Link
US (2) US10562055B2 (ja)
EP (1) EP3259227B1 (ja)
JP (1) JP6989382B2 (ja)
CN (1) CN107250033B (ja)
WO (1) WO2016134329A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106086782B (zh) * 2016-06-28 2018-10-23 京东方科技集团股份有限公司 一种掩膜版组件及其安装方法、蒸镀装置
CA3078896A1 (en) * 2017-11-06 2019-05-09 Magic Leap, Inc. Method and system for tunable gradient patterning using a shadow mask
US11047039B2 (en) * 2018-01-08 2021-06-29 Applied Materials, Inc. Substrate carrier having hard mask
CN108726474A (zh) * 2018-06-05 2018-11-02 中国电子科技集团公司第二十六研究所 一种制作三维电极图形的辅助装置
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
EP4050121A4 (en) 2019-10-21 2024-04-17 Jiangsu Favored Nanotechnology Co., Ltd. Coating method and film layer thereof, and coating fixture and application thereof
CN110699662B (zh) * 2019-10-21 2022-05-27 江苏菲沃泰纳米科技股份有限公司 镀膜方法及其膜层
US11335531B2 (en) * 2020-02-13 2022-05-17 Applied Materials, Inc. Shadow mask apparatus and methods for variable etch depths
CN111893432B (zh) * 2020-08-11 2022-11-29 京东方科技集团股份有限公司 一种掩膜板及其制作方法、显示基板及其制作方法
US20220100078A1 (en) * 2020-09-25 2022-03-31 Applied Materials, Inc. Devices and methods for variable etch depths
IT202100011039A1 (it) 2021-04-30 2022-10-30 St Microelectronics Srl Procedimento per la fabbricazione di un dispositivo microelettromeccanico a specchio e dispositivo microelettromeccanico a specchio
CN115268059A (zh) * 2021-04-30 2022-11-01 意法半导体股份有限公司 制造微机电反射镜器件的方法和微机电反射镜器件
CN115786844A (zh) * 2021-09-10 2023-03-14 北京华卓精科科技股份有限公司 改善沉积薄膜厚度均匀性的方法及其掩膜板
US20230333294A1 (en) * 2022-04-14 2023-10-19 California Institute Of Technology Non-Uniform-Thickness Layers and Methods for Forming
DE102024204674A1 (de) * 2024-05-21 2025-11-27 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Strukturieren und/oder Beschichten bereits vorstrukturierter und/oder vorbeschichteter Substratoberflächen eines Produktwafers

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776842A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Pattern forming method
JPH06104206A (ja) * 1992-09-18 1994-04-15 Seiko Instr Inc 半導体装置の製造方法および製造装置
US20060021869A1 (en) * 2004-07-28 2006-02-02 Advantech Global, Ltd System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process
JP2006199998A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 成膜装置、成膜方法
JP2011074404A (ja) * 2009-09-29 2011-04-14 Nippon Seiki Co Ltd 蒸着用マスク
JP4699676B2 (ja) * 2000-07-12 2011-06-15 スリーエム イノベイティブ プロパティズ カンパニー カプセル化された有機電子装置とその製造方法
US20130100424A1 (en) * 2011-10-20 2013-04-25 Si-Ware Systems Integrated monolithic optical bench containing 3-D curved optical elements and methods of its fabrication
JP2013253316A (ja) * 2012-05-09 2013-12-19 Iza Corp スパッタリング装置
US20140020628A1 (en) * 2012-07-17 2014-01-23 Wintek Corporation Shadow mask module and organic vapor deposition apparatus and thermal evaporation apparatus using the same
US20140220715A1 (en) * 2013-02-01 2014-08-07 Tae-Wook Kang Thin-film deposition mask, method of fabricating the same, and method of fabricating an organic light emitting display apparatus using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0987828A (ja) * 1995-09-28 1997-03-31 Murata Mfg Co Ltd 電子部品の電極を形成する方法およびそれに用いる装置
TW480572B (en) * 2001-04-11 2002-03-21 Princo Corp Vacuum vapor deposition apparatus
US6884327B2 (en) * 2002-03-16 2005-04-26 Tao Pan Mode size converter for a planar waveguide
JP2006002243A (ja) 2004-06-21 2006-01-05 Seiko Epson Corp マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
JP4438710B2 (ja) * 2005-07-20 2010-03-24 セイコーエプソン株式会社 マスク、マスクチップ、マスクの製造方法及びマスクチップの製造方法
US7485956B2 (en) 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities
US7796267B2 (en) 2006-09-28 2010-09-14 Si-Ware Systems System, method and apparatus for a micromachined interferometer using optical splitting
JP2008264137A (ja) * 2007-04-18 2008-11-06 Topcon Corp 角膜観察装置
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
TWI547578B (zh) * 2013-02-04 2016-09-01 夏普股份有限公司 蒸鍍裝置及蒸鍍方法
KR102134363B1 (ko) * 2013-09-10 2020-07-16 삼성디스플레이 주식회사 메탈 마스크 제작 방법 및 이를 이용한 메탈 마스크
CN103589996A (zh) * 2013-10-09 2014-02-19 昆山允升吉光电科技有限公司 一种掩模板
CN103882375B (zh) * 2014-03-12 2016-03-09 京东方科技集团股份有限公司 一种掩膜板及其制作方法
CN203999787U (zh) 2014-08-12 2014-12-10 北京维信诺科技有限公司 一种蒸镀掩膜版

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776842A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Pattern forming method
JPH06104206A (ja) * 1992-09-18 1994-04-15 Seiko Instr Inc 半導体装置の製造方法および製造装置
JP4699676B2 (ja) * 2000-07-12 2011-06-15 スリーエム イノベイティブ プロパティズ カンパニー カプセル化された有機電子装置とその製造方法
US20060021869A1 (en) * 2004-07-28 2006-02-02 Advantech Global, Ltd System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process
JP2006199998A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 成膜装置、成膜方法
JP2011074404A (ja) * 2009-09-29 2011-04-14 Nippon Seiki Co Ltd 蒸着用マスク
US20130100424A1 (en) * 2011-10-20 2013-04-25 Si-Ware Systems Integrated monolithic optical bench containing 3-D curved optical elements and methods of its fabrication
JP2013253316A (ja) * 2012-05-09 2013-12-19 Iza Corp スパッタリング装置
US20140020628A1 (en) * 2012-07-17 2014-01-23 Wintek Corporation Shadow mask module and organic vapor deposition apparatus and thermal evaporation apparatus using the same
US20140220715A1 (en) * 2013-02-01 2014-08-07 Tae-Wook Kang Thin-film deposition mask, method of fabricating the same, and method of fabricating an organic light emitting display apparatus using the same

Also Published As

Publication number Publication date
CN107250033A (zh) 2017-10-13
EP3259227A1 (en) 2017-12-27
EP3259227C0 (en) 2025-01-01
US11499218B2 (en) 2022-11-15
US20200130006A1 (en) 2020-04-30
CN107250033B (zh) 2020-10-09
WO2016134329A1 (en) 2016-08-25
JP6989382B2 (ja) 2022-01-05
US10562055B2 (en) 2020-02-18
EP3259227B1 (en) 2025-01-01
US20160246010A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6989382B2 (ja) 微細加工構造のための選択的なステップカバレッジ
US9618323B2 (en) Method for manufacturing optical interferometer
JP7416866B2 (ja) 角度付きエッチングツール内での基板回転によるエッチング角度の制御
JP5860809B2 (ja) マイクロ電子機械的システム(mems)干渉計
KR20170037980A (ko) 점진적으로 변화하는 그루브 특성을 갖는 회절 격자를 포함하는 광학 컴포넌트
US7903318B2 (en) MEMS micromirror devices with anti-reflective structures
CN103582830A (zh) 光学部件的制造方法以及光学部件
JP6644802B2 (ja) 高度/選択的に制御した光学面を有するマイクロオプティカルベンチデバイス
JP7443781B2 (ja) 透過型回折格子素子及び光を波長に応じた向きに進ませる方法
US12258658B2 (en) Method of manufacturing a linearly variable optical filter
Garcia et al. All-silicon multispot 2D beam steering MEMS mirror
US10663624B2 (en) Method for creating a nanostructure in a transparent substrate
JP4307449B2 (ja) 微小光デバイスの作製方法
KR20200039568A (ko) 간섭계 장치용 거울 장치, 간섭계 장치, 간섭계 장치용 거울 장치의 제조 방법, 및 간섭계 장치의 제조 방법

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20171006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201030

C116 Written invitation by the chief administrative judge to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C116

Effective date: 20201117

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201117

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210413

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210420

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211109

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211202

R150 Certificate of patent or registration of utility model

Ref document number: 6989382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250