JPH0987828A - 電子部品の電極を形成する方法およびそれに用いる装置 - Google Patents
電子部品の電極を形成する方法およびそれに用いる装置Info
- Publication number
- JPH0987828A JPH0987828A JP7276552A JP27655295A JPH0987828A JP H0987828 A JPH0987828 A JP H0987828A JP 7276552 A JP7276552 A JP 7276552A JP 27655295 A JP27655295 A JP 27655295A JP H0987828 A JPH0987828 A JP H0987828A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- work
- masking
- electrode
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 230000000873 masking effect Effects 0.000 claims abstract description 178
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000007772 electrode material Substances 0.000 claims abstract description 39
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 45
- 238000004544 sputter deposition Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000002245 particle Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 生産工程の省力化が図れ、しかも、膜厚の異
なる電極を形成することができる、電子部品の電極形成
方法およびそれに用いられる電極形成装置を提供する。 【解決手段】 ワーク２２を準備する工程と、ワーク２
２の主面上にマスク部材１２を配置する工程と、マスク
部材１２の主面側から電極となる電極材料を付与する工
程とを含み、マスク部材１２は、たとえば矩形環状の第
１のマスキング部１４と、たとえば矩形の第２のマスキ
ング部１６と、第２のマスキング部１６を第１のマスキ
ング部１４に支持するたとえば４つの短冊状の疑似マス
キング部１８ａ，１８ｂ，１８ｃ，１８ｄとで構成され
る。この場合、マスク部材１２には、第１のマスキング
部１４と第２のマスキング部１６と疑似マスキング部１
８ａ〜１８ｄとが協働して、貫通孔２０ａ，２０ｂ，２
０ｃ，２０ｄが形成される。
なる電極を形成することができる、電子部品の電極形成
方法およびそれに用いられる電極形成装置を提供する。 【解決手段】 ワーク２２を準備する工程と、ワーク２
２の主面上にマスク部材１２を配置する工程と、マスク
部材１２の主面側から電極となる電極材料を付与する工
程とを含み、マスク部材１２は、たとえば矩形環状の第
１のマスキング部１４と、たとえば矩形の第２のマスキ
ング部１６と、第２のマスキング部１６を第１のマスキ
ング部１４に支持するたとえば４つの短冊状の疑似マス
キング部１８ａ，１８ｂ，１８ｃ，１８ｄとで構成され
る。この場合、マスク部材１２には、第１のマスキング
部１４と第２のマスキング部１６と疑似マスキング部１
８ａ〜１８ｄとが協働して、貫通孔２０ａ，２０ｂ，２
０ｃ，２０ｄが形成される。
Description
【０００１】
【発明の属する技術分野】この発明は、電子部品の電極
を形成する方法およびそれに用いる装置に関し、特に、
たとえば、セラミック発振子およびセラミックフィルタ
などの電子部品の電極を形成する方法およびそれに用い
る装置に関する。
を形成する方法およびそれに用いる装置に関し、特に、
たとえば、セラミック発振子およびセラミックフィルタ
などの電子部品の電極を形成する方法およびそれに用い
る装置に関する。
【０００２】
【従来の技術】従来、電子部品の基板上に電極パターン
を形成する方法としては、たとえば金属からなるマスク
板を用いて、スパッタリングや蒸着などの方法により、
基板の表面に所望の電極パターンを形成する方法があっ
た。この電極パターン形成方法では、電極パターンに対
応する貫通孔を有するマスク板を基板の一方主面上に取
り付け、そのマスク板の上側からスパッタリング処理を
施すことによって、電極となる電極材料が貫通孔を通っ
て基板表面に付着し、電極膜を形成する。その結果、基
板の一方主面上には、所望の電極パターンが形成され
る。
を形成する方法としては、たとえば金属からなるマスク
板を用いて、スパッタリングや蒸着などの方法により、
基板の表面に所望の電極パターンを形成する方法があっ
た。この電極パターン形成方法では、電極パターンに対
応する貫通孔を有するマスク板を基板の一方主面上に取
り付け、そのマスク板の上側からスパッタリング処理を
施すことによって、電極となる電極材料が貫通孔を通っ
て基板表面に付着し、電極膜を形成する。その結果、基
板の一方主面上には、所望の電極パターンが形成され
る。
【０００３】また、従来の電極パターン形成方法には、
スパッタリングや蒸着などの方法により、基板の一方主
面全面に電極となる電極膜を成膜し、その後、不要部分
をたとえば印刷やエッチングなどの方法により除去し
て、所望の電極パターンを形成する方法があった。
スパッタリングや蒸着などの方法により、基板の一方主
面全面に電極となる電極膜を成膜し、その後、不要部分
をたとえば印刷やエッチングなどの方法により除去し
て、所望の電極パターンを形成する方法があった。
【０００４】
【発明が解決しようとする課題】しかしながら、マスク
板を用いる前者の電極パターン形成方法では、電極部に
囲まれた無電極部を有する、たとえば環状の電極パター
ンを形成することが困難であった。
板を用いる前者の電極パターン形成方法では、電極部に
囲まれた無電極部を有する、たとえば環状の電極パター
ンを形成することが困難であった。
【０００５】また、基板の表面全面に電極膜を成膜した
後で印刷やエッチングなどを施す後者の電極パターン形
成方法では、印刷やエッチング処理を施す工程を必要と
するため、生産性の悪いものであった。しかも、エッチ
ング処理を施した場合には、基板表面が損傷して製品自
体の電気的特性に支障をきたす恐れがあった。すなわ
ち、エッチング処理により、基板表面に変質層を形成す
る恐れがあった。
後で印刷やエッチングなどを施す後者の電極パターン形
成方法では、印刷やエッチング処理を施す工程を必要と
するため、生産性の悪いものであった。しかも、エッチ
ング処理を施した場合には、基板表面が損傷して製品自
体の電気的特性に支障をきたす恐れがあった。すなわ
ち、エッチング処理により、基板表面に変質層を形成す
る恐れがあった。
【０００６】さらに、上述の前者および後者の電極パタ
ーンの形成方法では、電極膜が成膜される基板面上にお
いて、電極膜の厚みに変化をつける場合、成膜工程を２
回以上行う必要があり、非常に手間のかかるものであっ
た。つまり、これらの電極パターン形成方法では、基板
面上で膜厚の違う電極を簡単に形成することが困難であ
った。
ーンの形成方法では、電極膜が成膜される基板面上にお
いて、電極膜の厚みに変化をつける場合、成膜工程を２
回以上行う必要があり、非常に手間のかかるものであっ
た。つまり、これらの電極パターン形成方法では、基板
面上で膜厚の違う電極を簡単に形成することが困難であ
った。
【０００７】それゆえに、この発明の主たる目的は、生
産工程の省力化が図れ、しかも、膜厚の異なる電極を形
成することができる、電子部品の電極を形成する方法お
よびそれに用いられる装置を提供することである。
産工程の省力化が図れ、しかも、膜厚の異なる電極を形
成することができる、電子部品の電極を形成する方法お
よびそれに用いられる装置を提供することである。
【０００８】
【課題を解決するための手段】この発明は、ワークを準
備する工程と、ワークの主面上にマスクを配置する工程
と、マスクの主面側から電極となる電極材料を付与する
工程とを含み、マスクは、マスクの一方主面から他方主
面に貫通される貫通孔と、ワークの所定の部分に接触
し、ワークの所定の部分を遮蔽するマスキング部と、ワ
ークの厚み方向にワークと間隔を隔てて形成され、ワー
クの所定の部分を疑似的に遮蔽する疑似マスキング部と
を含む、電子部品の電極を形成する方法である。
備する工程と、ワークの主面上にマスクを配置する工程
と、マスクの主面側から電極となる電極材料を付与する
工程とを含み、マスクは、マスクの一方主面から他方主
面に貫通される貫通孔と、ワークの所定の部分に接触
し、ワークの所定の部分を遮蔽するマスキング部と、ワ
ークの厚み方向にワークと間隔を隔てて形成され、ワー
クの所定の部分を疑似的に遮蔽する疑似マスキング部と
を含む、電子部品の電極を形成する方法である。
【０００９】また、この発明は、マスクを用いてワーク
に電極となる電極材料を付着させる電子部品の電極を形
成する装置であって、マスクは、マスクの一方主面から
他方主面に貫通される貫通孔と、ワークの所定の部分に
接触し、ワークの所定の部分を遮蔽するマスキング部
と、ワークの厚み方向にワークと間隔を隔てて形成さ
れ、ワークの所定の部分を疑似的に遮蔽する疑似マスキ
ング部とを含む、電子部品の電極を形成する装置であ
る。
に電極となる電極材料を付着させる電子部品の電極を形
成する装置であって、マスクは、マスクの一方主面から
他方主面に貫通される貫通孔と、ワークの所定の部分に
接触し、ワークの所定の部分を遮蔽するマスキング部
と、ワークの厚み方向にワークと間隔を隔てて形成さ
れ、ワークの所定の部分を疑似的に遮蔽する疑似マスキ
ング部とを含む、電子部品の電極を形成する装置であ
る。
【００１０】擬似マスキング部とワークとの間隔をａと
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａ＜３
となるように、マスクが形成されると効果的である。ま
た、マスクは、複数の擬似マスキング部を有する形態が
ある。この場合、擬似マスキング部は、複数に配列する
ことができ、さらに、格子状に配列することもできる。
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａ＜３
となるように、マスクが形成されると効果的である。ま
た、マスクは、複数の擬似マスキング部を有する形態が
ある。この場合、擬似マスキング部は、複数に配列する
ことができ、さらに、格子状に配列することもできる。
【００１１】さらに、この発明は、ワークを準備する工
程と、ワークの主面上にマスクを配置する工程と、マス
クの主面側から電極となる電極材料を付与する工程とを
含み、マスクは、マスクの一方主面から他方主面に貫通
される貫通孔と、ワークの厚み方向にワークと間隔を隔
てて形成され、ワークの所定の部分を疑似的に遮蔽する
疑似マスキング部とを有し、擬似マスキング部とワーク
との間隔をａとし、擬似マスキング部の幅をｂとしたと
き、ｂ／ａが３以上となるように、マスクが形成され
る、電子部品の電極を形成する方法である。
程と、ワークの主面上にマスクを配置する工程と、マス
クの主面側から電極となる電極材料を付与する工程とを
含み、マスクは、マスクの一方主面から他方主面に貫通
される貫通孔と、ワークの厚み方向にワークと間隔を隔
てて形成され、ワークの所定の部分を疑似的に遮蔽する
疑似マスキング部とを有し、擬似マスキング部とワーク
との間隔をａとし、擬似マスキング部の幅をｂとしたと
き、ｂ／ａが３以上となるように、マスクが形成され
る、電子部品の電極を形成する方法である。
【００１２】さらに、この発明は、マスクを用いてワー
クに電極となる電極材料を付着させる電子部品の電極を
形成する装置であって、マスクは、マスクの一方主面か
ら他方主面に貫通される貫通孔と、ワークの厚み方向に
ワークと間隔を隔てて形成され、ワークの所定の部分を
疑似的に遮蔽する疑似マスキング部とを含み、擬似マス
キング部とワークとの間隔をａとし、擬似マスキング部
の幅をｂとしたとき、ｂ／ａが３以上となるように、マ
スクが形成される、電子部品の電極を形成する装置であ
る。
クに電極となる電極材料を付着させる電子部品の電極を
形成する装置であって、マスクは、マスクの一方主面か
ら他方主面に貫通される貫通孔と、ワークの厚み方向に
ワークと間隔を隔てて形成され、ワークの所定の部分を
疑似的に遮蔽する疑似マスキング部とを含み、擬似マス
キング部とワークとの間隔をａとし、擬似マスキング部
の幅をｂとしたとき、ｂ／ａが３以上となるように、マ
スクが形成される、電子部品の電極を形成する装置であ
る。
【００１３】さらに、この発明は、ワークを準備する工
程と、ワークの主面上にマスクを配置する工程と、マス
クの主面側から電極となる電極材料を付与する工程とを
含み、マスクは、マスクの一方主面から他方主面に貫通
される貫通孔と、ワークの厚み方向にワークと間隔を隔
てて形成され、ワークの所定の部分を疑似的に遮蔽する
疑似マスキング部とを有し、擬似マスキング部は、擬似
マスキング部とワークとの間隔をａとし、擬似マスキン
グ部の幅をｂとしたとき、ｂ／ａが３未満となる第１の
擬似マスキング部と、ｂ／ａが３以上となる第２の擬似
マスキング部とを含む、電子部品の電極を形成する方法
である。
程と、ワークの主面上にマスクを配置する工程と、マス
クの主面側から電極となる電極材料を付与する工程とを
含み、マスクは、マスクの一方主面から他方主面に貫通
される貫通孔と、ワークの厚み方向にワークと間隔を隔
てて形成され、ワークの所定の部分を疑似的に遮蔽する
疑似マスキング部とを有し、擬似マスキング部は、擬似
マスキング部とワークとの間隔をａとし、擬似マスキン
グ部の幅をｂとしたとき、ｂ／ａが３未満となる第１の
擬似マスキング部と、ｂ／ａが３以上となる第２の擬似
マスキング部とを含む、電子部品の電極を形成する方法
である。
【００１４】さらに、この発明は、マスクを用いてワー
クに電極となる電極材料を付着させる電子部品の電極を
形成する装置であって、マスクは、マスクの一方主面か
ら他方主面に貫通される貫通孔と、ワークの厚み方向に
ワークと間隔を隔てて形成され、ワークの所定の部分を
疑似的に遮蔽する疑似マスキング部とを有し、擬似マス
キング部は、擬似マスキング部とワークとの間隔をａと
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａが３
未満となる第１の擬似マスキング部と、ｂ／ａが３以上
となる第２の擬似マスキング部とを含む、電子部品の電
極を形成する装置である。
クに電極となる電極材料を付着させる電子部品の電極を
形成する装置であって、マスクは、マスクの一方主面か
ら他方主面に貫通される貫通孔と、ワークの厚み方向に
ワークと間隔を隔てて形成され、ワークの所定の部分を
疑似的に遮蔽する疑似マスキング部とを有し、擬似マス
キング部は、擬似マスキング部とワークとの間隔をａと
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａが３
未満となる第１の擬似マスキング部と、ｂ／ａが３以上
となる第２の擬似マスキング部とを含む、電子部品の電
極を形成する装置である。
【００１５】
【作用】電極材料は、貫通孔を通って、貫通孔により露
出したワークの主面上に付着する。マスキング部は、電
極材料が付着しないように、ワークの主面上の所定部分
に接触し、ワークの主面上の所定部分を遮蔽する。擬似
マスキング部は、マスキング部を支持し、かつ、補強す
る。また、電極材料が貫通孔を通過したとき、擬似マス
キング部とワークの主面との間に電極材料が回り込ん
で、擬似マスキング部と対向するワークの主面上の部分
にも電極材料が付着する。そのため、ワークの主面上に
は、所望の電極パターンに対応するように、電極材料が
付着し、電極膜を形成する。この場合、ワーク主面上に
おいて、擬似マスキング部と対向する部分は、ワークと
間隔を隔てて設けられる擬似マスキング部により、擬似
的に遮蔽されるため、その擬似マスキング部と対向する
部分に付着する電極材料は、貫通孔により露出されるワ
ーク主面上に付着する電極材料よりも少なくなり、膜厚
が小さくなる。
出したワークの主面上に付着する。マスキング部は、電
極材料が付着しないように、ワークの主面上の所定部分
に接触し、ワークの主面上の所定部分を遮蔽する。擬似
マスキング部は、マスキング部を支持し、かつ、補強す
る。また、電極材料が貫通孔を通過したとき、擬似マス
キング部とワークの主面との間に電極材料が回り込ん
で、擬似マスキング部と対向するワークの主面上の部分
にも電極材料が付着する。そのため、ワークの主面上に
は、所望の電極パターンに対応するように、電極材料が
付着し、電極膜を形成する。この場合、ワーク主面上に
おいて、擬似マスキング部と対向する部分は、ワークと
間隔を隔てて設けられる擬似マスキング部により、擬似
的に遮蔽されるため、その擬似マスキング部と対向する
部分に付着する電極材料は、貫通孔により露出されるワ
ーク主面上に付着する電極材料よりも少なくなり、膜厚
が小さくなる。
【００１６】擬似マスキング部とワークとの間隔をａと
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａ＜３
となるように、マスクを形成した場合、電極材料が擬似
マスキング部とワーク主面との間に回り込んで、擬似マ
スキング部と対向するワーク主面上の所定の部分に付着
して形成される電極膜の厚みが確保される。
し、擬似マスキング部の幅をｂとしたとき、ｂ／ａ＜３
となるように、マスクを形成した場合、電極材料が擬似
マスキング部とワーク主面との間に回り込んで、擬似マ
スキング部と対向するワーク主面上の所定の部分に付着
して形成される電極膜の厚みが確保される。
【００１７】さらに、擬似マスキング部を複数に配列す
るかまたは格子状に配列した場合、擬似マスキング部と
ワークの主面との間に回り込んだ電極材料が平滑に付着
する。これは、擬似マスキング部が単一の場合と比べ
て、ワーク主面上において、擬似マスキング部と対向す
る部分が多くなるので、電極材料の付着面積が細分化さ
れ、結果として、電極材料がワーク主面に平滑に付着す
る。
るかまたは格子状に配列した場合、擬似マスキング部と
ワークの主面との間に回り込んだ電極材料が平滑に付着
する。これは、擬似マスキング部が単一の場合と比べ
て、ワーク主面上において、擬似マスキング部と対向す
る部分が多くなるので、電極材料の付着面積が細分化さ
れ、結果として、電極材料がワーク主面に平滑に付着す
る。
【００１８】さらに、擬似マスキング部とワークとの間
隔をａとし、擬似マスキング部の幅をｂとしたとき、ｂ
／ａが３以上となる第２の擬似マスキング部を含むマス
クを形成した場合、ワークの主面において、第２の擬似
マスキング部と対向する所定部分には、電極材料が回り
込まず、そのため、電極材料が付着しない。すなわち、
ｂ／ａが３以上に形成された第２の擬似マスキング部
は、ワークの所定の部分を選択的に遮蔽する。
隔をａとし、擬似マスキング部の幅をｂとしたとき、ｂ
／ａが３以上となる第２の擬似マスキング部を含むマス
クを形成した場合、ワークの主面において、第２の擬似
マスキング部と対向する所定部分には、電極材料が回り
込まず、そのため、電極材料が付着しない。すなわち、
ｂ／ａが３以上に形成された第２の擬似マスキング部
は、ワークの所定の部分を選択的に遮蔽する。
【００１９】
【発明の効果】この発明によれば、生産工程の省力化が
図れ、しかも、膜厚の異なる電極を形成することができ
る、電子部品の電極を形成する方法およびそれに用いら
れる装置が得られる。
図れ、しかも、膜厚の異なる電極を形成することができ
る、電子部品の電極を形成する方法およびそれに用いら
れる装置が得られる。
【００２０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
【００２１】
【発明の実施の形態】図１はこの発明の実施の形態の一
例を示す要部分解斜視図であり、図２はその要部斜視図
であり、図３は図２の線ＩＩＩ−ＩＩＩにおける断面図
である。この発明の実施の形態の説明では、まず、この
発明の電子部品の電極を形成する方法に適用される装置
について説明する。
例を示す要部分解斜視図であり、図２はその要部斜視図
であり、図３は図２の線ＩＩＩ−ＩＩＩにおける断面図
である。この発明の実施の形態の説明では、まず、この
発明の電子部品の電極を形成する方法に適用される装置
について説明する。
【００２２】この装置１０は、マスクとしてのマスク部
材１２を含む。マスク部材１２は、たとえば矩形環状の
第１のマスキング部１４を含む。マスキング部１４の中
央には、たとえば矩形の第２のマスキング部１６が配設
される。第２のマスキング部１６は、たとえば４つの擬
似マスキング部１８ａ，１８ｂ，１８ｃおよび１８ｄに
よって、第１のマスキング部１４に支持される。つま
り、第１のマスキング部１４の内周側端面と第２のマス
キング部１６の外周側端面とは、間隔を隔てて、４つの
擬似マスキング部１８ａ〜１８ｄによって接続される。
材１２を含む。マスク部材１２は、たとえば矩形環状の
第１のマスキング部１４を含む。マスキング部１４の中
央には、たとえば矩形の第２のマスキング部１６が配設
される。第２のマスキング部１６は、たとえば４つの擬
似マスキング部１８ａ，１８ｂ，１８ｃおよび１８ｄに
よって、第１のマスキング部１４に支持される。つま
り、第１のマスキング部１４の内周側端面と第２のマス
キング部１６の外周側端面とは、間隔を隔てて、４つの
擬似マスキング部１８ａ〜１８ｄによって接続される。
【００２３】４つの擬似マスキング部１８ａ〜１８ｄ
は、それぞれ、たとえば短冊状に形成される。１つの擬
似マスキング部１８ａは、第１のマスキング部１４の一
方の長辺部１４ａと、その長辺部１４ａと向かい合う第
２のマスキング部１６の一方の長辺部１６ａとの間に配
置される。そして、擬似マスキング部１８ａは、その長
手方向の一端が第１のマスキング部１４の長辺部１４ａ
の長手方向の中央でその内周側端面の上部に固着され、
その長手方向の他端が第２のマスキング部１６の長辺部
１６ａの中央でその内周側端面の上部に固着される。
は、それぞれ、たとえば短冊状に形成される。１つの擬
似マスキング部１８ａは、第１のマスキング部１４の一
方の長辺部１４ａと、その長辺部１４ａと向かい合う第
２のマスキング部１６の一方の長辺部１６ａとの間に配
置される。そして、擬似マスキング部１８ａは、その長
手方向の一端が第１のマスキング部１４の長辺部１４ａ
の長手方向の中央でその内周側端面の上部に固着され、
その長手方向の他端が第２のマスキング部１６の長辺部
１６ａの中央でその内周側端面の上部に固着される。
【００２４】すなわち、４つの擬似マスキング部１８ａ
〜１８ｄは、第１のマスキング部１４および第２のマス
キング部１６の厚み方向の一端から所定の間隔を隔て
て、その厚み方向の他端側に形成される。なお、擬似マ
スキング部１８ａの上端面と第１のマスキング部１４の
上端面と第２のマスキング部１６の上端面とは、面一に
なるように形成される。
〜１８ｄは、第１のマスキング部１４および第２のマス
キング部１６の厚み方向の一端から所定の間隔を隔て
て、その厚み方向の他端側に形成される。なお、擬似マ
スキング部１８ａの上端面と第１のマスキング部１４の
上端面と第２のマスキング部１６の上端面とは、面一に
なるように形成される。
【００２５】同様にして、擬似マスキング部１８ｂは、
第１のマスキング部１４の他方の長辺部１４ｂと、その
長辺部１４ｂと向かい合う第２のマスキング部１６の他
方の長辺部１６ｂとの間に配置される。そして、擬似マ
スキング部１８ｂは、その長手方向の一端が第１のマス
キング部１４の長辺部１４ｂの長手方向の中央でその内
周側端面の上部に固着され、その長手方向の他端が第２
のマスキング部１６の長辺部１６ｂの中央でその内周側
端面の上部に固着される。
第１のマスキング部１４の他方の長辺部１４ｂと、その
長辺部１４ｂと向かい合う第２のマスキング部１６の他
方の長辺部１６ｂとの間に配置される。そして、擬似マ
スキング部１８ｂは、その長手方向の一端が第１のマス
キング部１４の長辺部１４ｂの長手方向の中央でその内
周側端面の上部に固着され、その長手方向の他端が第２
のマスキング部１６の長辺部１６ｂの中央でその内周側
端面の上部に固着される。
【００２６】さらに、擬似マスキング部１８ｃは、第１
のマスキング部１４の一方の短辺部１４ｃと、その短辺
部１４ｃと向かい合う第２のマスキング部１６の一方の
短辺部１６ｃとの間に配置される。そして、擬似マスキ
ング部１８ｃは、その長手方向の一端が第１のマスキン
グ部１４の短辺部１４ｃの長手方向の中央でその内周側
端面の上部に固着され、その長手方向の他端が第２のマ
スキング部１６の短辺部１６ｃの中央でその内周側端面
の上部に固着される。
のマスキング部１４の一方の短辺部１４ｃと、その短辺
部１４ｃと向かい合う第２のマスキング部１６の一方の
短辺部１６ｃとの間に配置される。そして、擬似マスキ
ング部１８ｃは、その長手方向の一端が第１のマスキン
グ部１４の短辺部１４ｃの長手方向の中央でその内周側
端面の上部に固着され、その長手方向の他端が第２のマ
スキング部１６の短辺部１６ｃの中央でその内周側端面
の上部に固着される。
【００２７】さらに、擬似マスキング部１８ｄは、第１
のマスキング部１４の他方の短辺部１４ｄと、その短辺
部１４ｄと向かい合う第２のマスキング部１６の他方の
短辺部１６ｄとの間に配置される。そして、擬似マスキ
ング部１８ｄは、その長手方向の一端が第１のマスキン
グ部１４の短辺部１４ｄの長手方向の中央でその内周側
端面の上部に固着され、その長手方向の他端が第２のマ
スキング部１６の短辺部１６ｄの中央でその内周側端面
の上部に固着される。
のマスキング部１４の他方の短辺部１４ｄと、その短辺
部１４ｄと向かい合う第２のマスキング部１６の他方の
短辺部１６ｄとの間に配置される。そして、擬似マスキ
ング部１８ｄは、その長手方向の一端が第１のマスキン
グ部１４の短辺部１４ｄの長手方向の中央でその内周側
端面の上部に固着され、その長手方向の他端が第２のマ
スキング部１６の短辺部１６ｄの中央でその内周側端面
の上部に固着される。
【００２８】この発明の実施の形態例では、後述する基
板２２にマスク部材１２を取り付けた場合に、特に、図
３に示すように、基板２２の一方主面と各擬似マスキン
グ部１８ａ〜１８ｄとの厚み方向の間隔をａとし、各擬
似マスキング部１８ａ〜１８ｄの幅をｂとすると、ｂ／
ａの値が、ｂ／ａ＜３となるように、マスク部材１２が
構成される。
板２２にマスク部材１２を取り付けた場合に、特に、図
３に示すように、基板２２の一方主面と各擬似マスキン
グ部１８ａ〜１８ｄとの厚み方向の間隔をａとし、各擬
似マスキング部１８ａ〜１８ｄの幅をｂとすると、ｂ／
ａの値が、ｂ／ａ＜３となるように、マスク部材１２が
構成される。
【００２９】このマスク部材１２では、第１のマスキン
グ部１４、第２のマスキング部１６および４つの擬似マ
スキング部１８ａ〜１８ｄが協働して、マスク部材１２
に、たとえば平面略Ｌ字形の４つの貫通孔２０ａ，２０
ｂ，２０ｃおよび２０ｄを形成している。なお、第１の
マスキング部１４、第２のマスキング部１６および４つ
の擬似マスキング部１８ａ〜１８ｄは、たとえばステン
レスなどの金属材料で一体的に形成される。
グ部１４、第２のマスキング部１６および４つの擬似マ
スキング部１８ａ〜１８ｄが協働して、マスク部材１２
に、たとえば平面略Ｌ字形の４つの貫通孔２０ａ，２０
ｂ，２０ｃおよび２０ｄを形成している。なお、第１の
マスキング部１４、第２のマスキング部１６および４つ
の擬似マスキング部１８ａ〜１８ｄは、たとえばステン
レスなどの金属材料で一体的に形成される。
【００３０】また、擬似マスキング部１８ａ〜１８ｄ
は、マスク部材１２の成形加工時に、それらの部分をた
とえばハーフエッチングすることにより、第１のマスキ
ング部１４および第２のマスキング部１６の肉厚よりも
小さく形成される。なお、通常、マスクの加工は、マス
ク板の両面に所望のマスクパターンに対応したレジスト
を塗布して、両面側からエッチング加工するものである
が、ここで言うハーフエッチングとは、両面で異なる形
状のレジストを塗布して、部分的に片方の面側からのみ
エッチング加工を施すことを示している。
は、マスク部材１２の成形加工時に、それらの部分をた
とえばハーフエッチングすることにより、第１のマスキ
ング部１４および第２のマスキング部１６の肉厚よりも
小さく形成される。なお、通常、マスクの加工は、マス
ク板の両面に所望のマスクパターンに対応したレジスト
を塗布して、両面側からエッチング加工するものである
が、ここで言うハーフエッチングとは、両面で異なる形
状のレジストを塗布して、部分的に片方の面側からのみ
エッチング加工を施すことを示している。
【００３１】この発明の実施の形態例では、第１のマス
キング部１４および第２のマスキング部１６の厚み方向
の一端から各擬似マスキング部１８ａ〜１８ｄまでの間
隔をａとし、各擬似マスキング部１８ａ〜１８ｄの幅を
ｂとしたとき、ｂ／ａ＜３の関係を満足するように、ａ
およびｂの大きさが決定される。
キング部１４および第２のマスキング部１６の厚み方向
の一端から各擬似マスキング部１８ａ〜１８ｄまでの間
隔をａとし、各擬似マスキング部１８ａ〜１８ｄの幅を
ｂとしたとき、ｂ／ａ＜３の関係を満足するように、ａ
およびｂの大きさが決定される。
【００３２】次に、上述のマスク部材１２を具備した装
置１０を用いて、電子部品の電極を形成する方法につい
て、図１，図２，図３を参照しながら説明する。この発
明の実施の形態例では、マスク部材１２を具備するたと
えばグロー放電スパッタ装置などが用いられる。
置１０を用いて、電子部品の電極を形成する方法につい
て、図１，図２，図３を参照しながら説明する。この発
明の実施の形態例では、マスク部材１２を具備するたと
えばグロー放電スパッタ装置などが用いられる。
【００３３】まず、ワークとしてのたとえば矩形平面状
の基板２２が準備される。なお、基板２２としては、た
とえば圧電セラミックスなどで形成されたものが用いら
れる。
の基板２２が準備される。なお、基板２２としては、た
とえば圧電セラミックスなどで形成されたものが用いら
れる。
【００３４】そして、基板２２の一方主面には、マスク
部材１２が取り付けられる。すなわち、マスク部材１２
の第１のマスキング部１４および第２のマスキング部１
６は、基板２２の一方主面に接触し、その所定部分を遮
蔽する。このとき、その幅がｂに形成される各擬似マス
キング部１８ａ〜１８ｄと基板２２の一方主面との間に
は、それぞれ、隙間ａが形成される。
部材１２が取り付けられる。すなわち、マスク部材１２
の第１のマスキング部１４および第２のマスキング部１
６は、基板２２の一方主面に接触し、その所定部分を遮
蔽する。このとき、その幅がｂに形成される各擬似マス
キング部１８ａ〜１８ｄと基板２２の一方主面との間に
は、それぞれ、隙間ａが形成される。
【００３５】さらに、マスク部材１２が取り付けられた
基板２２は、グロー放電スパッタ装置の陽極部に取り付
けられる。その後、グロー放電スパッタ装置を作動さ
せ、グロー放電で発生した正イオンを、電極となる電極
材料で形成された陰極部ターゲットに照射し、電極材料
を衝突蒸発させて、この電極粒子をマスク部材１２が取
り付けられた基板２２に付着させる。
基板２２は、グロー放電スパッタ装置の陽極部に取り付
けられる。その後、グロー放電スパッタ装置を作動さ
せ、グロー放電で発生した正イオンを、電極となる電極
材料で形成された陰極部ターゲットに照射し、電極材料
を衝突蒸発させて、この電極粒子をマスク部材１２が取
り付けられた基板２２に付着させる。
【００３６】この場合、電極粒子は、マスク部材１２の
貫通孔２０ａ〜２０ｄを通って、貫通孔２０ａ〜２０ｄ
に対応する基板２２の一方主面上の所定の部分に付着
し、電極膜を形成する。さらに、各擬似マスキング部１
８ａ〜１８ｄと基板２２の一方主面との間にも電極粒子
が回り込んで、それらの擬似マスキング部と対向する基
板２２面上にもそれぞれ電極粒子が付着し、電極膜が形
成される。その結果、基板２２の一方主面上には、所望
の電極パターンに対応するように、たとえば図４に示す
ように、その中央に無電極部２４ａを有する矩形環状の
電極パターン２４が形成される。
貫通孔２０ａ〜２０ｄを通って、貫通孔２０ａ〜２０ｄ
に対応する基板２２の一方主面上の所定の部分に付着
し、電極膜を形成する。さらに、各擬似マスキング部１
８ａ〜１８ｄと基板２２の一方主面との間にも電極粒子
が回り込んで、それらの擬似マスキング部と対向する基
板２２面上にもそれぞれ電極粒子が付着し、電極膜が形
成される。その結果、基板２２の一方主面上には、所望
の電極パターンに対応するように、たとえば図４に示す
ように、その中央に無電極部２４ａを有する矩形環状の
電極パターン２４が形成される。
【００３７】上述のマスク部材１２を有する装置１０を
用いた電子部品の電極を形成する方法では、無電極部を
有する環状の電極パターンを成膜と同時に簡単に形成す
ることができる。さらに、この発明の方法では、印刷，
エッチングなどの方法により、不必要な電極部分を除去
する必要がないため、そのような印刷，エッチング工程
を省くことができ、それらの工程を必要とした従来の方
法よりも、生産性を向上させることができる。その上、
この発明の方法では、エッチングによる基板２２自体の
損傷が防止できるので、電子部品の電気的特性を損なう
こともない。なお、上述の電子部品の電極を形成する方
法では、グロー放電スパッタ装置を用いた所謂スパッタ
リングによる方法に本願発明にかかるマスク部材１２が
適用されたが、それ以外に、たとえば蒸着などの方法に
適用されてもよい。
用いた電子部品の電極を形成する方法では、無電極部を
有する環状の電極パターンを成膜と同時に簡単に形成す
ることができる。さらに、この発明の方法では、印刷，
エッチングなどの方法により、不必要な電極部分を除去
する必要がないため、そのような印刷，エッチング工程
を省くことができ、それらの工程を必要とした従来の方
法よりも、生産性を向上させることができる。その上、
この発明の方法では、エッチングによる基板２２自体の
損傷が防止できるので、電子部品の電気的特性を損なう
こともない。なお、上述の電子部品の電極を形成する方
法では、グロー放電スパッタ装置を用いた所謂スパッタ
リングによる方法に本願発明にかかるマスク部材１２が
適用されたが、それ以外に、たとえば蒸着などの方法に
適用されてもよい。
【００３８】図５はこの発明の実施の形態の他の例を示
す要部分解斜視図であり、図６はその要部斜視図であ
り、図７は図６の線ＶＩＩ−ＶＩＩにおける断面図であ
る。この発明の実施の形態例では、図１〜図３に示す発
明の実施の形態例と比べて、特に、第２のマスキング部
１６が設けられておらず、擬似マスキング部が複数に縦
横に配列されて格子状に形成されている。
す要部分解斜視図であり、図６はその要部斜視図であ
り、図７は図６の線ＶＩＩ−ＶＩＩにおける断面図であ
る。この発明の実施の形態例では、図１〜図３に示す発
明の実施の形態例と比べて、特に、第２のマスキング部
１６が設けられておらず、擬似マスキング部が複数に縦
横に配列されて格子状に形成されている。
【００３９】すなわち、このマスク部材１２は、１つの
矩形環状のマスキング部１４を含む。また、マスク部材
１２は、その一方主面から他方主面に貫通するたとえば
矩形の第１の貫通孔２６を有する。さらに、マスク部材
１２は、第１の貫通孔２６と間隔を隔てて、複数の第２
の貫通孔２８を有する。これらの第２の貫通孔２８も、
マスク部材１２の一方主面から他方主面に貫通するもの
である。複数の第２の貫通孔２８は、格子状に配列され
ている。この場合、マスキング部１４は、たとえば短冊
状の複数の擬似マスキング部３０，３０，・・・３０に
よって、支持される。この発明の実施の形態例では、図
１〜図３に示す発明の実施の形態例と比べて、特に、複
数のマスク支持部３０が格子状に配列される。
矩形環状のマスキング部１４を含む。また、マスク部材
１２は、その一方主面から他方主面に貫通するたとえば
矩形の第１の貫通孔２６を有する。さらに、マスク部材
１２は、第１の貫通孔２６と間隔を隔てて、複数の第２
の貫通孔２８を有する。これらの第２の貫通孔２８も、
マスク部材１２の一方主面から他方主面に貫通するもの
である。複数の第２の貫通孔２８は、格子状に配列され
ている。この場合、マスキング部１４は、たとえば短冊
状の複数の擬似マスキング部３０，３０，・・・３０に
よって、支持される。この発明の実施の形態例では、図
１〜図３に示す発明の実施の形態例と比べて、特に、複
数のマスク支持部３０が格子状に配列される。
【００４０】図５〜図７に示すマスク部材１２を用いた
電子部品の電極を形成する方法でも、まず、ワークとし
ての基板２２が準備される。次に、基板２２には、図５
〜図７に示すマスク部材１２が取り付けられる。さら
に、マスク部材１２が取り付けられた基板２２は、図１
〜図３に示す発明の実施の形態例と同様に、たとえばグ
ロー放電スパッタ装置などの陽極部にセットされた後、
スパッタリング処理が施される。
電子部品の電極を形成する方法でも、まず、ワークとし
ての基板２２が準備される。次に、基板２２には、図５
〜図７に示すマスク部材１２が取り付けられる。さら
に、マスク部材１２が取り付けられた基板２２は、図１
〜図３に示す発明の実施の形態例と同様に、たとえばグ
ロー放電スパッタ装置などの陽極部にセットされた後、
スパッタリング処理が施される。
【００４１】この方法によって、電極粒子は、マスク部
材１２の第１の貫通孔２６および複数の第２の貫通孔２
８を通って、第１の貫通孔２６および第２の貫通孔２８
に対応する基板２２の一方主面上の所定の部分に付着す
る。さらに、複数の擬似マスキング部３０，３０，・・
・，３０と基板２２の一方主面との間にも電極粒子が回
り込んで、それらの擬似マスキング部３０と対向する基
板２２面上に電極粒子が付着し、電極膜を形成する。そ
の結果、基板２２の一方主面上には、たとえば図８に示
すように、矩形の電極パターン３２が形成される。
材１２の第１の貫通孔２６および複数の第２の貫通孔２
８を通って、第１の貫通孔２６および第２の貫通孔２８
に対応する基板２２の一方主面上の所定の部分に付着す
る。さらに、複数の擬似マスキング部３０，３０，・・
・，３０と基板２２の一方主面との間にも電極粒子が回
り込んで、それらの擬似マスキング部３０と対向する基
板２２面上に電極粒子が付着し、電極膜を形成する。そ
の結果、基板２２の一方主面上には、たとえば図８に示
すように、矩形の電極パターン３２が形成される。
【００４２】すなわち、第１の貫通孔２６を通過して、
第１の貫通孔２６に対応して露出した基板２２面上に
は、第１の電極膜３２ａが形成される。また、複数の第
２の貫通孔２８を通過してそれらの第２の貫通孔２８に
対応して露出した基板２２面上と、格子状の擬似マスキ
ング部３０と基板２２との間に回り込んで、格子状の擬
似マスキング部３０と対向する基板２２面上の所定の部
分には、第２の電極膜３２ｂが形成される。この場合、
複数の擬似マスキング部３０は、基板２２の一方主面と
の厚み方向の間隔をａとし、各擬似マスキング部３０の
幅をｂとすると、ｂ／ａの値が、ｂ／ａ＜３となるよう
に構成され、さらに、格子状に配列されるので、第２の
電極膜３２ｂの膜厚が第１の電極膜３２ａの膜厚よりも
小さく形成される。しかも、複数の擬似マスキング部３
０が縦横に多数配列されて格子状に形成されるため、擬
似マスキング部３０と基板２２との間に回り込んで、基
板２２面上に付着される電極材料、つまり、第２の電極
膜３２ｂの膜厚が平滑化される。この場合、複数の擬似
マスキング部３０は、基板２２面上に形成される第１の
電極膜３２ａと第２の電極膜３２ｂとの膜厚比が所望す
る膜厚比になるように配設される。
第１の貫通孔２６に対応して露出した基板２２面上に
は、第１の電極膜３２ａが形成される。また、複数の第
２の貫通孔２８を通過してそれらの第２の貫通孔２８に
対応して露出した基板２２面上と、格子状の擬似マスキ
ング部３０と基板２２との間に回り込んで、格子状の擬
似マスキング部３０と対向する基板２２面上の所定の部
分には、第２の電極膜３２ｂが形成される。この場合、
複数の擬似マスキング部３０は、基板２２の一方主面と
の厚み方向の間隔をａとし、各擬似マスキング部３０の
幅をｂとすると、ｂ／ａの値が、ｂ／ａ＜３となるよう
に構成され、さらに、格子状に配列されるので、第２の
電極膜３２ｂの膜厚が第１の電極膜３２ａの膜厚よりも
小さく形成される。しかも、複数の擬似マスキング部３
０が縦横に多数配列されて格子状に形成されるため、擬
似マスキング部３０と基板２２との間に回り込んで、基
板２２面上に付着される電極材料、つまり、第２の電極
膜３２ｂの膜厚が平滑化される。この場合、複数の擬似
マスキング部３０は、基板２２面上に形成される第１の
電極膜３２ａと第２の電極膜３２ｂとの膜厚比が所望す
る膜厚比になるように配設される。
【００４３】図５〜図７に示すマスク部材１２を有する
装置１０を用いた電子部品の電極を形成する方法では、
図８に示すように、膜厚の異なる電極パターンを成膜と
同時に簡単に形成することができる。したがって、膜厚
の変化を積極的に利用して、たとえば基板上に他の電子
部品を半田付けする場合、半田付けの部分にのみ大きい
膜厚を確保し、耐半田喰われ性を向上させつつ、それ以
外の所は膜厚を小さくして成膜時の熱影響を抑止するこ
とができる。また、この発明をセラミック共振子に適用
した場合、振動電極部に部分的な質量付加を施すことが
可能となり、それにより、特殊な電気的特性を得ること
ができる。
装置１０を用いた電子部品の電極を形成する方法では、
図８に示すように、膜厚の異なる電極パターンを成膜と
同時に簡単に形成することができる。したがって、膜厚
の変化を積極的に利用して、たとえば基板上に他の電子
部品を半田付けする場合、半田付けの部分にのみ大きい
膜厚を確保し、耐半田喰われ性を向上させつつ、それ以
外の所は膜厚を小さくして成膜時の熱影響を抑止するこ
とができる。また、この発明をセラミック共振子に適用
した場合、振動電極部に部分的な質量付加を施すことが
可能となり、それにより、特殊な電気的特性を得ること
ができる。
【００４４】さらに、図５〜図７に示す方法では、１つ
の基板２２の範囲で、膜厚の異なる電極パターンを１回
の成膜で得られる。さらに、この発明の方法では、図１
〜図３に示す電子部品の電極を形成する方法と同様に、
印刷，エッチングなどの方法により、不必要な電極部分
を除去する必要がないため、そのような印刷，エッチン
グ工程を省くことができ、それらの工程を必要とした従
来の方法よりも、生産性を向上させることができる。そ
の上、この発明の方法では、エッチングによる基板２２
自体の損傷が防止できるので、電子部品の電気的特性を
損なうことがない。
の基板２２の範囲で、膜厚の異なる電極パターンを１回
の成膜で得られる。さらに、この発明の方法では、図１
〜図３に示す電子部品の電極を形成する方法と同様に、
印刷，エッチングなどの方法により、不必要な電極部分
を除去する必要がないため、そのような印刷，エッチン
グ工程を省くことができ、それらの工程を必要とした従
来の方法よりも、生産性を向上させることができる。そ
の上、この発明の方法では、エッチングによる基板２２
自体の損傷が防止できるので、電子部品の電気的特性を
損なうことがない。
【００４５】また、擬似マスキング部とワークとの間隔
をａとし、擬似マスキング部の幅をｂとしたとき、ｂ／
ａが３以上となる別の擬似マスキング部を有するマスク
を形成した場合、ｂ／ａが３以上に形成された別の擬似
マスキング部によって、ワークの所定の部分が選択的に
遮蔽されるため、ワークの主面において、別の擬似マス
キング部と対向する所定部分には、電極材料が回り込ま
ない。そのため、別の擬似マスキング部と対向する所定
部分には、電極材料が付着せず、電極膜が形成されな
い。
をａとし、擬似マスキング部の幅をｂとしたとき、ｂ／
ａが３以上となる別の擬似マスキング部を有するマスク
を形成した場合、ｂ／ａが３以上に形成された別の擬似
マスキング部によって、ワークの所定の部分が選択的に
遮蔽されるため、ワークの主面において、別の擬似マス
キング部と対向する所定部分には、電極材料が回り込ま
ない。そのため、別の擬似マスキング部と対向する所定
部分には、電極材料が付着せず、電極膜が形成されな
い。
【００４６】以下に、スパッタリング時における電極材
料の回り込みによる電極膜の形成について説明する。図
９は、スパッタリング時において、電極材料が遮蔽部の
影になる部分に回り込んで、電極膜を形成した状態を示
す要部拡大図解図である。擬似マスキング部などの遮蔽
部を有するマスク部材を用いて、スパッタリング処理を
行ったとき、遮蔽部３４の影になる部分、つまり、遮蔽
部３４と向かい合うワークＷ表面の対向部分には、グロ
ー放電により放出された電極材料の内、遮蔽部３４とワ
ークＷ表面との間への挿入角度が浅い角度のものが主と
して入り込む。なお、電極材料には、その放出途中で、
ガスイオンとの衝突により挿入角度が変わって、遮蔽部
３４とワークＷ表面との間に入り込んで、遮蔽部３４の
裏面に付着するものもある。
料の回り込みによる電極膜の形成について説明する。図
９は、スパッタリング時において、電極材料が遮蔽部の
影になる部分に回り込んで、電極膜を形成した状態を示
す要部拡大図解図である。擬似マスキング部などの遮蔽
部を有するマスク部材を用いて、スパッタリング処理を
行ったとき、遮蔽部３４の影になる部分、つまり、遮蔽
部３４と向かい合うワークＷ表面の対向部分には、グロ
ー放電により放出された電極材料の内、遮蔽部３４とワ
ークＷ表面との間への挿入角度が浅い角度のものが主と
して入り込む。なお、電極材料には、その放出途中で、
ガスイオンとの衝突により挿入角度が変わって、遮蔽部
３４とワークＷ表面との間に入り込んで、遮蔽部３４の
裏面に付着するものもある。
【００４７】そこで、遮蔽部３４とワークＷ表面との隙
間をａ、遮蔽部３４の遮蔽端から電極材料が回り込む部
位までの距離（以下、回り込み距離という）をＬ、遮蔽
部３４の遮蔽端から回り込み距離Ｌの間隔を隔てた部位
に形成される電極膜３６の厚みｔと遮蔽部３４のない部
位に形成される電極膜３６の厚みｔ0 との比（以下、膜
厚比という）をｔ／ｔ0 とした場合、隙間ａと回り込み
距離Ｌと膜厚比ｔ／ｔ0 との関係を調べた実験データを
表１に示す。
間をａ、遮蔽部３４の遮蔽端から電極材料が回り込む部
位までの距離（以下、回り込み距離という）をＬ、遮蔽
部３４の遮蔽端から回り込み距離Ｌの間隔を隔てた部位
に形成される電極膜３６の厚みｔと遮蔽部３４のない部
位に形成される電極膜３６の厚みｔ0 との比（以下、膜
厚比という）をｔ／ｔ0 とした場合、隙間ａと回り込み
距離Ｌと膜厚比ｔ／ｔ0 との関係を調べた実験データを
表１に示す。
【００４８】
【表１】
【００４９】表１の実験データから明らかなように、遮
蔽部３４と対向するワークＷ表面部分に電極材料が付着
して形成される電極膜３６の厚みは、隙間ａが同じであ
れば、回り込み距離Ｌが小さい程、膜厚が大きくなる。
この場合、Ｌ／ａ＞１．５では膜厚比が小さくなり、所
望する膜厚が得られない。反対に、Ｌ／ａ＜１．５では
膜厚比が大きくなり、所望する膜厚が得られる。すなわ
ち、遮蔽部３４と対向するワークＷ表面部分に電極材料
が付着して形成される電極膜３６の厚みは、Ｌ／ａによ
ってほぼ規定される。
蔽部３４と対向するワークＷ表面部分に電極材料が付着
して形成される電極膜３６の厚みは、隙間ａが同じであ
れば、回り込み距離Ｌが小さい程、膜厚が大きくなる。
この場合、Ｌ／ａ＞１．５では膜厚比が小さくなり、所
望する膜厚が得られない。反対に、Ｌ／ａ＜１．５では
膜厚比が大きくなり、所望する膜厚が得られる。すなわ
ち、遮蔽部３４と対向するワークＷ表面部分に電極材料
が付着して形成される電極膜３６の厚みは、Ｌ／ａによ
ってほぼ規定される。
【００５０】ここで、上述の遮蔽部３４をたとえば図
１，図２および図３に示す幅ｂを有する各擬似マスキン
グ部１８ａ〜１８ｄに当てはめて考えた場合、たとえば
図１０に示すように、電極材料は各擬似マスキング部１
８ａ〜１８ｄの両側から回り込むため、各擬似マスキン
グ部１８ａ〜１８ｄの幅ｂを２Ｌと置き換えて考える。
この場合、各擬似マスキング部１８ａ〜１８ｄの幅方向
の中央部に形成される電極膜の厚みは、表１から得られ
るＬ／ａの値を２倍にしたものになると予想される。
１，図２および図３に示す幅ｂを有する各擬似マスキン
グ部１８ａ〜１８ｄに当てはめて考えた場合、たとえば
図１０に示すように、電極材料は各擬似マスキング部１
８ａ〜１８ｄの両側から回り込むため、各擬似マスキン
グ部１８ａ〜１８ｄの幅ｂを２Ｌと置き換えて考える。
この場合、各擬似マスキング部１８ａ〜１８ｄの幅方向
の中央部に形成される電極膜の厚みは、表１から得られ
るＬ／ａの値を２倍にしたものになると予想される。
【００５１】次に、図１，図２および図３に示すマスク
部材１２を用いてスパッタリングした場合、各擬似マス
キング部１８ａ〜１８ｄと基板２２表面との隙間ａと、
各擬似マスキング部１８ａ〜１８ｄの幅ｂと、膜厚比ｔ
／ｔ0 との関係を調べた実験データを表２に示す。
部材１２を用いてスパッタリングした場合、各擬似マス
キング部１８ａ〜１８ｄと基板２２表面との隙間ａと、
各擬似マスキング部１８ａ〜１８ｄの幅ｂと、膜厚比ｔ
／ｔ0 との関係を調べた実験データを表２に示す。
【００５２】
【表２】
【００５３】表２の実験データによれば、ｂ／ａ＞３で
は膜厚比がほぼ０となり、上述の予想（仮定）を実証す
ることができた。
は膜厚比がほぼ０となり、上述の予想（仮定）を実証す
ることができた。
【図１】この発明の実施の形態の一例を示す要部分解斜
視図である。
視図である。
【図２】この発明の実施の形態の一例を示す要部斜視図
である。
である。
【図３】図２の線ＩＩＩ−ＩＩＩにおける断面図であ
る。
る。
【図４】この発明の方法により形成された電極パターン
の一例を示す斜視図である。
の一例を示す斜視図である。
【図５】この発明の実施の形態の他の例を示す要部分解
斜視図である。
斜視図である。
【図６】この発明の実施の形態の他の例を示す要部斜視
図である。
図である。
【図７】図６の線ＶＩＩ−ＶＩＩにおける断面図であ
る。
る。
【図８】この発明の方法により形成された電極パターン
の他の例を示す斜視図である。
の他の例を示す斜視図である。
【図９】スパッタリング時において電極粒子が擬似マス
キング部の影になる部分に回り込んで付着した状態を示
す要部拡大図解図である。
キング部の影になる部分に回り込んで付着した状態を示
す要部拡大図解図である。
【図１０】図１，図２および図３に示すマスク部材を用
いてスパッタリングした場合の電極粒子の付着状態を示
す要部拡大図解図である。
いてスパッタリングした場合の電極粒子の付着状態を示
す要部拡大図解図である。
１０ 電子部品の電極を形成する装置 １２ マスク部材 １４ 第１のマスキング部 １６ 第２のマスキング部 １８ａ，１８ｂ，１８ｃ，１８ｄ 擬似マスキング部 ２０ａ，２０ｂ，２０ｃ，２０ｄ 貫通孔 ２２ 基板 ２４ 電極パターン ２４ａ 無電極部 ２６ 第１の貫通孔 ２８ 第２の貫通孔 ３０ 擬似マスキング部 ３２ 電極パターン ３２ａ 第１の電極膜 ３２ｂ 第２の電極膜
Claims (14)
- 【請求項１】 ワークを準備する工程、 前記ワークの主面上にマスクを配置する工程、および前
記マスクの主面側から電極となる電極材料を付与する工
程を含み、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの所定の部分に接触し、
前記ワークの所定の部分を遮蔽するマスキング部と、前
記ワークの厚み方向に前記ワークと間隔を隔てて形成さ
れ、前記ワークの所定の部分を疑似的に遮蔽する疑似マ
スキング部とを含む、電子部品の電極を形成する方法。 - 【請求項２】 マスクを用いてワークに電極となる電極
材料を付着させる電子部品の電極を形成する装置であっ
て、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの所定の部分に接触し、
前記ワークの所定の部分を遮蔽するマスキング部と、前
記ワークの厚み方向に前記ワークと間隔を隔てて形成さ
れ、前記ワークの所定の部分を疑似的に遮蔽する疑似マ
スキング部とを含む、電子部品の電極を形成する装置。 - 【請求項３】 前記擬似マスキング部と前記ワークとの
間隔をａとし、前記擬似マスキング部の幅をｂとしたと
き、ｂ／ａ＜３となるように、前記マスクが形成され
る、請求項２に記載の電子部品の電極を形成する装置。 - 【請求項４】 前記マスクは、複数の擬似マスキング部
を有する、請求項２または請求項３に記載の電子部品の
電極を形成する装置。 - 【請求項５】 前記擬似マスキング部が複数配列され
る、請求項２ないし請求項４のいずれかに記載の電子部
品の電極を形成する装置。 - 【請求項６】 前記擬似マスキング部は、格子状に配列
される、請求項２ないし請求項５のいずれかに記載の電
子部品の電極を形成する装置。 - 【請求項７】 前記擬似マスキング部と前記ワークとの
間隔をａとし、前記擬似マスキング部の幅をｂとしたと
き、ｂ／ａ＜３となるように、前記マスクが形成され
る、請求項１に記載の電子部品の電極を形成する方法。 - 【請求項８】 前記マスクは、複数の擬似マスキング部
を有する、請求項１または請求項７に記載の電子部品の
電極を形成する方法。 - 【請求項９】 前記擬似マスキング部が複数配列され
る、請求項１、請求項７および請求項８のいずれかに記
載の電子部品の電極を形成する方法。 - 【請求項１０】 前記擬似マスキング部は、格子状に配
列される、請求項１、請求項７、請求項８および請求項
９のいずれかに記載の電子部品の電極を形成する方法。 - 【請求項１１】 ワークを準備する工程、 前記ワークの主面上にマスクを配置する工程、および前
記マスクの主面側から電極となる電極材料を付与する工
程を含み、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの厚み方向に前記ワーク
と間隔を隔てて形成され、前記ワークの所定の部分を疑
似的に遮蔽する疑似マスキング部とを有し、 前記擬似マスキング部と前記ワークとの間隔をａとし、
前記擬似マスキング部の幅をｂとしたとき、ｂ／ａが３
以上となるように、前記マスクが形成される、電子部品
の電極を形成する方法。 - 【請求項１２】 マスクを用いてワークに電極となる電
極材料を付着させる電子部品の電極を形成する装置であ
って、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの厚み方向に前記ワーク
と間隔を隔てて形成され、前記ワークの所定の部分を疑
似的に遮蔽する疑似マスキング部とを含み、 前記擬似マスキング部と前記ワークとの間隔をａとし、
前記擬似マスキング部の幅をｂとしたとき、ｂ／ａが３
以上となるように、前記マスクが形成される、電子部品
の電極を形成する装置。 - 【請求項１３】 ワークを準備する工程、 前記ワークの主面上にマスクを配置する工程、および前
記マスクの主面側から電極となる電極材料を付与する工
程を含み、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの厚み方向に前記ワーク
と間隔を隔てて形成され、前記ワークの所定の部分を疑
似的に遮蔽する疑似マスキング部とを有し、 前記擬似マスキング部は、前記擬似マスキング部と前記
ワークとの間隔をａとし、前記擬似マスキング部の幅を
ｂとしたとき、ｂ／ａが３未満となる第１の擬似マスキ
ング部と、ｂ／ａが３以上となる第２の擬似マスキング
部とを含む、電子部品の電極を形成する方法。 - 【請求項１４】 マスクを用いてワークに電極となる電
極材料を付着させる電子部品の電極を形成する装置であ
って、 前記マスクは、前記マスクの一方主面から他方主面に貫
通される貫通孔と、前記ワークの厚み方向に前記ワーク
と間隔を隔てて形成され、前記ワークの所定の部分を疑
似的に遮蔽する疑似マスキング部とを有し、 前記擬似マスキング部は、前記擬似マスキング部と前記
ワークとの間隔をａとし、前記擬似マスキング部の幅を
ｂとしたとき、ｂ／ａが３未満となる第１の擬似マスキ
ング部と、ｂ／ａが３以上となる第２の擬似マスキング
部とを含む、電子部品の電極を形成する装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276552A JPH0987828A (ja) | 1995-09-28 | 1995-09-28 | 電子部品の電極を形成する方法およびそれに用いる装置 |
| US08/717,930 US5853805A (en) | 1995-09-28 | 1996-09-23 | Apparatus and process for forming electrodes of electronic components |
| DE19639176A DE19639176A1 (de) | 1995-09-28 | 1996-09-24 | Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten |
| CN96120168A CN1078770C (zh) | 1995-09-28 | 1996-09-27 | 形成电子元件电极的设备和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276552A JPH0987828A (ja) | 1995-09-28 | 1995-09-28 | 電子部品の電極を形成する方法およびそれに用いる装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0987828A true JPH0987828A (ja) | 1997-03-31 |
Family
ID=17571085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276552A Pending JPH0987828A (ja) | 1995-09-28 | 1995-09-28 | 電子部品の電極を形成する方法およびそれに用いる装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5853805A (ja) |
| JP (1) | JPH0987828A (ja) |
| CN (1) | CN1078770C (ja) |
| DE (1) | DE19639176A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532794A (ja) * | 2000-05-08 | 2003-11-05 | インテマティックス コーポレーション | 材料チップのコンビナトリアル合成 |
| JP2005298971A (ja) * | 2004-03-18 | 2005-10-27 | Nippon Seiki Co Ltd | 蒸着用マスク及びこのマスクを用いた蒸着方法 |
| JP2005347304A (ja) * | 2004-05-31 | 2005-12-15 | Nippon Electric Glass Co Ltd | 薄膜形成体及びその製造方法並びにその製造に用いるマスキング部材 |
| JP2006307282A (ja) * | 2005-04-28 | 2006-11-09 | Kyocera Kinseki Corp | 蒸着用マスク |
| JP2007035439A (ja) * | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | マスク、有機ｅｌ素子の製造方法及び有機ｅｌプリンタ |
| JP2007197828A (ja) * | 2005-12-30 | 2007-08-09 | Brother Ind Ltd | 薄膜の形成方法およびそれに用いるマスク |
| JP2011184722A (ja) * | 2010-03-05 | 2011-09-22 | Ricoh Co Ltd | パターン形成方法、パターン形成基板及び太陽電池素子 |
| JP2012094538A (ja) * | 2002-01-24 | 2012-05-17 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法 |
| JP2013204041A (ja) * | 2012-03-27 | 2013-10-07 | Sumitomo Precision Prod Co Ltd | 半導体素子の製造方法、スパッタリング用モジュール及びミラーデバイス |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515842B1 (en) | 2000-03-30 | 2003-02-04 | Avx Corporation | Multiple array and method of making a multiple array |
| EP1343206B1 (en) | 2002-03-07 | 2016-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus |
| JP2006002243A (ja) * | 2004-06-21 | 2006-01-05 | Seiko Epson Corp | マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器 |
| US20070154641A1 (en) * | 2005-12-30 | 2007-07-05 | Brother Kogyo Kabushiki Kaisha | Thin-film forming method and mask used therefor |
| KR20100117173A (ko) * | 2009-04-24 | 2010-11-03 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 전기화학적 바이오센서용 전극 스트립 및 그 제조방법 |
| US10562055B2 (en) * | 2015-02-20 | 2020-02-18 | Si-Ware Systems | Selective step coverage for micro-fabricated structures |
| CN107447190A (zh) * | 2016-05-31 | 2017-12-08 | 上海和辉光电有限公司 | 一种金属掩膜及其制备方法 |
| KR102773113B1 (ko) * | 2017-01-12 | 2025-02-25 | 삼성디스플레이 주식회사 | 증착용 마스크 어셈블리 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE204110C (ja) * | ||||
| JPS5258606A (en) * | 1975-11-07 | 1977-05-14 | Hitachi Ltd | Printing metal mask |
| US4252839A (en) * | 1976-12-29 | 1981-02-24 | Citizen Watch Company Limited | Tuning fork-type quartz crystal vibrator and method of forming the same |
| DD204110A1 (de) * | 1982-02-24 | 1983-11-16 | Hermsdorf Keramik Veb | Verfahren zum metallisieren kegelstumpffoermiger durchfuehrungskondensatoren |
-
1995
- 1995-09-28 JP JP7276552A patent/JPH0987828A/ja active Pending
-
1996
- 1996-09-23 US US08/717,930 patent/US5853805A/en not_active Expired - Fee Related
- 1996-09-24 DE DE19639176A patent/DE19639176A1/de not_active Withdrawn
- 1996-09-27 CN CN96120168A patent/CN1078770C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532794A (ja) * | 2000-05-08 | 2003-11-05 | インテマティックス コーポレーション | 材料チップのコンビナトリアル合成 |
| JP2012094538A (ja) * | 2002-01-24 | 2012-05-17 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法 |
| US8779467B2 (en) | 2002-01-24 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having a terminal portion |
| US9312323B2 (en) | 2002-01-24 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having insulator between pixel electrodes and auxiliary wiring in contact with the insulator |
| US9627459B2 (en) | 2002-01-24 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device having sealing material |
| JP2005298971A (ja) * | 2004-03-18 | 2005-10-27 | Nippon Seiki Co Ltd | 蒸着用マスク及びこのマスクを用いた蒸着方法 |
| JP2005347304A (ja) * | 2004-05-31 | 2005-12-15 | Nippon Electric Glass Co Ltd | 薄膜形成体及びその製造方法並びにその製造に用いるマスキング部材 |
| JP2006307282A (ja) * | 2005-04-28 | 2006-11-09 | Kyocera Kinseki Corp | 蒸着用マスク |
| JP2007035439A (ja) * | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | マスク、有機ｅｌ素子の製造方法及び有機ｅｌプリンタ |
| JP2007197828A (ja) * | 2005-12-30 | 2007-08-09 | Brother Ind Ltd | 薄膜の形成方法およびそれに用いるマスク |
| JP2011184722A (ja) * | 2010-03-05 | 2011-09-22 | Ricoh Co Ltd | パターン形成方法、パターン形成基板及び太陽電池素子 |
| JP2013204041A (ja) * | 2012-03-27 | 2013-10-07 | Sumitomo Precision Prod Co Ltd | 半導体素子の製造方法、スパッタリング用モジュール及びミラーデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1078770C (zh) | 2002-01-30 |
| US5853805A (en) | 1998-12-29 |
| CN1151611A (zh) | 1997-06-11 |
| DE19639176A1 (de) | 1997-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0987828A (ja) | 電子部品の電極を形成する方法およびそれに用いる装置 | |
| JPH0452611B2 (ja) | ||
| US6251472B1 (en) | Method of depositing electrode material onto a piezoelectric substrate whereby the substrate is masked and the unmasked portions are cleaned by a plasma or ion beam prior to deposition | |
| JPH04297578A (ja) | プラズマ処理装置 | |
| EP0670668B1 (en) | Process for the provision of metallized holes in dielectric substrates comprising interconnected thin film conductive and/or resistive paths | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| EP0863569B1 (en) | Method for manufacturing dielectric filter | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JP3269391B2 (ja) | リードフレーム | |
| JPH0637449A (ja) | 多面体ユニットの外部電極形成方法 | |
| JPH04259218A (ja) | 配線基板の表面処理方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPS63200607A (ja) | 弾性表面波装置の製造方法 | |
| JPS58107483A (ja) | 蒸着装置 | |
| JPH0682640B2 (ja) | ドライエツチング方法 | |
| JPS61256729A (ja) | 導体パタ−ンの形成方法 | |
| JPH04106996A (ja) | 回路基板 | |
| JPH11274689A (ja) | 電子部品の製造方法 | |
| JPS5976427A (ja) | プラズマ処理装置 | |
| JPH09147744A (ja) | シャドウマスクの製造方法及び製造装置 | |
| JP2001049423A (ja) | 金属膜の形成方法 | |
| JPS6233425A (ja) | 電極の形成方法 | |
| JPH0683006B2 (ja) | 導体パタ−ンの製造方法 | |
| JPH01124218A (ja) | マスク基板のドライエッチング方法 | |
| JPH0878988A (ja) | 弾性表面波デバイスの製造方法 |