JPS61256729A - 導体パタ−ンの形成方法 - Google Patents
導体パタ−ンの形成方法Info
- Publication number
- JPS61256729A JPS61256729A JP60099088A JP9908885A JPS61256729A JP S61256729 A JPS61256729 A JP S61256729A JP 60099088 A JP60099088 A JP 60099088A JP 9908885 A JP9908885 A JP 9908885A JP S61256729 A JPS61256729 A JP S61256729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- resist
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000008096 xylene Substances 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の技術分野］
本発明は、リフトオフ法を用いた導体パターンの形成方
法に関する。
法に関する。
［発明の技術的背景］
従来から、たとえば弾性表面波素子の製造にあたって圧
Ｎ基板上に導体パターンを形成する場合には、一般に圧
電基板上にアルミニウム（以下Ａぶと称す）蒸着膜を形
成し、この上にレジスト膜を形成した後、所望の導体パ
ターンと等しいパターンを有するマスクを用いて前記レ
ジスト膜上にこのパターンに対応した硬化部分を形成し
、このレジスト膜の未硬化部分を溶解除去した後、露出
したへ１蒸看躾の部分をエツチングし、ついでレジスト
膜の硬化パターンを除去することが行なわれている。
Ｎ基板上に導体パターンを形成する場合には、一般に圧
電基板上にアルミニウム（以下Ａぶと称す）蒸着膜を形
成し、この上にレジスト膜を形成した後、所望の導体パ
ターンと等しいパターンを有するマスクを用いて前記レ
ジスト膜上にこのパターンに対応した硬化部分を形成し
、このレジスト膜の未硬化部分を溶解除去した後、露出
したへ１蒸看躾の部分をエツチングし、ついでレジスト
膜の硬化パターンを除去することが行なわれている。
しかしながら、このような方法では、エツチング液に対
して弱い圧電基板を使用する場合には、圧電基板がエツ
チング液に侵されてしまうため、リフトオフ法により圧
電基板上へ導体パターンを形成することが行なわれてい
る。
して弱い圧電基板を使用する場合には、圧電基板がエツ
チング液に侵されてしまうため、リフトオフ法により圧
電基板上へ導体パターンを形成することが行なわれてい
る。
第４図は従来のリフトオフ法を用いた導体パターンの形
成工程を示す図である。
成工程を示す図である。
この方法においては、（Ａ＞まず、圧電基板１上に感光
性レジスト等によりポジ型レジストＩＩ！２（以下単に
レジスト膜という）が形成され、（Ｂ）次に所望の導体
パターンと等しいパターンを有するマスク３を用いてレ
ジスト膜２が露光される。
性レジスト等によりポジ型レジストＩＩ！２（以下単に
レジスト膜という）が形成され、（Ｂ）次に所望の導体
パターンと等しいパターンを有するマスク３を用いてレ
ジスト膜２が露光される。
（Ｃ）この後、レジストＩＩＩＪ２の露光部分が溶剤に
より溶解除去され、圧電基板１上に未露光パターン２ａ
が形成される。（Ｄ）しかる後、この未露光パターン２
ａ上にＡｎ蒸着膜４が形成され、（Ｅ）現像液により未
露光パターン２ａがこのうえに形成されたＡ℃蒸着膜４
とともに除去されて圧電基板１上に所望の導体パターン
４ａが形成される。
より溶解除去され、圧電基板１上に未露光パターン２ａ
が形成される。（Ｄ）しかる後、この未露光パターン２
ａ上にＡｎ蒸着膜４が形成され、（Ｅ）現像液により未
露光パターン２ａがこのうえに形成されたＡ℃蒸着膜４
とともに除去されて圧電基板１上に所望の導体パターン
４ａが形成される。
［背景技術の問題点］
しかしながら、上述した従来のリフトオフ法では、第５
図に拡大して示すように、Ａ℃蒸着ＩＩＩ ４の形成工
程において未露光パターン２ａの側面（エツジ部）にも
ＡＪ２蒸着膜４が形成されるため未露光パターン２ａの
剥離液はパターンの膜厚が薄く、かつ割目が生じている
未露光パターン２ａのエツジの部分から起こるがこの部
分にＡ、ｉ２蒸肴１１１４が形成されているため、剥離
液の浸透に時間がかかり、特に未露光パターン２ａのエ
ツジの傾斜が緩くなった場合には、剥離が非常に困難に
なり、また剥離されたとしても導体パターンのエツジに
不要なＡＪ２が付着し、導体パターンの形状が不揃いに
なるという難点があった。
図に拡大して示すように、Ａ℃蒸着ＩＩＩ ４の形成工
程において未露光パターン２ａの側面（エツジ部）にも
ＡＪ２蒸着膜４が形成されるため未露光パターン２ａの
剥離液はパターンの膜厚が薄く、かつ割目が生じている
未露光パターン２ａのエツジの部分から起こるがこの部
分にＡ、ｉ２蒸肴１１１４が形成されているため、剥離
液の浸透に時間がかかり、特に未露光パターン２ａのエ
ツジの傾斜が緩くなった場合には、剥離が非常に困難に
なり、また剥離されたとしても導体パターンのエツジに
不要なＡＪ２が付着し、導体パターンの形状が不揃いに
なるという難点があった。
［発明の目的］
本発明はこのような従来のリフトオフ法の難点を解消す
べくなされたもので、リフトオフ法において導体金属蒸
着後、レジスト膜を除去する際にレジスト族への剥離液
の浸透を敏速に行なうことができ、これによって剥離時
間を短縮することができ、また形成された導体パターン
のエツジ部の形状が不揃いになることのない導体パター
ンの形成方法を提供することを目的とする。
べくなされたもので、リフトオフ法において導体金属蒸
着後、レジスト膜を除去する際にレジスト族への剥離液
の浸透を敏速に行なうことができ、これによって剥離時
間を短縮することができ、また形成された導体パターン
のエツジ部の形状が不揃いになることのない導体パター
ンの形成方法を提供することを目的とする。
［発明の概要］
すなわち本発明の導体パターンの形成方法は、基板上に
第１のレジスト膜を形成してその全面を露光する工程と
、露光された前記第１のレジスト膜上へ第２のレジスト
膜を形成してこのレジスト膜上へ所望の導体パターンと
等しいパターンを有するマスクを用いて露光する工程と
、この第２のレジスト膜の未露光部分の表面を難溶化す
る工程と、前記第２のレジスト膜の露光部分ならびに第
１のレジスト膜の前記第２のレジスト膜の露光部分に対
応する部分およびこれに近接する部分を溶解除去する工
程と、前記レジスト膜の溶解除去された基板の面上へ金
属蒸着膜を形成する工程と、残存する前記第１のレジス
ト膜および前記第２のレジスト膜をこの上に形成された
金属蒸着膜とともに除去する工程とからなることを特徴
としている。
第１のレジスト膜を形成してその全面を露光する工程と
、露光された前記第１のレジスト膜上へ第２のレジスト
膜を形成してこのレジスト膜上へ所望の導体パターンと
等しいパターンを有するマスクを用いて露光する工程と
、この第２のレジスト膜の未露光部分の表面を難溶化す
る工程と、前記第２のレジスト膜の露光部分ならびに第
１のレジスト膜の前記第２のレジスト膜の露光部分に対
応する部分およびこれに近接する部分を溶解除去する工
程と、前記レジスト膜の溶解除去された基板の面上へ金
属蒸着膜を形成する工程と、残存する前記第１のレジス
ト膜および前記第２のレジスト膜をこの上に形成された
金属蒸着膜とともに除去する工程とからなることを特徴
としている。
［発明の実施例］
以下、本発明の工程により２００Ｍ Ｈｚ帯の弾性表面
波共振子の導体パターン（Ａぶ電極線幅３μ璽程度）を
圧電基板上に形成させた場合の例を図面を参照にして説
明する。
波共振子の導体パターン（Ａぶ電極線幅３μ璽程度）を
圧電基板上に形成させた場合の例を図面を参照にして説
明する。
第１図は本発明の工程を示す図、第２図は本実施例にお
いて第１のレジスト膜および第２のレジスト膜が形成さ
れた状態を示す断面図、第３図は本実施例においてレジ
スト膜の除去された基板上へへβ蒸着膜が形成された状
態を示す断面図である。
いて第１のレジスト膜および第２のレジスト膜が形成さ
れた状態を示す断面図、第３図は本実施例においてレジ
スト膜の除去された基板上へへβ蒸着膜が形成された状
態を示す断面図である。
第１図に示すように、この実施例においては、。
まず圧？ｆｆ基板５上に１μ重の膜厚になるようにポジ
型の感光性レジストを塗布してベーキングを行い、第１
のレジスト１１１６を形成する（第１図−八）。
型の感光性レジストを塗布してベーキングを行い、第１
のレジスト１１１６を形成する（第１図−八）。
次にこの第１のレジスト膜６の全面を紫外線により露光
して第１のレジストｍ６を可溶化させる（第１図−Ｂ）
。さらに、この可溶化された第１のレジスト膜６ａ上へ
同様の方法により０．５μｍの膜厚になるように第２の
レジスト膜７を形成しく第１因−Ｃ）、この第２のレジ
スト１１１７上へ所望の導体パターンとほぼ等しい幅（
設計値通り）のパターンを有するマスク８を用いて紫外
線により露光して導体パターンに対応した可溶化部分７
ａを形成しく第１図−Ｄ〉、キシレン処理により第２の
レジスト膜７上に２００人程０の膜厚の難溶化ｗｊ９を
形成する（第１図−Ｅ〉。
して第１のレジストｍ６を可溶化させる（第１図−Ｂ）
。さらに、この可溶化された第１のレジスト膜６ａ上へ
同様の方法により０．５μｍの膜厚になるように第２の
レジスト膜７を形成しく第１因−Ｃ）、この第２のレジ
スト１１１７上へ所望の導体パターンとほぼ等しい幅（
設計値通り）のパターンを有するマスク８を用いて紫外
線により露光して導体パターンに対応した可溶化部分７
ａを形成しく第１図−Ｄ〉、キシレン処理により第２の
レジスト膜７上に２００人程０の膜厚の難溶化ｗｊ９を
形成する（第１図−Ｅ〉。
このようにして２層形成された第１および第２のレジス
ト１１６．７を常法により溶剤を用いて第２のレジスト
１７の可溶化部分、その下の第１のレジスト膜６ａおよ
びこれに近接する部分を溶解除去する（第１図−Ｆ、第
２図）。この後、常法により２０００人程度０膜厚とな
るようにΔ℃蒸着膜１０を形成するが、第２のレジスト
膜７の未露光パターン７ｂの幅が溶解除去されない第１
のレジスト膜６ａより広く残存しているので、第２のレ
ジスト膜７の未露光パターン７ｂがあたかも「ひさし」
のように溶解除去されずに残った第１のレジストｆｆ！
６ａ上を覆い、Ａ℃蒸着膜１ｏは溶解除去されずに残っ
た第１のレジスト膜６ａのエツジ部には形成されない（
第１図−Ｇ、第３図）。
ト１１６．７を常法により溶剤を用いて第２のレジスト
１７の可溶化部分、その下の第１のレジスト膜６ａおよ
びこれに近接する部分を溶解除去する（第１図−Ｆ、第
２図）。この後、常法により２０００人程度０膜厚とな
るようにΔ℃蒸着膜１０を形成するが、第２のレジスト
膜７の未露光パターン７ｂの幅が溶解除去されない第１
のレジスト膜６ａより広く残存しているので、第２のレ
ジスト膜７の未露光パターン７ｂがあたかも「ひさし」
のように溶解除去されずに残った第１のレジストｆｆ！
６ａ上を覆い、Ａ℃蒸着膜１ｏは溶解除去されずに残っ
た第１のレジスト膜６ａのエツジ部には形成されない（
第１図−Ｇ、第３図）。
したがってこの後、剥離液で処理すると剥離液は溶解除
去されずに残った第１のレジストＩｔ！！６ａに容易に
浸透し、速やかに剥離除去され、また導体パターン１１
のエツジに不要な△ｐが付着することなく所望の導体パ
ターン１１が得られる（第１図−Ｈ）ａ ［発鳴の効果］ 以上説明したように本発明においては、リフトオフ法で
導体パターンを形成するにあたり、レジスト膜を２層に
形成し、溶解除去されずに残った第１のレジスト膜を所
望の導体パターンよりも幅広となるように形成し、第２
のレジスト膜の未露光パターンを所望の導体パターンと
ほぼ等しい幅とし、あたかも「ひさし」のような形状と
し、金属蒸着を行なうので、第１のレジスト膜のエツジ
部に金属蒸着膜が形成することがなく、レジスト膜の剥
離液による除去を短時間で行なうことができ、また形成
された導体パターンのエツジ部の形状が不揃いになるこ
とがない。
去されずに残った第１のレジストＩｔ！！６ａに容易に
浸透し、速やかに剥離除去され、また導体パターン１１
のエツジに不要な△ｐが付着することなく所望の導体パ
ターン１１が得られる（第１図−Ｈ）ａ ［発鳴の効果］ 以上説明したように本発明においては、リフトオフ法で
導体パターンを形成するにあたり、レジスト膜を２層に
形成し、溶解除去されずに残った第１のレジスト膜を所
望の導体パターンよりも幅広となるように形成し、第２
のレジスト膜の未露光パターンを所望の導体パターンと
ほぼ等しい幅とし、あたかも「ひさし」のような形状と
し、金属蒸着を行なうので、第１のレジスト膜のエツジ
部に金属蒸着膜が形成することがなく、レジスト膜の剥
離液による除去を短時間で行なうことができ、また形成
された導体パターンのエツジ部の形状が不揃いになるこ
とがない。
第１図は本発明の構成を示すための図、第２図および第
３図は本発明の詳細な説明するための図、第４図および
第５図は従来のリフトオフ法を説明するための図である
。 ５・・・・・・・・・圧電基板 ６・・・・・・・・・第１のレジスト膜６ａ・・・・・
・可溶化された第１のレジスト膜７・・・・・・・・・
第２のレジスト膜７ａ・・・・・・可溶化された第２の
レジスト膜７ｂ・・・・・・未露光パターン ８・・・・・・・・・マスク ９・・・・・・・・・難溶化層
３図は本発明の詳細な説明するための図、第４図および
第５図は従来のリフトオフ法を説明するための図である
。 ５・・・・・・・・・圧電基板 ６・・・・・・・・・第１のレジスト膜６ａ・・・・・
・可溶化された第１のレジスト膜７・・・・・・・・・
第２のレジスト膜７ａ・・・・・・可溶化された第２の
レジスト膜７ｂ・・・・・・未露光パターン ８・・・・・・・・・マスク ９・・・・・・・・・難溶化層
Claims (2)
- （１）基板上に第１のポジ型レジスト膜（以下単にレジ
スト膜という）を形成してその全面を露光する工程と、
露光された前記第１のレジスト膜上へ第２のレジスト膜
を形成してこのレジスト膜上へ所望の導体パターンと等
しいパターンを有するマスクを用いて露光する工程と、
この第２のレジスト膜の未露光部分の表面を難溶化する
工程と、前記第２のレジスト膜の露光部分ならびに第１
のレジスト膜の前記第２のレジスト膜の露光部分に対応
する部分およびこれに近接する部分を溶解除去する工程
と、前記レジスト膜の溶解除去された基板の面上へ金属
蒸着膜を形成する工程と、残存する前記第１のレジスト
膜および前記第２のレジスト膜をこの上に形成された金
属蒸着膜とともに除去する工程とからなることを特徴と
する導体パターンの形成方法。 - （２）前記基板が圧電基板である特許請求の範囲第１項
記載の導体パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099088A JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099088A JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256729A true JPS61256729A (ja) | 1986-11-14 |
Family
ID=14238141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099088A Pending JPS61256729A (ja) | 1985-05-10 | 1985-05-10 | 導体パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
-
1985
- 1985-05-10 JP JP60099088A patent/JPS61256729A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| JPH10190390A (ja) | 電子部品の製造方法及び弾性表面波装置の製造方法 | |
| JP3339331B2 (ja) | 半導体装置の製造方法 | |
| JPS61256729A (ja) | 導体パタ−ンの形成方法 | |
| JPS61256730A (ja) | 導体パタ−ンの形成方法 | |
| JPS61224713A (ja) | 導体パタ−ンの形成方法 | |
| JP2732868B2 (ja) | 微細パターン形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JPS63292630A (ja) | 半導体素子の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS62137856A (ja) | 導体パタ−ンの形成方法 | |
| KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
| JPS6216536B2 (ja) | ||
| JP2000035678A (ja) | パターン形成方法 | |
| JPS63288020A (ja) | 電極作成方法 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH07183441A (ja) | リードフレームの製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2001168096A (ja) | 配線パターン形成方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 |