KR100242717B1 - 콘택호울의형성방법 - Google Patents

콘택호울의형성방법 Download PDF

Info

Publication number
KR100242717B1
KR100242717B1 KR1019960049244A KR19960049244A KR100242717B1 KR 100242717 B1 KR100242717 B1 KR 100242717B1 KR 1019960049244 A KR1019960049244 A KR 1019960049244A KR 19960049244 A KR19960049244 A KR 19960049244A KR 100242717 B1 KR100242717 B1 KR 100242717B1
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
forming
insulating
etching
Prior art date
Application number
KR1019960049244A
Other languages
English (en)
Other versions
KR19980029913A (ko
Inventor
주석호
문종
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960049244A priority Critical patent/KR100242717B1/ko
Publication of KR19980029913A publication Critical patent/KR19980029913A/ko
Application granted granted Critical
Publication of KR100242717B1 publication Critical patent/KR100242717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 메모리 장치의 콘택호울(Contact Hole)의 형성방법에 관한 것으로, 본 발명의 목적은 습식식각없이 건식식각만으로 콘택호울을 형성할 수 있는 콘택호울의 형성방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 하부소자와 상부소자간의 연결을 위한 콘택호울을 형성방법은 상기 하부소자의 상부에 제1절연막을 증착하는 과정과; 건식식각에 대해 에칭비가 낮은 제2절연막을 증착하는 과정과; 상기 제2절연막상에 제3절연막을 증착하는 과정과; 상기 제3절연막상에 소정폭의 개구부를 가지는 포토레지스트를 형성한후 건식각을 이용하여 순차적으로 상기 제1 내지 제3절연막을 식각하는 과정을 포함함을 특징으로 한다.

Description

콘택호울의 형성방법 {METHOD OF FORMING CONTACT HOLE}
본 발명은 반도체 메모리 장치의 콘택호울(Contact Hole)의 형성방법에 관한 것으로, 건식식각만으로 콘택호울을 형성할 수 있는 콘택호울의 형성방법에 관한 것이다.
최근, 디램(DRAM)의 고집적화 및 미세화가 진행되면서 게이트 라인, 메탈 라인 및 비트라인 등의 선폭이 줄어들었다. 또한 이들을 절연시키면서 어느 정도의 평탄화를 이루기 위해서는 두꺼운 절연막이 필요하게 되었다. 보통의 경우 절연물질로 실리콘 산화막을 CVD나 SOG법에 의해서 제조하여 사용하고 있다.
일반적으로 하나의 디바이스를 형성하기 위해서는 각 절연막들에 콘택 호울을 형성하여 하부소자와 상부소자를 메탈 예컨대 Al, TiN, Ti 등의 배선으로 연결시키는 공정이 필요하다. 이때 메탈증착은 일반적으로 스퍼터링(Sputtering)에 의해 이루어진다. 스퍼터링에 의한 방법은 단차(Step Coverage)가 좋지 않기 때문에 콘택호울의 건식식각전에 습식식각을 적당시간 실시하여 콘택 입구 부분을 넓혀서 메탈 증착시에 발생되는 단차의 단점을 보강하는 것이 종래의 방법이다. 이러한 방법의 단점은 습식식각 공정과 습식식각후 포토 레지스터(Photo Resist)를 경화시켜야 하는 등의 공정이 추가되는 단점이 있다. 또한, 습식식각시 적당한 시간을 넘기면 에칭 비가 다른 막질에 의해서 빈공간이 생기는 단점이 있다.
도 1 내지 도 4는 종래기술의 실시예에 따라 콘택호울을 형성하기 위해 요구되는 공정단면도들이다.
도 1 내지 도 4를 통하여 콘택호울을 형성하기 위한 순차적인 공정 흐름을 살펴보면, 반도체 기판(101)상에 활성영역을 정의하기 위한 필드옥사이드(102)를 형성하고, 이어서 이 활성영역상에 하부소자를 제조하고 이 하부소자상에 제1절연막(103)을 증착한 후 포토 레지스트(104)를 통하여 소정폭 W을 가지는 개구부를 통하여 습식식각(105)을 진행하고, 이어 이 포토레지스트(104)를 경화하기 위하여 베이크(Bake)작업이 추가된다. 최종적으로 상기 경화된 포토레지스트(104)를 통하여 건식식각을 실시하여 콘택호울을 완성한다.
본 발명의 목적은 습식식각없이 건식식각만으로 콘택호울을 형성할 수 있는 콘택호울의 형성방법을 제공함에 있다.
본 발명의 다른 목적은 공정흐름을 단축시킬 수 있는 콘택호울의 형성방법을 제공함에 있다.
도 1 내지 도 4는 종래기술의 일실시예에 따라 콘택호울을 형성하기 위한 개략적인 공정단면도들.
도 5 내지 도 11은 본 발명의 실시예에 따라 콘택호울을 형성하기 위한 개략적인 공정단면도들.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 5 내지 도 11은 본 발명의 실시예에 따라 콘택호울을 형성하기 위한 방법을 순차적으로 보여주는 공정단면도들이다.
먼저 도 5를 참조하면, 반도체 기판(201)상에 활성영역을 정의하기 위한 필드옥사이드(202)와, 이 활성영역상에 형성되는 하부소자와, 이 하부소자의 상부와 필드옥사이드에 걸쳐 형성되는 절연막(203)이 도시되어 있다.
도 6을 참조하면, 상기 절연막(203)상에 건식식각에 대해 에칭비가 낮은 절연막(204)를 증착하고, 이어 도 7에서와 같이 이 절연막(204)상에 또 다른 절연막(205)를 증착한다.
도 8을 참조하면, 상기 절연막(205)상에 소정폭의 개구부를 가지는 포토레지스터(206)를 형성하여, 도 9에서 처럼 상기 절연막(205)를 건식식각한다.
도 10과 도 11을 참조하면, 상기 절연막(205)에 이어 절연막(204)를 건식식각하고, 이어서 절연막(203)을 건식식각하게 된다. 여기서, 상기 절연막(205)에 비해 에칭비가 낮은 절연막(204)의 기울기가 완만하게 되며, 이의 영향으로 상기 절연막(203)의 기울기가 가파르게 식각되는 것이다. 이러한 공정흐름은 종래기술에서 사용되었던 습식식각공정과 포토레지스트의 베이크공정이 없이도 콘택호울의 형성이 가능하게 된다. 또한, 상기 절연막들(203,205)은 BPSG(Boron Phosphorous Silicate Glass), USG(Undoped Silicate Glass), HTO(High Temperature Oxide)중의 한 물질로 이루어지는 산화막이고, 상기 절연막(204)은 TiO2로 이루어진 산화막이다.
한편, 상기 에칭비가 낮은 절연막(204)을 한번만 증착하였지만 2회 이상의 증착하여 다단계적인 콘택호울도 형성가능하다.
전술한 바와 같이, 본 발명은 습식식각없이 건식식각만으로 콘택호울을 형성할 수 있는 이점을 가진다. 또한, 본 발명은 공정흐름을 단축시킬 수 있는 이점을 가진다.

Claims (4)

  1. 하부소자와 상부소자간의 연결을 위한 콘택호울을 형성방법에 있어서:
    상기 하부소자의 상부에 제1절연막을 증착하는 단계와;
    상기 제1절연막이 형성되어 있는 결과물의 상부에, 상기 제1절연막에 비해 건식식각비가 낮은 제2절연막을 증착하는 단계와;
    상기 제2절연막이 형성되어 있는 결과물의 상부에, 상기 제2절연막에 비해 건식식각비가높은제3절연막을 증착하는 단계와;
    상기 제3절연막상에 소정폭의 개구부를 가지는 포토레지스트를 형성한후 건식식각공정을 실시하여 상기 제1절연막 내지 제3절연막을 순차적으로 식각하는 단계를 구비함을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 제1절연막은 제2절연막에 비해 식각비가 높은 물질로서, BPSG, USG, HTO중의 한 물질로 이루어지는 산화막임을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 제2절연막은 제1절연막에 비해 식각비가 낮은 물질인 TiO2로 이루어진 산화막임을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 제3절연막은 제2절연막에 비해 식각비가 높은 물질로서, BPSG, USG, HTO중의 한 물질로 이루어지는 산화막임을 특징으로 하는 방법.
KR1019960049244A 1996-10-28 1996-10-28 콘택호울의형성방법 KR100242717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960049244A KR100242717B1 (ko) 1996-10-28 1996-10-28 콘택호울의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049244A KR100242717B1 (ko) 1996-10-28 1996-10-28 콘택호울의형성방법

Publications (2)

Publication Number Publication Date
KR19980029913A KR19980029913A (ko) 1998-07-25
KR100242717B1 true KR100242717B1 (ko) 2000-03-02

Family

ID=19479309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049244A KR100242717B1 (ko) 1996-10-28 1996-10-28 콘택호울의형성방법

Country Status (1)

Country Link
KR (1) KR100242717B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294959A (ja) * 1985-10-21 1987-05-01 Nec Corp 半導体装置
JPH01280317A (ja) * 1988-05-06 1989-11-10 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH0613471A (ja) * 1992-05-29 1994-01-21 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294959A (ja) * 1985-10-21 1987-05-01 Nec Corp 半導体装置
JPH01280317A (ja) * 1988-05-06 1989-11-10 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH0613471A (ja) * 1992-05-29 1994-01-21 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980029913A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US5807660A (en) Avoid photoresist lifting by post-oxide-dep plasma treatment
JPH0613470A (ja) 半導体装置およびその製造方法
US5861673A (en) Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US5169801A (en) Method for fabricating a semiconductor device
US5950104A (en) Contact process using Y-contact etching
US5972789A (en) Method for fabricating reduced contacts using retardation layers
US6278189B1 (en) High density integrated circuits using tapered and self-aligned contacts
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6159844A (en) Fabrication of gate and diffusion contacts in self-aligned contact process
KR100242717B1 (ko) 콘택호울의형성방법
JP3077454B2 (ja) 半導体装置の製造方法
US20030015796A1 (en) Semiconductor device and production method thereof
US5698466A (en) Tungsten tunnel-free process
JPH05226333A (ja) 半導体装置の製造方法
US6689697B1 (en) Method of forming uniformly planarized structure in a semiconductor wafer
US20030045091A1 (en) Method of forming a contact for a semiconductor device
JP2969109B1 (ja) 二重波型模様プロセスを使用した半導体装置の製造方法
KR100268896B1 (ko) 커패시터및그의제조방법
KR100477817B1 (ko) 반도체장치제조방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR100359861B1 (ko) 반도체 소자의 중첩 정확도 향상방법_
JPH07263571A (ja) 半導体装置及び半導体装置の製造方法
KR100236060B1 (ko) 반도체 소자의 제조 방법
JPH09266252A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee