JP5551887B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5551887B2 JP5551887B2 JP2009086574A JP2009086574A JP5551887B2 JP 5551887 B2 JP5551887 B2 JP 5551887B2 JP 2009086574 A JP2009086574 A JP 2009086574A JP 2009086574 A JP2009086574 A JP 2009086574A JP 5551887 B2 JP5551887 B2 JP 5551887B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- forming
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体素子の製造方法において、リン含有シリコン酸化膜（ＰＳＧ膜）−ＳｉＮ膜−絶縁膜の三層以上の膜を積層してなる層間絶縁層にコンタクトホールを形成する方法に関する。
従来から、半導体素子を製造する際において配線層上に三層構造の層間絶縁層を形成し、コンタクトホールをエッチング処理によって形成する方法が行われていた（例えば特許文献１または２参照）。
また、特にリン含有シリコン酸化膜（ＰＳＧ膜）−ＳｉＮ膜−絶縁膜（例えばＮＳＧ膜）の三層構造の層間絶縁層にコンタクトホールを形成する場合には、例えば一般的に以下の各工程を経る方法が行われていた。
（ａ）リソグラフィ技術によりＰＳＧ膜上にコンタクトホール形成用のマスクパターンを形成する
（ｂ）ウェットエッチング処理によってＰＳＧ膜のコンタクトホール形成部分を除去する
（ｃ）異方性ドライエッチング処理によってＳｉＮ膜および絶縁膜（例えばＮＳＧ膜）のコンタクトホール形成部分を除去する
（ｅ）アッシング技術によりマスクパターンを除去する
（ａ）リソグラフィ技術によりＰＳＧ膜上にコンタクトホール形成用のマスクパターンを形成する
（ｂ）ウェットエッチング処理によってＰＳＧ膜のコンタクトホール形成部分を除去する
（ｃ）異方性ドライエッチング処理によってＳｉＮ膜および絶縁膜（例えばＮＳＧ膜）のコンタクトホール形成部分を除去する
（ｅ）アッシング技術によりマスクパターンを除去する
しかしながら、上記（ａ）〜（ｅ）の工程を有する従来の方法では、エッチングの際に柱状残渣が発生するとの問題があり、改善が求められていた。
従って、本発明の目的は、柱状残渣の発生を抑制した半導体素子の製造方法を提供することにある。
上記目的は、以下の本発明によって達成される。
即ち、本発明の第１実施形態に係る半導体素子の製造方法は、
基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後に少なくとも等方性ドライエッチングを含むエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有することを特徴とする。
即ち、本発明の第１実施形態に係る半導体素子の製造方法は、
基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後に少なくとも等方性ドライエッチングを含むエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有することを特徴とする。
上記第１実施形態に係る半導体素子の製造方法の作用について説明する。
前述の通り、前記（ａ）〜（ｅ）の工程を有する従来の方法では、エッチングの際に柱状残渣が発生するとの問題を有していたが、これは以下のようなメカニズムによって発生していたものと思われる。即ち、リン含有シリコン酸化膜（ＰＳＧ膜）にウェットエッチング処理を施した際には、エッチング残留物が残りＳｉＮ膜表面に付着する。この残留物が付着した状態でＳｉＮ膜に異方性エッチング処理を施すと、前記残留物がマスクとなってしまうため、残留物が付着した箇所のＳｉＮ膜が柱状残渣として残っていたものと思われる。
これに対し、上記第１実施形態に係る半導体素子の製造方法は、リン含有シリコン酸化膜（ＰＳＧ膜）からなる第１絶縁膜にウェットエッチング処理を施した後、ＳｉＮを含んでなる第２絶縁膜に少なくとも等方性ドライエッチングを含むエッチング処理を施す。従って、ウェットエッチング処理によって第２絶縁膜表面にエッチング残留物が付着したとしても、基板面に対して垂直方向だけでなく平行方向等のその他の方向にもエッチングが進行する等方性ドライエッチングを前記第２絶縁膜に施すため、残留物が付着した箇所においてもエッチングが進行し、柱状残渣の発生が抑制されるものと推察される。
前述の通り、前記（ａ）〜（ｅ）の工程を有する従来の方法では、エッチングの際に柱状残渣が発生するとの問題を有していたが、これは以下のようなメカニズムによって発生していたものと思われる。即ち、リン含有シリコン酸化膜（ＰＳＧ膜）にウェットエッチング処理を施した際には、エッチング残留物が残りＳｉＮ膜表面に付着する。この残留物が付着した状態でＳｉＮ膜に異方性エッチング処理を施すと、前記残留物がマスクとなってしまうため、残留物が付着した箇所のＳｉＮ膜が柱状残渣として残っていたものと思われる。
これに対し、上記第１実施形態に係る半導体素子の製造方法は、リン含有シリコン酸化膜（ＰＳＧ膜）からなる第１絶縁膜にウェットエッチング処理を施した後、ＳｉＮを含んでなる第２絶縁膜に少なくとも等方性ドライエッチングを含むエッチング処理を施す。従って、ウェットエッチング処理によって第２絶縁膜表面にエッチング残留物が付着したとしても、基板面に対して垂直方向だけでなく平行方向等のその他の方向にもエッチングが進行する等方性ドライエッチングを前記第２絶縁膜に施すため、残留物が付着した箇所においてもエッチングが進行し、柱状残渣の発生が抑制されるものと推察される。
尚、上記第１実施形態に係る半導体素子の製造方法は、更に
前記第２絶縁膜エッチング工程が、まず等方性ドライエッチング処理を行い次いで異方性ドライエッチング処理を行う工程である。
前記第２絶縁膜エッチング工程が、まず等方性ドライエッチング処理を行い次いで異方性ドライエッチング処理を行う工程である。
上記の方法であれば、リン含有シリコン酸化膜（ＰＳＧ膜）からなる第１絶縁膜にウェットエッチング処理を施した後、ＳｉＮを含んでなる第２絶縁膜に対してまず最初に等方性ドライエッチング処理が施され、より効果的に柱状残渣の発生が抑制される。
また、本発明の第２実施形態に係る半導体素子の製造方法は、
基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後にサイドエッチングを伴った異方性ドライエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有することを特徴とする。
基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後にサイドエッチングを伴った異方性ドライエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有することを特徴とする。
上記第２実施形態に係る半導体素子の製造方法の作用について説明する。
上記の通り、前記（ａ）〜（ｅ）の工程を有する従来の方法では、エッチングの際に柱状残渣が発生するとの問題を有していた。
これに対し、上記第２実施形態に係る半導体素子の製造方法は、リン含有シリコン酸化膜（ＰＳＧ膜）からなる第１絶縁膜にウェットエッチング処理を施した後、ＳｉＮを含んでなる第２絶縁膜にサイドエッチングを伴った異方性ドライエッチング処理を施す。従って、ウェットエッチング処理によって第２絶縁膜表面にエッチング残留物が付着したとしても、基板面に対して垂直方向にエッチングが進行する異方性ドライエッチングの際に、併せてサイドエッチングが生じる（基板面に対して平行方向にもエッチングが進行する）条件でエッチング処理を前記第２絶縁膜に施すため、残留物が付着した箇所においても平行方向へのエッチングが進行し、柱状残渣の発生が抑制されるものと推察される。
上記の通り、前記（ａ）〜（ｅ）の工程を有する従来の方法では、エッチングの際に柱状残渣が発生するとの問題を有していた。
これに対し、上記第２実施形態に係る半導体素子の製造方法は、リン含有シリコン酸化膜（ＰＳＧ膜）からなる第１絶縁膜にウェットエッチング処理を施した後、ＳｉＮを含んでなる第２絶縁膜にサイドエッチングを伴った異方性ドライエッチング処理を施す。従って、ウェットエッチング処理によって第２絶縁膜表面にエッチング残留物が付着したとしても、基板面に対して垂直方向にエッチングが進行する異方性ドライエッチングの際に、併せてサイドエッチングが生じる（基板面に対して平行方向にもエッチングが進行する）条件でエッチング処理を前記第２絶縁膜に施すため、残留物が付着した箇所においても平行方向へのエッチングが進行し、柱状残渣の発生が抑制されるものと推察される。
尚、上記第２実施形態に係る半導体素子の製造方法は、更に
前記サイドエッチングを伴った異方性ドライエッチング処理が、フロン系ガスとＯ２ガスとの混合ガスを用い且つサイドエッチングが発生するようＯ２ガスの混合比を調整して行われることが好ましい。
前記サイドエッチングを伴った異方性ドライエッチング処理が、フロン系ガスとＯ２ガスとの混合ガスを用い且つサイドエッチングが発生するようＯ２ガスの混合比を調整して行われることが好ましい。
フロン系ガスとＯ２ガスとの混合ガスを用い且つサイドエッチングが発生するようＯ２ガスの混合比を調整して行うことにより、サイドエッチングをより確実に発生させることができ、より効果的に柱状残渣の発生が抑制される。
以上説明したように、本発明によれば、柱状残渣の発生を抑制した半導体素子の製造方法を提供される。
＜第１実施形態＞
本発明の第１実施形態に係る半導体素子の製造方法は以下の各工程を有する。
（１）配線層形成工程
（２）層間絶縁層形成工程
（３）コンタクトホール形成工程
（３−１）マスクパターン形成工程
（３−２）第１絶縁膜エッチング工程
（３−３）第２絶縁膜エッチング工程
（３−４）第３絶縁膜エッチング工程
本発明の第１実施形態に係る半導体素子の製造方法は以下の各工程を有する。
（１）配線層形成工程
（２）層間絶縁層形成工程
（３）コンタクトホール形成工程
（３−１）マスクパターン形成工程
（３−２）第１絶縁膜エッチング工程
（３−３）第２絶縁膜エッチング工程
（３−４）第３絶縁膜エッチング工程
以下に、図面を参照して第１実施形態に係る半導体素子の製造方法について詳細に説明する。図１は第１実施形態に係る半導体素子の製造方法によって製造される半導体素子の概略断面図を表し、図２〜図８は第１実施形態の半導体素子の製造方法における製造プロセスを示す概略断面図を表す。
まず、図１に示すように、第１実施形態に係る半導体素子の製造方法によって製造される半導体素子（以下単に「第１実施形態に係る半導体素子」と称す）１０は、基板１２表面に配線層１４を有し、該配線層１４および基板１２を覆うように形成された層間絶縁層２０を有する半導体素子である。半導体素子１０の種類は特に限定されず、バイポーラトランジスタ、ＭＯＳトランジスタ、ＭＩＳトランジスタ、ＢｉＣＭＯＳなどの全ての半導体素子に対して適用することができる。
（１）配線層形成工程
第１実施形態において、配線層１４としては、特に限定されず、例えば基板１２の上に積層されるゲート電極層、その他の電極層、多層配線層などで構成される。
ここで、配線層１４としてメタル配線パターンを形成する場合の一例を挙げて説明すると、まず基板１２表面にＣＶＤ法によってＮＳＧ膜を形成し、該ＮＳＧ膜の表面全面にスパッタ法によりＡｌ−Ｃｕ（メタル）膜を形成する。次いで、リソグラフィ技術およびドライエッチング技術によりＡｌ−Ｃｕ配線（メタル配線）のパターンを形成する。最後にアッシング技術によりレジストを除去して、図２に示す配線層１４が基板１２上に形成される。
第１実施形態において、配線層１４としては、特に限定されず、例えば基板１２の上に積層されるゲート電極層、その他の電極層、多層配線層などで構成される。
ここで、配線層１４としてメタル配線パターンを形成する場合の一例を挙げて説明すると、まず基板１２表面にＣＶＤ法によってＮＳＧ膜を形成し、該ＮＳＧ膜の表面全面にスパッタ法によりＡｌ−Ｃｕ（メタル）膜を形成する。次いで、リソグラフィ技術およびドライエッチング技術によりＡｌ−Ｃｕ配線（メタル配線）のパターンを形成する。最後にアッシング技術によりレジストを除去して、図２に示す配線層１４が基板１２上に形成される。
（２）層間絶縁層形成工程
第１実施形態において、層間絶縁層２０は、下層側から順次積層された、第３絶縁膜２２、ＳｉＮを含んでなる第２絶縁膜（ＳｉＮ膜）２４およびリン含有シリコン酸化膜からなる第１絶縁膜（ＰＳＧ膜）２６の積層膜で構成される。層間絶縁層２０の総膜厚は、半導体素子の種類などに応じて決定され、特に限定されないが、例えば図３に示す半導体素子１０においては、第３絶縁膜２２の膜厚が２００ｎｍ、第２絶縁膜（ＳｉＮ膜）２４の膜厚が１０００ｎｍ、第１絶縁膜（ＰＳＧ膜）２６の膜厚が６００ｎｍに設定されている。
第１実施形態において、層間絶縁層２０は、下層側から順次積層された、第３絶縁膜２２、ＳｉＮを含んでなる第２絶縁膜（ＳｉＮ膜）２４およびリン含有シリコン酸化膜からなる第１絶縁膜（ＰＳＧ膜）２６の積層膜で構成される。層間絶縁層２０の総膜厚は、半導体素子の種類などに応じて決定され、特に限定されないが、例えば図３に示す半導体素子１０においては、第３絶縁膜２２の膜厚が２００ｎｍ、第２絶縁膜（ＳｉＮ膜）２４の膜厚が１０００ｎｍ、第１絶縁膜（ＰＳＧ膜）２６の膜厚が６００ｎｍに設定されている。
層間絶縁層形成工程では、図３に示すように、まず配線層１４が形成された基板１２の上に、第３絶縁膜２２、第２絶縁膜（ＳｉＮ膜）２４および第１絶縁膜（ＰＳＧ膜）２６を順次成膜する。
ここで、第３絶縁膜２２としては、例えばＮＳＧ（Nondoped Silicate Glass）膜、ＰＳＧ（Phospho Silicate Glass）膜などが挙げられ、例えばＣＶＤ法により成膜される。特にＮＳＧ膜やＰＳＧ膜を形成することにより、配線層１４と第２絶縁膜（ＳｉＮ膜）２４との間のストレスを緩和する役割を果たす。これは、ＮＳＧ膜やＰＳＧ膜が通常引っ張り方向（テンサイル）のストレスを有しているのに対し、ＳｉＮ膜が圧縮方向（コンプレッシブ）のストレスを有しており、両者が打ち消しあって配線層１４にかかるストレスを低減させているものと思われる。
第２絶縁膜（ＳｉＮ膜）２４は、例えばシランガスとアンモニアガスなどを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法などで成膜される。尚、第２絶縁膜（ＳｉＮ膜）２４は、酸素・水分・金属イオンなどに対するブロッキング目的の保護膜として機能する。
また、第１絶縁膜（ＰＳＧ膜）２６は、例えばシランガスとＰＨ３ガスを用いたＣＶＤ法により成膜される。第１絶縁膜（ＰＳＧ膜）２６としてのリン（Ｐ）の含有率は、特に限定されない。尚、第１絶縁膜（ＰＳＧ膜）２６は、プラステックパッケージで実装する際のフィラーアタックによる特性不良抑制の機能を有する。
（３）コンタクトホール形成工程
第１実施形態では、上述のように形成された層間絶縁層２０の所定位置に、コンタクトホール３０が形成される。第１実施形態では、後述する製造プロセスによりコンタクトホール３０を形成するので、第２絶縁膜（ＳｉＮ膜）２４形成の際に発生する柱状残渣を効率的に抑制することができる。
第１実施形態では、上述のように形成された層間絶縁層２０の所定位置に、コンタクトホール３０が形成される。第１実施形態では、後述する製造プロセスによりコンタクトホール３０を形成するので、第２絶縁膜（ＳｉＮ膜）２４形成の際に発生する柱状残渣を効率的に抑制することができる。
（３−１）マスクパターン形成工程
コンタクトホール形成工程においては、まず、第１絶縁膜（ＰＳＧ膜）２６の上に、レジスト膜を成膜し、リソグラフィ技術によりコンタクトホール３０を形成すべきパターンでレジスト膜に開口部を形成し、図４に示すマスクパターン１６を形成する。
尚、コンタクトホール３０が形成される位置（レイアウトされる位置）は、例えば図９（上面図）に示すように、配線層１４の周辺部分等である。
コンタクトホール形成工程においては、まず、第１絶縁膜（ＰＳＧ膜）２６の上に、レジスト膜を成膜し、リソグラフィ技術によりコンタクトホール３０を形成すべきパターンでレジスト膜に開口部を形成し、図４に示すマスクパターン１６を形成する。
尚、コンタクトホール３０が形成される位置（レイアウトされる位置）は、例えば図９（上面図）に示すように、配線層１４の周辺部分等である。
（３−２）第１絶縁膜エッチング工程
次に、図５に示すように、第１絶縁膜（ＰＳＧ膜）２６におけるコンタクトホール３０形成部分をウェットエッチング処理によって除去する。
ウェットエッチング処理の方法としては、浸漬法、スプレー法等の公知の方法が適用される。用いるエッチング溶液としては、例えば、ＮＨ４Ｆ／ＣＨ３ＣＯＯＨ混合液等の溶液が好適に用いられ、また特に限定されるものではないが、上記溶液の条件としては、溶液温度が２５℃にて用いることが好ましい。
次に、図５に示すように、第１絶縁膜（ＰＳＧ膜）２６におけるコンタクトホール３０形成部分をウェットエッチング処理によって除去する。
ウェットエッチング処理の方法としては、浸漬法、スプレー法等の公知の方法が適用される。用いるエッチング溶液としては、例えば、ＮＨ４Ｆ／ＣＨ３ＣＯＯＨ混合液等の溶液が好適に用いられ、また特に限定されるものではないが、上記溶液の条件としては、溶液温度が２５℃にて用いることが好ましい。
第１絶縁膜（ＰＳＧ膜）２６に等方性のウェットエッチング処理を施すことにより、基板１２表面に対して垂直方向および平行方向にエッチングが進行し、第１絶縁膜（ＰＳＧ膜）２６のコンタクトホール３０形成部分にテーパ状の傾斜を有する穴が形成される。
尚、図５に示す第１絶縁膜（ＰＳＧ膜）２６の厚さは前述の通り６００ｎｍであり、上記テーパ状の傾斜を有する穴の奥行き（マスクパターン１６の開口部における内壁から外側にエッチングされた距離／図５における長さＬ１）は６００ｎｍ、テーパ状の傾斜の基板１２表面に対する角度は４５℃である。
尚、図５に示す第１絶縁膜（ＰＳＧ膜）２６の厚さは前述の通り６００ｎｍであり、上記テーパ状の傾斜を有する穴の奥行き（マスクパターン１６の開口部における内壁から外側にエッチングされた距離／図５における長さＬ１）は６００ｎｍ、テーパ状の傾斜の基板１２表面に対する角度は４５℃である。
（３−３）第２絶縁膜エッチング工程
次に、少なくとも等方性ドライエッチングを含むエッチング処理によって前記第２絶縁膜（ＳｉＮ膜）２４におけるコンタクトホール３０形成部分を除去する。尚、第１実施形態に係る半導体素子の製造方法では、図６に示すごとく、まず等方性ドライエッチング処理を行い、次いで図７に示すごとく、異方性ドライエッチング処理を行う。
次に、少なくとも等方性ドライエッチングを含むエッチング処理によって前記第２絶縁膜（ＳｉＮ膜）２４におけるコンタクトホール３０形成部分を除去する。尚、第１実施形態に係る半導体素子の製造方法では、図６に示すごとく、まず等方性ドライエッチング処理を行い、次いで図７に示すごとく、異方性ドライエッチング処理を行う。
等方性ドライエッチング処理に用いる装置としては、例えば、アノードカップルＲＩＥ装置等が挙げられる。用いるエッチングガスとしてはフロン系ガスとＯ２ガスとの混合ガスが挙げられる。尚、上記「フロン系ガス」とは、炭素、水素、塩素、フッ素などからなる化合物を含むガスを表し、具体的には、ＣＦ４、ＣＨＦ３、ＮＦ３、ＳＦ６、Ｃ４Ｆ８等が挙げられる。
好ましい条件としては、例えば、ＣＦ４／Ｏ２（＝２００／５０ＳＣＣＭ）の混合ガスを用いて、１Ｔｏｒｒ、ＲＦパワー：３００Ｗの条件でエッチングすることにより、良好に等方性ドライエッチング処理が行われる。
好ましい条件としては、例えば、ＣＦ４／Ｏ２（＝２００／５０ＳＣＣＭ）の混合ガスを用いて、１Ｔｏｒｒ、ＲＦパワー：３００Ｗの条件でエッチングすることにより、良好に等方性ドライエッチング処理が行われる。
図６に示す等方性のドライエッチング処理では、上記のガスおよび条件にて、第２絶縁膜（ＳｉＮ膜）２４を、基板１２表面に対して垂直方向に３００ｎｍエッチングし、第２絶縁膜（ＳｉＮ膜）２４のコンタクトホール３０形成部分の上部にテーパ状の傾斜を有する穴が形成される。尚、図６に示す上記テーパ状の傾斜を有する穴の奥行き（マスクパターン１６の開口部における内壁から外側にエッチングされた距離／図６における長さＬ２）は３００ｎｍ、テーパ状の傾斜の基板１２表面に対する角度は４５℃である。
また、等方性ドライエッチング処理に続いて行われる異方性ドライエッチング処理に用いる装置としては、例えば、アノードカップルＲＩＥ装置等が挙げられる。用いるエッチングガスとしてはフロン系ガスとＯ２ガスとの混合ガスが挙げられる。好ましい条件としては、例えば、ＣＦ４／ＣＨＦ３／Ａｒ／Ｏ２の混合ガスを用いて、ＣＦ４／ＣＨＦ３／Ａｒ／Ｏ２（＝５００／２０／５００／１０ＳＣＣＭ）、１Ｔｏｒｒ、ＲＦパワー：５００Ｗの条件でエッチングすることにより、良好に異方性ドライエッチング処理が行われる。
図７に示す異方性のドライエッチング処理では、上記のガスおよび条件にて、第２絶縁膜（ＳｉＮ膜）２４におけるコンタクトホール３０形成部分の残りの部分を、基板１２表面に対して垂直方向にエッチングし、垂直状の穴が形成される。
上記第２絶縁膜エッチング工程においては、等方性ドライエッチング処理のみによって第２絶縁膜（ＳｉＮ膜）２４におけるコンタクトホール３０形成部分を除去することも好ましい。但し、第１実施形態に係る半導体素子の製造方法では、前述の通り、まず等方性ドライエッチング処理を行い次いで異方性ドライエッチング処理を行う。
（３−４）第３絶縁膜エッチング工程
次に、前記第３絶縁膜２２におけるコンタクトホール３０形成部分を除去する。尚、第３絶縁膜２２に施すエッチング処理は特に限定されず、如何なるエッチング処理を用いてもよいが、特に、上記第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を、そのまま連続的に第３絶縁膜にも施すことが好ましい。
次に、前記第３絶縁膜２２におけるコンタクトホール３０形成部分を除去する。尚、第３絶縁膜２２に施すエッチング処理は特に限定されず、如何なるエッチング処理を用いてもよいが、特に、上記第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を、そのまま連続的に第３絶縁膜にも施すことが好ましい。
第３絶縁膜に対しても、第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を引き続き連続的に施すことにより、図８に示すように、第３絶縁膜２２におけるコンタクトホール３０形成部分が除去され、垂直状の穴が形成される。
この後、アッシング技術によりマスクパターンを除去することによって、図１に示す、第１実施形態に係る半導体素子１０が形成される。
＜第２実施形態＞
本発明の第２実施形態に係る半導体素子の製造方法は以下の各工程を有する。
（Ｉ）配線層形成工程
（II）層間絶縁層形成工程
（III）コンタクトホール形成工程
（III−１）マスクパターン形成工程
（III−２）第１絶縁膜エッチング工程
（III−３）第２絶縁膜エッチング工程
（III−４）第３絶縁膜エッチング工程
本発明の第２実施形態に係る半導体素子の製造方法は以下の各工程を有する。
（Ｉ）配線層形成工程
（II）層間絶縁層形成工程
（III）コンタクトホール形成工程
（III−１）マスクパターン形成工程
（III−２）第１絶縁膜エッチング工程
（III−３）第２絶縁膜エッチング工程
（III−４）第３絶縁膜エッチング工程
尚、（Ｉ）、（II）、（III−１）、（III−２）の各工程は、前記第１実施形態における（１）、（２）、（３−１）、（３−２）と同様であるため、ここでは説明を省略する。
以下に、図面を参照して第２実施形態に係る半導体素子の製造方法について詳細に説明する。図１０は第２実施形態に係る半導体素子の製造方法によって製造される半導体素子の概略断面図を表し、図１１〜図１２は第２実施形態の半導体素子の製造方法における製造プロセス（（III−３）第２絶縁膜エッチング工程および（III−４）第３絶縁膜エッチング工程）を示す概略断面図を表す。
まず、図１０に示すように、第２実施形態に係る半導体素子の製造方法によって製造される半導体素子（以下単に「第２実施形態に係る半導体素子」と称す）１００は、基板１２表面に配線層１４を有し、該配線層１４および基板１２を覆うように形成された層間絶縁層２００を有する半導体素子である。半導体素子１００の種類は特に限定されず、バイポーラトランジスタ、ＭＯＳトランジスタ、ＭＩＳトランジスタ、ＢｉＣＭＯＳなどの全ての半導体素子に対して適用することができる。
ここで、前述の通り（Ｉ）、（II）、（III−１）、（III−２）の各工程の説明は省略し、（III−３）および（III−４）の各工程を説明する。
ここで、前述の通り（Ｉ）、（II）、（III−１）、（III−２）の各工程の説明は省略し、（III−３）および（III−４）の各工程を説明する。
（III−３）第２絶縁膜エッチング工程
（III−２）の第１絶縁膜エッチング工程によって第１絶縁膜（ＰＳＧ膜）２６０におけるコンタクトホール３０形成部分を除去した後、サイドエッチングを伴った異方性ドライエッチング処理によって前記第２絶縁膜（ＳｉＮ膜）２４０におけるコンタクトホール３０形成部分を除去する。
（III−２）の第１絶縁膜エッチング工程によって第１絶縁膜（ＰＳＧ膜）２６０におけるコンタクトホール３０形成部分を除去した後、サイドエッチングを伴った異方性ドライエッチング処理によって前記第２絶縁膜（ＳｉＮ膜）２４０におけるコンタクトホール３０形成部分を除去する。
サイドエッチングを伴った異方性ドライエッチング処理に用いる装置としては、例えば、アノードカップルＲＩＥ装置等が挙げられる。用いるエッチングガスとしてはフロン系ガスとＯ２ガスとの混合ガスが挙げられる。
尚、上記混合ガスの具体例としては以下のものが挙げられる。それぞれのガスの組み合わせにおいて、サイドエッチングが発生するＯ２ガスの混合比（質量比）は以下の通りである。
・ＣＨＦ３ガス／ＣＦ４ガス／Ｏ２ガス（混合比：１０／５００／５０）
・ＣＦ４ガス／Ｏ２ガス（混合比：２００／５０）
・ＳＦ６ガス／Ｏ２ガス（混合比：１００／１０）
・ＣＨＦ３ガス／ＣＦ４ガス／Ｏ２ガス（混合比：１０／５００／５０）
・ＣＦ４ガス／Ｏ２ガス（混合比：２００／５０）
・ＳＦ６ガス／Ｏ２ガス（混合比：１００／１０）
好ましい条件としては、例えば、ＣＦ４ガス／Ｏ２ガスの混合ガスを用いて、ＣＦ４／Ｏ２（＝２００／５０ＳＣＣＭ）、１Ｔｏｒｒ、ＲＦパワー：３００Ｗの条件でエッチングすることにより、良好にサイドエッチングを伴った異方性ドライエッチング処理が行われる。
図１１に示すサイドエッチングを伴った異方性ドライエッチング処理では、上記のガスおよび条件にて、第２絶縁膜（ＳｉＮ膜）２４０におけるコンタクトホール３０形成部分を、基板１２表面に対して垂直方向にエッチングし、且つサイドエッチングによって並行方向にもエッチングが進行して、垂直状の穴が形成される。
（III−４）第３絶縁膜エッチング工程
次に、前記第３絶縁膜２２０におけるコンタクトホール３０形成部分を除去する。尚、第３絶縁膜２２０に施すエッチング処理は特に限定されず、如何なるエッチング処理を用いてもよいが、特に、上記第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を、そのまま連続的に第３絶縁膜にも施すことが好ましい。
尚、前記（III−３）の第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理では第２絶縁膜（ＳｉＮ膜）２４０においてサイドエッチングが進行するが、第３絶縁膜としてＮＳＧ膜やＰＳＧ膜を用いた場合には、エッチング速度の相違によりサイドエッチングが殆ど生じないまま、基板１２表面に対して垂直方向のエッチングを施すことができる。
次に、前記第３絶縁膜２２０におけるコンタクトホール３０形成部分を除去する。尚、第３絶縁膜２２０に施すエッチング処理は特に限定されず、如何なるエッチング処理を用いてもよいが、特に、上記第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を、そのまま連続的に第３絶縁膜にも施すことが好ましい。
尚、前記（III−３）の第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理では第２絶縁膜（ＳｉＮ膜）２４０においてサイドエッチングが進行するが、第３絶縁膜としてＮＳＧ膜やＰＳＧ膜を用いた場合には、エッチング速度の相違によりサイドエッチングが殆ど生じないまま、基板１２表面に対して垂直方向のエッチングを施すことができる。
第３絶縁膜に対しても、第２絶縁膜エッチング工程で施される前記異方性ドライエッチング処理を引き続き連続的に施すことにより、図１２に示すように、第３絶縁膜２２０におけるコンタクトホール３０形成部分が除去され、垂直状の穴が形成される。
この後、前記第１実施形態と同様に、アッシング技術によりマスクパターンを除去することによって、図１０に示す、第２実施形態に係る半導体素子１００が形成される。
１０，１００ 半導体素子
１２ 基板
１４ 配線層
１６ マスクパターン
２０，２００ 層間絶縁層
２２，２２０ 第３絶縁膜
２４，２４０ 第２絶縁膜（ＳｉＮ膜）
２６，２６０ 第１絶縁膜（ＰＳＧ膜）
３０ コンタクトホール
１２ 基板
１４ 配線層
１６ マスクパターン
２０，２００ 層間絶縁層
２２，２２０ 第３絶縁膜
２４，２４０ 第２絶縁膜（ＳｉＮ膜）
２６，２６０ 第１絶縁膜（ＰＳＧ膜）
３０ コンタクトホール
Claims (3)
- 基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後にまず等方性ドライエッチング処理を行い次いで異方性ドライエッチング処理を行うエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有する半導体素子の製造方法。 - 基板上に配線層を形成する配線層形成工程と、
前記基板および前記配線層を覆うように前記基板側から、第３絶縁膜、ＳｉＮを含んでなる第２絶縁膜、およびリン含有シリコン酸化膜からなる第１絶縁膜を順に積層した層間絶縁層を形成する層間絶縁層形成工程と、
前記第１絶縁膜上にマスクパターンを形成するマスクパターン形成工程、前記マスクパターンの形成後ウェットエッチング処理によって前記第１絶縁膜のコンタクトホール形成部分を除去する第１絶縁膜エッチング工程、該第１絶縁膜エッチング工程後にサイドエッチングを伴った異方性ドライエッチング処理によって前記第２絶縁膜のコンタクトホール形成部分を除去する第２絶縁膜エッチング工程、および該第２絶縁膜エッチング工程後にエッチング処理によって前記第３絶縁膜のコンタクトホール形成部分を除去する第３絶縁膜エッチング工程、を経て前記配線層表面が露出するよう前記層間絶縁層にコンタクトホールを形成するコンタクトホール形成工程と、
を有する半導体素子の製造方法。 - 前記サイドエッチングを伴った異方性ドライエッチング処理が、フロン系ガスとＯ２ガスとの混合ガスを用い且つサイドエッチングが発生するようＯ２ガスの混合比を調整して行われる請求項２に記載の半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009086574A JP5551887B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体素子の製造方法 |
| US12/721,854 US7998876B2 (en) | 2009-03-31 | 2010-03-11 | Method of producing semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009086574A JP5551887B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010238988A JP2010238988A (ja) | 2010-10-21 |
| JP5551887B2 true JP5551887B2 (ja) | 2014-07-16 |
Family
ID=42784806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009086574A Active JP5551887B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7998876B2 (ja) |
| JP (1) | JP5551887B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4982582B2 (ja) * | 2010-03-31 | 2012-07-25 | 株式会社東芝 | マスクの製造方法 |
| US9343651B2 (en) * | 2010-06-04 | 2016-05-17 | Industrial Technology Research Institute | Organic packaging carrier |
| JP6297783B2 (ja) * | 2013-03-08 | 2018-03-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6867283B2 (ja) * | 2017-12-28 | 2021-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194621A (ja) * | 1987-10-05 | 1989-04-13 | Nec Corp | 半導体装置の製造方法 |
| JP2650313B2 (ja) * | 1988-05-06 | 1997-09-03 | 松下電器産業株式会社 | ドライエッチング方法 |
| JPH01286442A (ja) * | 1988-05-13 | 1989-11-17 | Sony Corp | 半導体装置の製造方法 |
| JPH02206115A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US4889588A (en) * | 1989-05-01 | 1989-12-26 | Tegal Corporation | Plasma etch isotropy control |
| US4978420A (en) * | 1990-01-03 | 1990-12-18 | Hewlett-Packard Company | Single chamber via etch through a dual-layer dielectric |
| JPH05343347A (ja) | 1992-06-05 | 1993-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0794441A (ja) | 1993-09-21 | 1995-04-07 | Sony Corp | 半導体装置およびその製法 |
| KR0126801B1 (ko) * | 1993-12-22 | 1998-04-02 | 김광호 | 반도체 장치의 배선 형성방법 |
| US6486060B2 (en) * | 1998-09-03 | 2002-11-26 | Micron Technology, Inc. | Low resistance semiconductor process and structures |
-
2009
- 2009-03-31 JP JP2009086574A patent/JP5551887B2/ja active Active
-
2010
- 2010-03-11 US US12/721,854 patent/US7998876B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010238988A (ja) | 2010-10-21 |
| US7998876B2 (en) | 2011-08-16 |
| US20100248483A1 (en) | 2010-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5551887B2 (ja) | 半導体素子の製造方法 | |
| JP2006261630A (ja) | 半導体素子の製造方法 | |
| KR101725152B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101037485B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7910485B2 (en) | Method for forming contact hole using dry and wet etching processes in semiconductor device | |
| TWI278063B (en) | Method for fabricating metal line in semiconductor device | |
| JP4550786B2 (ja) | 半導体装置の製造方法 | |
| JP4451335B2 (ja) | 半導体装置の製造方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP2004186228A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
| KR100661237B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JP2008210832A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3886854B2 (ja) | 半導体装置の製造方法 | |
| KR100826788B1 (ko) | 반도체 소자의 얕은 트렌치 분리구조 제조방법 | |
| US7842608B2 (en) | Method for manufacturing semiconductor device having via plug | |
| KR100783637B1 (ko) | 반도체장치의 제조 방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| JP2007115889A (ja) | 半導体装置の製造方法 | |
| KR100945505B1 (ko) | 반도체 소자의 스토리지 노드 형성방법 | |
| KR100451492B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH11224876A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5551887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |