CN102315095B - 等离子体处理方法以及半导体装置的制造方法 - Google Patents

等离子体处理方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN102315095B
CN102315095B CN201110194328.8A CN201110194328A CN102315095B CN 102315095 B CN102315095 B CN 102315095B CN 201110194328 A CN201110194328 A CN 201110194328A CN 102315095 B CN102315095 B CN 102315095B
Authority
CN
China
Prior art keywords
mentioned
plasma
deposit
protective layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110194328.8A
Other languages
English (en)
Other versions
CN102315095A (zh
Inventor
田原慈
西村荣一
山下扶美子
富田宽
大岩德久
大口寿史
大村光广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102315095A publication Critical patent/CN102315095A/zh
Application granted granted Critical
Publication of CN102315095B publication Critical patent/CN102315095B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种等离子体处理方法以及半导体装置的制造方法，能够抑制由侧面蚀刻而引起的图案变细的问题并且通过干燥处理来高效率地去除含有堆积在图案侧壁的金属的堆积物。该等离子处理方法经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有金属层的图案之后，去除含有构成金属层的金属的图案并在侧壁部堆积的堆积物，具备以下工序：保护层形成工序，在金属层的侧壁部形成该金属的氧化物或者氯化物；堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除堆积物；以及还原工序，在保护层形成工序和堆积物去除工序之后，使含有氢的等离子体发生作用来还原金属的氧化物或者氯化物。

Description

等离子体处理方法以及半导体装置的制造方法
技术领域
本发明涉及一种等离子体处理方法以及半导体装置的制造方法。
背景技术
以往，在半导体装置的制造工序中，使用等离子体对半导体晶圆等的基板实施蚀刻处理等的等离子体处理，例如，通过等离子体蚀刻来形成具有含有钛(Ti)、钨(W)等金属的层的层叠而成的图案结构。此外，对钨(W)进行蚀刻的技术例如已知使用对含有氟原子的气体、含有氯原子的气体以及氧气进行混合而成的气体等(例如参照专利文献1)。
如上所述，当通过等离子体蚀刻来形成含有钛(Ti)、钨(W)等金属的图案结构时，有时含有金属的堆积物(沉积物)残留在图案的侧壁。如果在含有该金属的堆积物残留的状态下直接在后续工序中进行CVD膜的形成，有时含有金属的堆积物会成为异常生长的原因(核)。因此，需要去除含有金属的堆积物。
作为将含有蚀刻金属膜时产生的金属的堆积物去除的方法已知一种湿法清洗(Wet Cleaning)的方法。另外，已知一种通过加热处理或者使用含有氟的气体进行气体处理来去除含有金属的堆积物的方法(例如参照专利文献2)。
专利文献1：日本特开平10-178014号公报
专利文献1：日本特开2000-82693号公报
发明内容
发明要解决的问题
在将含有蚀刻上述金属膜时产生的金属的堆积物去除的方法中的湿法清洗的方法中，存在有可能产生图案倒塌(Patterncollapse)这种问题。
另一方面，在通过加热处理或者使用含有氟的气体进行的气体处理的方法中，能够去除的堆积物受到限制，存在由于堆积物不同而无法去除一些堆积物这种问题。另外，当要通过等离子体来去除在通过加热处理或者使用含有氟的气体进行的气体处理的方法中无法去除的堆积物时，包含在图案结构中的金属层被蚀刻(侧面蚀刻)，存在图案变细这样的问题。
本发明是应对上述以往的情况而完成的，要提供一种能够抑制由于侧面蚀刻而引起的图案变细的问题的同时，通过干燥处理来高效率地去除含有堆积在图案侧壁的金属的堆积物的等离子体处理方法以及半导体装置的制造方法。
用于解决问题的方案
本发明的等离子体处理方法的一个方式是经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有上述金属层的图案之后，去除含有构成上述金属层的金属的上述图案的侧壁部堆积的堆积物，该等离子体处理方法的特征在于，具备以下工序：保护层形成工序，在上述金属层的侧壁部形成上述金属的氧化物或者氯化物；堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除上述堆积物；以及还原工序，在上述保护层形成工序和上述堆积物去除工序之后，使含有氢的等离子体发生作用来还原上述金属的氧化物或者氯化物。
本发明的半导体装置的制造方法的一个方式具有堆积物的去除工艺，该堆积物的去除工艺经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有上述金属层的图案之后，去除含有构成上述金属层的金属的上述图案的侧壁部堆积的堆积物，该半导体装置的制造方法的特征在于，上述堆积物的去除工艺具有以下工序：保护层形成工序，在上述金属层的侧壁部形成上述金属的氧化物或者氯化物；堆积物去除工序，使含有氟原子的气体的等离子体起作用来去除上述堆积物；以及还原工序，在上述保护层形成工序和上述堆积物去除工序之后，使含有氢的等离子体起作用来还原上述金属的氧化物或者氯化物。
发明的效果
根据本发明，提供一种能够抑制由侧面蚀刻而引起的图案变细的问题的同时，通过干燥处理来高效率地去除含有堆积在图案侧壁的金属的堆积物的等离子体处理方法以及半导体装置的制造方法。
附图说明
图1是表示本发明的等离子体处理方法的实施方式所涉及的半导体晶圆的截面结构的图。
图2是表示使用于本发明的实施方式的等离子体蚀刻装置的一例的概要结构的图。
附图标记说明
W：半导体晶圆；101、107：二氧化硅(SiO2)层；102、106：钨(W)层；103、105：氮化钛(TiN)层；104：多晶硅(Poiy-Si)层；110：堆积物。
具体实施方式
下面，参照附图说明本发明的实施方式。图1是放大作为本实施方式所涉及的等离子体处理方法中的被处理基板的半导体晶圆的截面结构并进行表示的图。另外，图2是示意性地表示作为使用于本实施方式的等离子体处理装置的等离子体蚀刻装置的截面概要结构的图。首先，参照图2说明等离子体蚀刻装置的结构。
等离子体蚀刻装置1构成为电极板上下平行地相向并连接有等离子体形成用电源的电容耦合型平行平板蚀刻装置。
等离子体蚀刻装置1具有呈圆筒形状的真空处理室2，该真空处理室2例如由表面被阳极氧化处理而成的铝等形成，该真空处理室2接地。通过陶瓷等绝缘板3在真空处理室2内的底部设置有用于载置被处理基板(例如半导体晶圆W)的大致呈圆柱状的基座支承台4。并且，在该基座支承台4上设置有构成下部电极的基座(载置台)5。在该基座5上连接有高通滤波器(HPF)6。
在基座支承台4内部设置有制冷室7，制冷剂通过制冷剂导入管8被导入该制冷室7中进行循环并从制冷剂排出管9排出。并且，其冷热通过基座5向半导体晶圆W传热，由此将半导体晶圆W控制为期望的温度。
基座5的上侧中央部成形为凸状的圆板状，在该中央部上形成与半导体晶圆W相同的圆形，设置有与半导体晶圆W具有大致相同直径的静电卡盘11。静电卡盘11构成为在绝缘材料之间配置电极12。并且，由与电极12相连接的直流电源13施加例如1.5kV的直流电压，由此例如通过库仑力对半导体晶圆W进行静电吸附。
在绝缘板3、基座支承台4、基座5以及静电卡盘11中，在半导体晶圆W的背面形成有用于提供传热介质(例如He气体等)的气体通路14，基座5的冷热通过该传热介质被传递给半导体晶圆W并且半导体晶圆W被维持在规定温度。
以包围载置于静电卡盘11上的半导体晶圆W的方式在基座5的上端周缘部配置有环状的聚焦环15。该聚焦环15具有提高蚀刻的面内均匀性的作用。
在基座5上方以与该基座5平行相向的方式设置有上部电极21。该上部电极21通过绝缘材料22被支承在真空处理室2的上部。上部电极21由电极板24以及电极支承体25构成，该电极支承体25由支承该电极板24的导电性材料形成。电极板24例如由导电体或者半导体形成，具有多个排出孔23。该电极板24形成与基座5相向的相向面。
在上部电极21的电极支承体25的中央设置有气体导入口26，该气体导入口26与气体提供管27相连接。并且，在该气体提供管27上通过阀28以及质量流量控制器29连接有处理气体提供源30。从处理气体提供源30提供用于等离子体处理的处理气体。
在真空处理室2的底部连接有排气管31，在该排气管31上连接有排气装置35。排气装置35具备涡轮分子泵等真空泵，构成为能够对真空处理室2内进行真空排气以减压到规定的减压气氛例如1Pa以下的规定的压力。另外，在真空处理室2的侧壁上设置有闸阀32，在打开该闸阀32的状态下在真空处理室2与相邻的加载互锁室(未图示)之间输送半导体晶圆W。
在上部电极21上连接有第一高频电源40，在其供电线上插入匹配器41。另外，在上部电极21上连接有低通滤波器(LPF)42。该第一高频电源40例如构成为提供50MHz至150MHz频率范围的高频电力。这样通过施加频率较高的高频电力，在真空处理室2内在较佳的离解状态下能够形成高密度等离子体。
在作为下部电极的基座5上连接有第二高频电源50，在其供电线上插入匹配器51。该第二高频电源50构成为提供频率范围低于第一高频电源40的高频电力。通过施加这种频率范围的高频电力，不会对作为被处理基板的半导体晶圆W带来损伤并能够提供适当的离子作用。第二高频电源50的频率例如使用20MHz以下的频率。
由控制部60统一控制上述结构的等离子体蚀刻装置1的动作。在该控制部60中设置有具备CPU并对等离子体蚀刻装置1的各部分进行控制的过程控制器61、用户接口部62以及存储部63。
用户接口部62包括用于由工序管理员管理等离子体蚀刻装置1而进行命令的输入操作的键盘、使等离子体蚀刻装置1的运转状况可视化显示的显示器等。
在存储部63中保存有通过过程控制器61的控制来实现由等离子体蚀刻装置1执行的各种处理的控制程序(软件)、存储处理条件数据等的制程。并且，根据需要按照来自用户接口部62的指示等从存储部63调用任意的制程使过程控制器61执行，由此在过程控制器61的控制下，在等离子体蚀刻装置1中进行期望的处理。另外，控制程序、处理条件数据等制程使用保存在由计算机可读取的计算机存储介质(例如硬盘、CD、软盘、半导体存储器等)中的状态的程序，或者还能够从其它装置通过例如专用线路随时传送而在线使用。
在使用具有上述结构的等离子体蚀刻装置1对半导体晶圆W进行等离子体蚀刻的情况下，首先，在闸阀32被打开之后，半导体晶圆W从未图示的加载互锁室搬入到真空处理室2内，并被载置在静电卡盘11上。然后，由直流电源13施加直流电压，半导体晶圆W被静电吸附在静电卡盘11上。接着，闸阀32被关闭，由排气装置35对真空处理室2内进行真空排气直到规定的真空度。
之后，阀28被打开，规定的处理气体从处理气体提供源30通过质量流量控制器29调整其流量并且通过处理气体提供管27、气体导入口26被导入到上部电极21的中空部，并且通过电极板24的排出孔23，如图2的箭头所示那样向半导体晶圆W均匀地排出。
并且，真空处理室2内的压力维持在规定的压力。之后，通过第一高频电源40将规定频率的高频电力施加到上部电极21。由此，在上部电极21与作为下部电极的基座5之间产生高频电场，处理气体离解而并进行离子体化。
另外，根据需要，从第二高频电源50将频率低于上述第一高频电源40的高频电力施加到作为下部电极的基座5。由此，等离子体中的离子被引入到基座5侧，通过离子辅助进行蚀刻的各向异性提高。此外，在后述的等离子体处理的各实施例中，不从该第二高频电源50施加高频电力。
并且，当规定的等离子体蚀刻处理结束时，停止高频电力的提供以及处理气体的提供，通过与上述过程相反的过程，半导体晶圆W从真空处理室2内搬出。
接着，参照图1说明本实施方式所涉及的半导体晶圆W的截面结构。如图1所示，以从上侧起依次层叠二氧化硅(SiO2)层101、钨(W)层102、氮化钛(TiN)层103、多晶硅(Poiy-Si)层104、氮化钛(TiN)层105、钨(W)层106以及二氧化硅(SiO2)层107的方式形成半导体晶圆W。
将上述二氧化硅(SiO2)层101、钨(W)层102、氮化钛(TiN)层103、多晶硅(Poiy-Si)层104、氮化钛(TiN)层105以及钨(W)层106通过等离子体蚀刻来形成为规定的图案，在该图案的侧壁部堆积有堆积物(沉积物)110。例如能够通过图2示出的等离子体蚀刻装置1进行用于这种图案形成的等离子体蚀刻。
堆积物110含有对二氧化硅(SiO2)层101、钨(W)层102、氮化钛(TiN)层103、多晶硅(Poiy-Si)层104、氮化钛(TiN)层105以及钨(W)层106进行等离子体蚀刻时的残渣。即，堆积物110含有作为金属的钨和钛，其主要成分是钨(氧化物)。
如果直接在上述堆积物110残留的状态下在后续工序中进行CVD时，堆积物110会成为异常生长的原因(核)。因此，需要去除堆积物110。在去除该堆积物110时，当使用湿法清洗时有可能产生图案倒塌。另外，在加热处理或者使用含有氟的气体进行的气体处理的方法中，无法去除对上述层叠结构进行等离子体蚀刻时产生的堆积物110。
另一方面，当暴露在使用了含有氟的气体例如NF3、CHF3、CH2F2等气体的等离子体时，能够去除堆积物110，但是图案中的各层、特别是作为金属层的钨(W)层102、钨(W)层106被侧面蚀刻从而导致图案变细。
实际上，作为比较例1使用图2示出的平行平板型的等离子体处理装置在以下条件下在处理室内产生等离子体而去除堆积物110。
处理气体：NF3/O2/Ar＝20/30/180sccm
压力：1.33Pa(10mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：40/40/30℃
时间：30秒
上述等离子体处理的结果是，堆积物110有所减少，但是作为图案中的结构物的多晶硅(Poiy-Si)层104、二氧化硅(SiO2)层101、特别是钨(W)层102、钨(W)层106被侧面蚀刻而导致图案变细。
因此，在本实施方式中，进行以下工序：保护层形成工序，在图案的侧壁部、特别是金属层(钨(W)层102、钨(W)层106)的侧壁部上形成由构成该金属层的金属(W)的氧化物或者氯化物形成的保护层；以及堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除堆积物110。由此，防止由于侧面蚀刻而导致图案变细的情况的发生并且去除堆积物110。另外，在上述保护层形成工序和堆积物去除工序之后，进行还原工序，在该还原工序中，使含氢的等离子体发生作用来还原形成于图案的侧壁部的氧化物或者氯化物。
能够通过以下任一方法来进行：交替地多次反复进行保护层形成工序和堆积物去除工序的方法(循环处理)；同时进行保护层形成工序和堆积物去除工序的方法；以及最初进行一次保护层形成工序之后进行堆积物去除工序的方法。
在交替地多次反复进行保护层形成工序、堆积物去除工序的循环处理中，在保护层形成工序中，能够使用以下等离子体处理即使氧气的等离子体发生作用来生成构成金属层的金属的氧化物。另外，在循环处理中的保护层形成工序中，还能够使用以下等离子体处理即使含有氯气等氯原子的气体的等离子体发生作用来生成构成金属层的金属的氯化物。
在同时进行保护层形成工序和堆积物去除工序的情况下，通过等离子体处理来进行堆积物去除工序，还通过等离子体处理来进行保护层形成工序。因而，在保护层形成工序中使用以下等离子体处理即使氧气的等离子体发生作用来生成构成金属层的金属的氧化物或者使含有氯气等氯原子的气体的等离子体发生作用来生成构成金属层的金属的氯化物。
在使用在仅进行一次保护层形成工序之后进行堆积物去除工序的方法的情况下，保护层形成工序可以通过上述等离子体处理来进行，并且并不限于等离子体处理，例如还可以通过以下方法来进行：在氧气气氛下将半导体晶圆W加热到规定温度例如250℃并通过热氧化来生成构成金属层的金属的氧化物。
在堆积物去除工序中，含有氟原子的气体例如能够使用NF3、CHF3、CH2F2等中的至少一种。另外，包含在图案中的金属是上述钨(W)、钛(Ti)。
作为实施例1，在以下条件下，进行了交替地多次反复进行保护层形成工序和堆积物去除工序的循环处理。
(保护层形成工序)
处理气体：O2/Ar＝200/800sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：10秒
(堆积物去除工序)
处理气体：NF3/O2/Ar＝8/200/800sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：5秒
反复进行上述循环处理四次使得堆积物去除工序的合计时间变为20秒钟。
另外，作为比较例2，仅持续进行上述堆积物去除工序20秒。
当将上述实施例1与比较例2进行比较时可知，堆积物残存的最大膜厚都变为7nm，堆积物的去除速度大致相同。
另外，图1示出的图案结构的钨部分的图案宽度(CD)在实施例1中为20.3nm而在比较例2中为18.5nm，与比较例2相比在实施例1中明显地能够抑制由于钨部分的侧面被蚀刻引起的图案变细的问题。
如上述实施例1所示，通过将使用氧气等离子体进行的保护层形成工序加入使用氟等离子体进行的堆积物去除工序之间，在保持图案结构的CD的同时，能够将堆积物去除速度变为与仅进行堆积物去除工序的情况相同，有时还能够根据情况进行加速。此外，关于能够加速的部分，在堆积物中有可能包含有机物。另外，考虑到堆积物从最初开始被氧化，因此即使添加氧化处理的保护层形成工序，堆积物去除工序中的堆积物去除速度也不会下降。
接着，作为同时进行保护层形成工序和堆积物去除工序的实施例2，在以下条件下进行等离子体处理。
处理气体：CHF3/O2/N2＝4/200/500sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：144秒
在上述实施例2中，将O2/CHF3的流量比设定为50。作为针对该实施例2的比较例3，
处理气体：设为CHF3/O2/N2＝4/100/500sccm，
将O2/CHF3的流量比设定为25进行等离子体处理。当将这些实施例2与比较例3进行比较时，在比较例3中，能够去除堆积物，但是图1示出的结构的钨部分的图案宽度变细，产生图案倒塌。与此相对，在实施例2中，能够去除堆积物并且没有产生图案倒塌。
根据上述实施例2以及比较例3可知，在同时进行保护层形成工序和堆积物去除工序的情况下，优选将氧气和含有氟原子的气体的流量比(氧气的流量/含有氟原子的气体的流量)设定为大于25，更优选设定为50左右。
作为实施例3，在以下条件下，交替地多次反复进行保护层形成工序和堆积物去除工序的循环处理。
(保护层形成工序)
处理气体：Cl2/N2＝160/500sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：5秒
(堆积物去除工序)
处理气体：NF3/O2/N2＝4/200/500sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：5秒
反复进行上述循环处理四次使得堆积物去除工序的合计时间变为20秒钟，结果是能够以与上述比较例1相同的速度去除堆积物。另外，图1示出的结构的钨部分的图案宽度(CD)变为19.8nm，变得与上述实施例1大致相同。因而，可知在实施例3中，有效抑制由侧面蚀刻引起的钨部分的图案变细的问题的同时能够高效率地去除堆积物。
如上所述，在保护层形成工序中使用Cl2气体的等离子体形成金属氯化物的保护层的情况下，也与使用氧气等离子体形成金属氧化物的保护层的情况同样地，提高Cl2气体的流量与含有NF3气体等氟原子的气体的流量比(Cl2气体流量/NF3气体流量)、例如大于25、例如50左右，由此能够同时进行保护层形成工序和堆积物去除工序。
作为实施例4，在以下条件下实施了用于确认在堆积物去除工序之前通过热氧化进行一次保护层形成工序的情况下的效果的实验。
(保护层形成工序)
处理气体：O2/N2＝3000/600sccm
压力：172.9Pa(1300mTorr)
温度：250℃
时间：25秒
(堆积物去除工序)
处理气体(1)：CHF3/N2/O2＝4/200/500sccm
处理气体(2)：N2/Cl2＝500/160sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：300/0W
温度(中央部/周缘部/制冷剂)：60/60/30℃
时间：将处理气体(1)8秒+处理气体(2)5秒钟循环18次
在实施实施例4的保护层形成工序中，通过在氧气气氛下对半导体晶圆进行加热的热氧化来形成保护层。另外，作为比较例4，不进行上述保护层形成工序而仅进行与上述实施例4相同的堆积物去除工序。将这些实施例4与比较例4进行了比较可知：在实施例4中，与比较例4相比，特别是在图案密集形成的部分中，能够抑制图1示出的结构的钨部分的图案宽度(CD)的减少的同时能够高效率地去除堆积物。
此外，在上述实施例1至4中，含有氟原子的气体使用了CHF3气体、NF3气体，但是即使在使用其它含有氟原子的气体例如CH2F2气体的情况下也得到相同的结果。
另外，在上述实施例1至4中，稀释气体使用了Ar或者N2，但是还可以使用其它惰性气体例如He。
接着，说明关于还原处理的实施例5。使用XPS对进行了与上述实施例4中的堆积物去除工序相同的处理之后的半导体晶圆(表面形成钨层的无图形晶圆)的状态进行测量的结果是，钨被氧化，因此钨(W)与氧气(O)的存在比(W/O)变为0.72。另外，残留卤素，Cl存在5.2％，F存在1.9％。对其使用稀氟氢酸(DHF)0.5％进行湿法清洗(使用稀氟氢酸清洗1分钟之后，使用蒸馏水(DIW)清洗1分钟)的结果是，钨(W)与氧气(O)的存在比(W/O)变为1.61，Cl以及F变为0％。
在实施例5中，在以下条件下进行与上述实施例4中的堆积物去除工序相同的处理之后的半导体晶圆(表面形成钨层的无图形晶圆)使用H2等离子体进行还原处理。
处理气体：H2/Ar＝40/960sccm
压力：106.4Pa(800mTorr)
高频电力(上部/下部)：300/0W
温度：60℃
时间：1分
关于使用上述H2等离子体进行还原处理之后的半导体晶圆，钨(W)与氧气(O)的存在比(W/O)变为1.58，Cl以及F变为0％，能够使恢复到与稀氟氢酸(DHF)进行湿法清洗的情况大致相同的状态。
作为实施例6，在以下条件下交替地多次反复进行保护层形成工序和堆积物去除工序的循环处理。
(保护层形成工序)
处理气体：Cl2/Ar/O2＝250/500/50sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：150/0W
温度(中央部/周缘部/制冷剂)：60/60/20℃
时间：5秒
(堆积物去除工序)
处理气体：CHF3/O2/Ar＝4/300/500sccm
压力：13.3Pa(100mTorr)
高频电力(上部/下部)：150/0W
温度(中央部/周缘部/制冷剂)：60/60/20℃
时间：8秒
反复进行了30次上述循环处理。在上述保护层形成工序中，在钨的表面形成WOCl4作为保护层。即使在该实施例6中也能够去除堆积物。另外，图1示出的结构的钨部分的图案宽度(CD)变为21.8nm，能够有效地抑制由侧面蚀刻引起的钨部分的图案变细。另外，在实施例6中，在处理气体中不使用N2气体，因此能够防止产生由具有潮解性的NH4F、NH4Cl引起的微粒(随着时间增加)。
如上所述，根据本实施方式以及实施例，抑制由侧面蚀刻引起的图案变细的问题的同时并且能够通过干燥处理来高效率地去除含有堆积在图案侧壁上的金属的堆积物。此外，本发明不限于上述实施方式以及实施例，还能够进行各种变形。

Claims (8)

1.一种等离子体处理方法，经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有上述金属层的图案之后，去除含有构成上述金属层的金属并在上述图案的侧壁部堆积的堆积物，该等离子体处理方法的特征在于，具备以下工序：
保护层形成工序，在上述金属层的侧壁部形成上述金属的氧化物或者氯化物；
堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除上述堆积物；以及
还原工序，在上述保护层形成工序和上述堆积物去除工序之后，使含有氢的等离子体发生作用来还原上述金属的氧化物或者氯化物。
2.根据权利要求1所述的等离子体处理方法，其特征在于，
在上述保护层形成工序中，使氧气的等离子体发生作用来形成上述金属的氧化物，或者使氯气的等离子体发生作用来形成上述金属的氯化物，交替地多次反复进行该保护层形成工序和上述堆积物去除工序，之后进行上述还原工序。
3.根据权利要求1所述的等离子体处理方法，其特征在于，
在上述保护层形成工序中，使氧气的等离子体发生作用来形成上述金属的氧化物，或者使氯气的等离子体发生作用来形成上述金属的氯化物，将该保护层形成工序和上述堆积物去除工序同时进行，将氧气或者氯气的流量与含有氟原子的气体的流量之比即氧气或者氯气的流量/含有氟原子的气体的流量设定为大于25。
4.根据权利要求1所述的等离子体处理方法，其特征在于，
在上述保护层形成工序中，在氧气气氛下对上述基板进行加热来形成上述金属的氧化物，在上述堆积物去除工序之前仅进行一次该保护层形成工序。
5.根据权利要求1至4中的任一项所述的等离子体处理方法，其特征在于，
上述含有氟原子的气体是NF3、CHF3、CH2F2中的至少一种。
6.根据权利要求1至4中的任一项所述的等离子体处理方法，其特征在于，
上述金属层是含钨的层。
7.根据权利要求1至4中的任一项所述的等离子体处理方法，其特征在于，
上述金属层是含钛的层。
8.一种半导体装置的制造方法，具有堆积物的去除工艺，在该堆积物的去除工艺中经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有上述金属层的图案之后，去除含有构成上述金属层的金属并在上述图案的侧壁部堆积的堆积物，该半导体装置的制造方法的特征在于，
上述堆积物的去除工艺具有以下工序：
保护层形成工序，在上述金属层的侧壁部形成上述金属的氧化物或者氯化物；
堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除上述堆积物；以及
还原工序，在上述保护层形成工序和上述堆积物去除工序之后，使含有氢的等离子体发生作用来还原上述金属的氧化物或者氯化物。
CN201110194328.8A 2010-07-09 2011-07-08 等离子体处理方法以及半导体装置的制造方法 Expired - Fee Related CN102315095B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010156543 2010-07-09
JP2010-156543 2010-07-09
JP2011-129790 2011-06-10
JP2011129790A JP5713808B2 (ja) 2010-07-09 2011-06-10 プラズマ処理方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102315095A CN102315095A (zh) 2012-01-11
CN102315095B true CN102315095B (zh) 2014-04-09

Family

ID=45428136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110194328.8A Expired - Fee Related CN102315095B (zh) 2010-07-09 2011-07-08 等离子体处理方法以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9177781B2 (zh)
JP (1) JP5713808B2 (zh)
KR (1) KR101787514B1 (zh)
CN (1) CN102315095B (zh)
TW (1) TWI536425B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230825B2 (en) * 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
CN105097700B (zh) * 2014-04-24 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
CN111107949B (zh) * 2017-12-18 2022-04-19 积水化学工业株式会社 表面处理方法和装置
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
KR20220007984A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN114141631A (zh) * 2020-09-03 2022-03-04 长鑫存储技术有限公司 金属连线的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077777A (en) * 1996-12-31 2000-06-20 Lg Semicon Co., Ltd. Method for forming wires of semiconductor device
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
CN1866477A (zh) * 2005-05-18 2006-11-22 联华电子股份有限公司 一种去除晶片表面上蚀刻残留物的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326644B2 (ja) * 1993-11-16 2002-09-24 ソニー株式会社 シリコン系材料層の加工方法
US5575888A (en) 1995-04-14 1996-11-19 The United States Of America As Represented By The Secretary Of The Navy Sidewall passivation by oxidation during refractory-metal plasma etching
JP2891952B2 (ja) 1996-12-17 1999-05-17 芝浦メカトロニクス株式会社 半導体装置の製造方法
JPH11186237A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体装置の製造方法
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP2000082693A (ja) 1998-09-04 2000-03-21 Fujitsu Ltd 半導体装置の製造方法
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
JP2000311885A (ja) * 1999-04-26 2000-11-07 Mitsubishi Electric Corp 金属積層配線を有する半導体装置およびその製造方法
JP2001085411A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 真空処理方法
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 ｌｃｄ 기판의 세정방법
US20040118697A1 (en) * 2002-10-01 2004-06-24 Applied Materials, Inc. Metal deposition process with pre-cleaning before electrochemical deposition
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077777A (en) * 1996-12-31 2000-06-20 Lg Semicon Co., Ltd. Method for forming wires of semiconductor device
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
CN1866477A (zh) * 2005-05-18 2006-11-22 联华电子股份有限公司 一种去除晶片表面上蚀刻残留物的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-85411A 2001.03.30

Also Published As

Publication number Publication date
US9177781B2 (en) 2015-11-03
TW201225154A (en) 2012-06-16
JP2012033891A (ja) 2012-02-16
US20120009786A1 (en) 2012-01-12
KR20120005964A (ko) 2012-01-17
CN102315095A (zh) 2012-01-11
JP5713808B2 (ja) 2015-05-07
KR101787514B1 (ko) 2017-10-18
TWI536425B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN102315095B (zh) 等离子体处理方法以及半导体装置的制造方法
TWI743249B (zh) 用於高深寬比結構之移除方法
US8592318B2 (en) Pitch reduction using oxide spacer
KR101223819B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TWI296132B (en) Method of etching high aspect ratio features
US7682516B2 (en) Vertical profile fixing
TWI610364B (zh) 圖案化低ｋ介電膜的方法
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7264743B2 (en) Fin structure formation
JP2007538397A (ja) 基板表面洗浄方法
JP2006303063A (ja) 半導体装置の製造方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2021515394A (ja) 空隙を形成するためのシステム及び方法
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2008034635A (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2006108607A (ja) 半導体素子の絶縁膜形成方法
JP4772456B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP4800077B2 (ja) プラズマエッチング方法
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409