JP4573913B1 - 半導体装置の製造方法及びスパッタ装置 - Google Patents

半導体装置の製造方法及びスパッタ装置 Download PDF

Info

Publication number
JP4573913B1
JP4573913B1 JP2010510015A JP2010510015A JP4573913B1 JP 4573913 B1 JP4573913 B1 JP 4573913B1 JP 2010510015 A JP2010510015 A JP 2010510015A JP 2010510015 A JP2010510015 A JP 2010510015A JP 4573913 B1 JP4573913 B1 JP 4573913B1
Authority
JP
Japan
Prior art keywords
gas
target
reactive gas
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010510015A
Other languages
English (en)
Other versions
JPWO2010116560A1 (ja
Inventor
学 池本
述夫 山口
公子 真下
和昭 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Application granted granted Critical
Publication of JP4573913B1 publication Critical patent/JP4573913B1/ja
Publication of JPWO2010116560A1 publication Critical patent/JPWO2010116560A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0063—Reactive sputtering characterised by means for introducing or removing gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0068—Reactive sputtering characterised by means for confinement of gases or sputtered material, e.g. screens, baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761—Continuous moving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3447—Collimators, shutters, apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、工程を増やすことなく金属と反応性ガスとの膜組成を改善した半導体装置の製造方法とスパッタ装置を提供する。本発明の一実施形態は、処理チャンバー内の基板ホルダーに基板を載置する工程と、前記処理チャンバーに第１反応性ガスおよび該第１反応性ガスよりも反応性が高い第２反応性ガスを導入しながら、前記処理チャンバー内のターゲットに電力を印加してスパッタリングし、ターゲット材料を含有した膜を前記基板に成膜する成膜工程とを有する。前記成膜工程は、前記ターゲットの近傍に設けられた第１ガス導入口から少なくとも前記第１反応性ガスを導入し、前記ターゲットからの距離が前記第１ガス導入口より離れた位置に設けられた第２ガス導入口から前記第２反応性ガスを導入する。
【選択図】図１

Description

本発明は、半導体素子等の作製に使用される半導体装置の製造方法、及びスパッタ装置に関する。
半導体素子においての誘電体や電極などとして、金属を含有した酸窒化膜の用途は広く、例えば、コンタクトバリア層としては、そのバリア性の高さからＴｉＯＮが使用されてきた。また、近年の半導体デバイスの微細化に伴って多用されている高誘電率膜としてはその耐熱性の高さから、例えばＨｆやＺｒを含んだ酸窒化膜が有望視されている。また、ゲート電極として従来多結晶シリコンが用いられてきたが、半導体材料であるため空乏化が避けられない。このため、耐熱性に優れ良好な仕事関数が得られかつ金属材料であるＴｉなどの酸窒化膜を使用することが、特許文献１に開示されている。
これら酸窒化された金属含有膜を作製するための方法としては、物理的方法と化学的方法がある。工業的に実用性の高い方法は、物理的方法としてはスパッタリング方法があり、化学的方法としてはＡＬＤ法を含むＣＶＤ法がある。ＣＶＤ法は多くの場合有機金属化合物を原料ガスとして使用するので、作製した膜に炭素が混入しがちであるという問題がある。またＣＶＤで使用する原料ガスは多くの場合有毒であり、未使用原料や副生成物の除害が必要である。スパッタリング法による成膜は、ＣＶＤ法のような炭素の混入の問題や未使用原料や副生成物の除害といった問題がないので、デバイス性能やコストの点で有利である。
スパッタリング法を使用して金属含有酸窒化膜を作製する場合には大きく分けて次の３種類の方法がある。
（１）金属ターゲットを使用し、酸素と窒素を含んだ雰囲気で反応性スパッタリング法により成膜して金属酸窒化膜を形成する方法
（２）酸化金属ターゲットや窒化金属ターゲットなどの誘電体ターゲットを用いてスパッタリング法により金属酸窒化膜を形成する方法
（３）基板上にスパッタリング法により金属又は金属含有膜を形成し、その後、形成された金属又は金属含有膜に酸窒化処理を施して金属酸窒化膜又は金属含有酸窒化膜を作製する方法
第１の方法（１）としては、例えば水や酸素ガスなどの酸素元素を含むガスと窒素ガスとが存在する雰囲気でＴｉをターゲットとして薄膜抵抗体としてＴｉＯＮ膜を形成する方法が、特許文献２に開示されている。また、窒素と酸素を含む雰囲気でＴｉやＴａそしてその他の金属をターゲットとして、ＴｉやＴａそしてその他の酸窒化膜を高誘電率膜上の電極膜として形成する方法が、特許文献１に開示されている。また、酸素と窒素の混合雰囲気でＺｒ又はＨｆをターゲットとしてＺｒＯＮ又はＨｆＯＮを形成する方法が、特許文献３に開示されている。また、これらの酸窒化膜を形成することが可能な装置としては、反応性ガスを基板近傍に導入し、不活性ガスをターゲット近傍に導入することで、ターゲット表面にターゲット材と反応ガスとの化合物を形成されにくくして、薄膜形成速度の低下を抑制して基板上へ成膜できる反応性スパッタ装置が特許文献４に開示されている。
第２の方法（２）としては、例えば窒素ガス、又は不活性ガスと窒素ガスの混合ガスを用い、酸化チタンをターゲットとしてＴｉＯＮ膜を形成する方法が、特許文献５に開示されている。
第３の方法（３）では、金属又は金属含有膜を形成してから次に酸窒化する。このような方法の一例として、特許文献６には、ＴｉＮ膜を形成してから該ＴｉＮ膜を励起酸素と反応させてＴｉＯＮ膜を形成することが開示されている。また、他の例として、特許文献７には、ＺｒＮ、ＺｒＳｉＮ、ＨｆＮやＨｆＳｉＮをＡｒとＮ２との混合ガスの反応性スパッタで形成してから酸化を行ない、ＺｒＯＮ、ＺｒＳｉＯＮ、ＨｆＯＮやＨｆＳｉＯＮを形成することが開示されている。
特開２００７−１７３７９６号公報 特開２０００−２９４７３８号公報 特開２０００−５８８３２号公報 特開平５−６５６４２号公報 特開平１１−２８６７７３号公報 特開平５−６８２５号公報 特開２００２−３１４０６７号公報
前述の第１の方法では、金属酸窒化膜を１工程で形成でき、金属ターゲットを使用するので成膜速度も速く３つの手法の中では最も好ましい。しかしゲート電極膜の形成に適用しようとすると、特許文献１に開示されているとおり、酸素リーク弁を使用して酸素を導入し、あるいはスパッタ前に反応室内に残留する１×１０−４トール程度の酸素を（文献ではバックグラウンド圧力と表現されている）反応に利用することが要求される。これは、酸素は窒素と比較して反応性が高く、所望の組成を得るためには、窒素と比較して酸素や酸素含有ガスの分圧を非常に低い程度で制御する必要があるからである。しかし、こうした制御は、非常に困難であり、半導体素子の量産方法としては、不向きである。
また、第２の手法では、第１の方法と同様に金属酸窒化膜が１工程でできるメリットはあるが、誘電体ターゲットを使用するために成膜速度が遅いという問題があった。
また第３の手法は、成膜が２工程以上になり工程数が増えてしまい、これに伴い、チャンバ数の増加による製造コストの増大という問題があった。
以上のように、酸窒化膜の形成においてコストを増大させる工程の増加などを伴わずに膜組成の制御性を上げることは困難であった。
そこで、本発明は、工程を増やすことなく金属と反応性ガスとの組成の制御性を改善した半導体装置の製造方法とスパッタ装置を提供することを目的とする。
このような目的を達成するために、本発明は、半導体装置の製造方法であって、処理チャンバー内の基板ホルダーに基板を載置する工程と、前記処理チャンバーに第１反応性ガスおよび第２反応性ガスを導入しながら、前記処理チャンバー内のターゲットに電力を印加してスパッタリングし、該スパッタリングにより生じたターゲット材料の粒子と前記第１反応性ガスと前記第２反応性ガスとを反応させて、該反応により得られた、前記ターゲット材料を含有した膜を前記基板に成膜する成膜工程とを有し、前記第２反応性ガスは、前記ターゲットの表面、前記ターゲット材料の粒子、または前記成膜された膜との反応性が前記第１反応性ガスよりも高く、前記成膜工程は、前記ターゲットの近傍に設けられた第１ガス導入口から少なくとも前記第１反応性ガスを導入し、前記ターゲットからの距離が前記第１ガス導入口より離れた位置に設けられた第２ガス導入口から前記第２反応性ガスを導入することを特徴とする。
また、本発明は、スパッタ装置であって、処理チャンバーと、処理チャンバーに設けられ、ターゲットを保持するためのターゲットホルダーと、前記ターゲットホルダーに所定の電圧を印加するための電圧供給機構と、前記ターゲットホルダーの近傍に磁場を形成するための磁場形成機構と、処理チャンバーに設けられ、基板を保持するための基板ホルダーと、前記ターゲットホルダーの近傍に設けられ、第１反応性ガスを前記処理チャンバー内に導入する第１ガス導入口と、前記ターゲットホルダーからの距離が前記第１ガス導入口より離れた位置に設けられ、第２反応性ガスを前記処理チャンバー内に導入する第２ガス導入口とを備え、前記第２反応性ガスは、前記ターゲットの表面、前記ターゲット材料の粒子、または前記成膜された膜との反応性が前記第１反応性ガスよりも高いガスであり、前記電圧供給機構により前記ターゲットホルダーに所定の電圧を印加して前記ターゲットをスパッタリングし、該スパッタリングにより生じたターゲット材料の粒子と前記第１ガス導入口から導入された第１反応性ガスと前記第２ガス導入口から導入された第２反応性ガスとが反応し、該反応により得られた、前記ターゲット材料を含有した膜を前記ホルダーに保持された基板に成膜するように構成されていることを特徴とする。


本発明によれば、ターゲットと複数の反応性ガスを用いた半導体装置の製造方法（例えば、反応性スパッタリング方法）において、工程を増やすことなく、金属と反応性ガスの組成の制御性を改善した成膜をすることができる。
本発明に係る反応性スパッタリング装置の概略断面図である。 第１ガス導入口１５付近の詳細な縦断面図である。 第１ガス導入口１５及び第２ガス導入口１７の詳細な横断面図である。 第２ガス導入口付近の詳細な縦断面図である。 基板周辺カバーリング２１に対向した基板シャッター１９の概略を示す図である。 基板シャッター１９に対向した基板周辺カバーリング２１の概略を示す図である。 ゲートスタック構造の半導体装置の膜構成を説明する図である。 本製造工程を実施する際に用いられる、クラスタタイプの製造装置の一例を示す概略図である。 図７に示すゲートスタック構造の半導体装置の製造方法の一例を説明するためのプロセスフロー図である。 ＸＰＳによりゲートスタック構造の深さ方向の酸素濃度分布を評価した結果を説明する図である。 スパッタリングチャンバー１を用いてゲート電極膜を形成する際の手順を説明する図である。 図７に示すゲートスタック構造をもつ半導体装置の、別の製造方法を説明するためのプロセスフロー図である。
以下、図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素は例示であり、本発明の技術的範囲は特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されない。
図１を参照して、スパッタ成膜装置１の全体構成について説明する。図１は、本発明の実施形態に係るスパッタリング装置１の概略図である。スパッタ成膜装置１は、真空排気可能な真空チャンバー２と、真空チャンバー２と排気口を介して隣接して設けられた排気チャンバー８と、排気チャンバー８を介して真空チャンバー２内を排気する排気装置と、を備えている。ここで、排気装置はターボ分子ポンプ４８を有する。また、排気装置のターボ分子ポンプ４８には、更に、ドライポンプ４９を接続する。なお、排気チャンバー８の下方に排気装置が設けられているのは、装置全体のフットプリント（占有面積）を出来るだけ小さくするためである。
真空チャンバー２内には、ターゲット４を、バックプレート５を介して保持するターゲットホルダー６が設けられている。ターゲットホルダー６の近傍には、ターゲットシャッター１４がターゲットホルダー６を覆うように設置されている。ターゲットシャッター１４は、回転シャッターの構造を有している。ターゲットシャッター１４は、基板ホルダー７とターゲットホルダー６との間を遮蔽する閉状態（遮蔽状態）、または基板ホルダー７とターゲットホルダー６との間を開放する開状態（退避状態）にするための遮蔽部材として機能する。ターゲットシャッター１４には、ターゲットシャッター１４の開閉動作を行うためのターゲットシャッター駆動機構３３が設けられている。ターゲットホルダー６とターゲットシャッター１４の間における空間の、ターゲットホルダー６の周囲には、ターゲットホルダー６の周囲を取り囲むように筒状シールドであるチムニー９が取り付けられている。ターゲットホルダー６に取り付けられたターゲット４の、スパッタ面前面のマグネトロン放電空間はチムニー９で取り囲まれ、シャッターの開状態においてはターゲットシャッター１４の開口部に開口している。
スパッタ面から見たターゲット４の背後には、マグネトロンスパッタリングを実現するためのマグネット１３が配設されている。マグネット１３は、マグネットホルダー３に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット１３は回転している。
ターゲット４は、基板１０に対して斜め上方に配置された位置（オフセット位置）に設置されている。すなわち、ターゲット４のスパッタ面の中心点は、基板１０の中心点の法線に対して所定の寸法ずれた位置にある。ターゲットホルダー６には、スパッタ放電用電力を印加する電源１２が接続されている。電源１２によりターゲットホルダー６に電圧が印加されると、放電が開始され、スパッタ粒子が基板に堆積される。ターゲット４の中心を通る基板ホルダー７の上面を含む平面の法線が該平面と交差する交点とターゲット４の中心点との距離をＴ／Ｓ距離と定義する（図１参照）と、本例ではＴ／Ｓ距離は２４０ｍｍである。なお、本実施形態においては、図１に示す成膜装置１は、ＤＣ電源を備えているが、これに限定されるものではなく、例えば、ＲＦ電源を備えていてもよい。ＲＦ電源を用いた場合は電源１２とターゲットホルダー６との間に整合器を設置する必要がある。
ターゲットホルダー６は、絶縁体３４により接地電位の真空チャンバー２から絶縁されており、またＣｕ等の金属製であるのでＤＣ又はＲＦの電力が印加された場合には電極とる。なお、ターゲットホルダー６は、図示しない水路を内部に持ち、図示しない水配管から供給される冷却水により冷却可能に構成されている。ターゲット４は、基板１０へ成膜したい材料成分を含んでいる。ターゲット４は、堆積する膜の純度に影響するため、高純のものが望ましい。
ターゲット４とターゲットホルダー６との間に設置されているバックプレート５は、Ｃｕ等の金属から出来ており、ターゲット４を保持している。
また、真空チャンバー２内には、基板１０を載置するための基板ホルダー７と、基板ホルダー７とターゲットホルダー６の間に設けられた基板シャッター１９と、基板シャッター１９を開閉駆動する基板シャッター駆動機構３２と、を備えている。ここで、基板シャッター１９は、基板ホルダー７の近傍に配置され、基板ホルダー７とターゲットホルダー６との間を遮蔽する閉状態、または基板ホルダー７とターゲットホルダー６との間を開放する開状態にするための遮蔽部材として機能する。
基板ホルダー７の面上で、かつ基板１０の載置部分の外縁側（外周部）には、リング形状を有する遮蔽部材（以下、「基板周辺カバーリング２１」という）が設けられている。基板周辺カバーリング２１は、基板ホルダー７上に載置された基板１０の成膜面以外の場所へスパッタ粒子が付着することを防止する。ここで、成膜面以外の場所とは、基板周辺カバーリング２１によって覆われる基板ホルダー７の表面のほかに、基板１０の側面や裏面が含まれる。基板ホルダー７には、基板ホルダー７を上下動し、所定の速度で回転するための基板ホルダー駆動機構３１が設けられている。基板ホルダー駆動機構３１は、基板ホルダー７を上下動させ、適切な位置に固定することが可能である。
真空チャンバー２は、真空チャンバー２内へ第１反応性ガスを導入するための第１ガス導入口１５と、第２反応性ガスを導入するための第２ガス導入口１７と、真空チャンバー２の圧力を測定するための圧力計４１とを備えている。第１ガス導入口１５は、少なくとも第１反応性ガス（例えば、窒素ガス）を導入するための配管と、第１反応性ガスの流量を制御するためのマスフローコントローラーと、第１反応性ガスの流れを遮断したり開始したりするためのバルブ類とを有するガス導入手段５０１（後述）に接続されている。このガス導入手段５０１は、必要に応じて減圧弁やフィルターなどを有しても良い。このような第１ガス導入口１５は、図示しない制御装置により指定されるガス流量を安定して流すことができる構成となっている。第１ガス導入口１５はターゲット４の近傍に位置している。第１ガス導入口１５は、ターゲット４の前面のマグネトロン放電がおこる空間に向けて第１反応性ガスを導入できるようになっている。
なお、第１ガス導入口１５からは、第１反応性ガスおよび不活性ガス（例えば、アルゴン）の混合ガスを導入しても良い。
図２、及び図３を参照して、ターゲットの近傍から反応性ガスを導入するための第１ガス導入口１５の詳細な構成を説明する。図２は、第１ガス導入口付近の詳細な縦断面図を示す。反応性ガス（窒素ガスＮ２）と不活性ガス（アルゴンガスＡｒ）を供給するためのガス導入手段５０１は、ガス導入管５０２を通じ、チムニー９の内部を通って、チムニー９の先端部に設けられたガス導入口１５と連通されている。このガス導入口１５はターゲットの近傍に設けられ、ターゲットの中心軸に向かってガスが放出されるように構成されている。ここでいうターゲット（ターゲットホルダー）の近傍とは、少なくとも、ターゲット（ターゲットホルダー）と基板との中間位置よりもターゲット（ターゲットホルダー）側を意味する。より詳細にはガス導入口１５を、ターゲット表面から所定距離（１０ｍｍ〜２００ｍｍ）だけ離した筒状シールドであるチムニー９の先端部に設ける。この構成によって、マグネット１３が作る磁場のターゲット表面に対する平行成分の磁束密度が大きくなる部分であって、磁場の平行成分の磁束密度が少なくとも０．２ｍＴ（ミリテスラ）以上である部分に、反応性ガス、あるいは不活性ガスおよび反応性ガスの混合ガスを導入する。これは、平行成分の磁束密度が高くなる部分では、プロセス中にプラズマ密度が高くなり、導入された反応性ガスを活性化しやすくするためである。なお、本例では、このマグネット１３が本発明に係る磁場形成機構に相当するが、これに限定されるものではなく、例えば、磁場形成機構としては電磁石などを用いて磁場を印加するものでもよい。
図３は、第１ガス導入口１５の横断面図である。図３に示すように、環状のガス導入管５０２には、複数の第１ガス導入口１５が、ターゲット４の前面の放電空間に向けて均等に（シンメトリーに）導入できるように点対称に配置されている。そのような構造であるガス導入口１５の例としては、例えばガスリングの複数の導入穴や、一様に細く空けたスリットでも良い。
図４を参照して、基板ホルダーの近傍から反応性ガスを導入するための第２ガス導入口１７の詳細な構造を説明する。図４は第２反応性ガス（酸素ガスＯ２）を供給するための第２ガス導入口付近の詳細な縦断面図である。ガス導入手段６０１は、ガス導入管６０２を通じ、基板シャッター１９の上部に設けられたガス導入口１７と連通している。ガス導入口１７は、基板に向かってガスがチャンバー内に導入されるように、配置されている。また、図３で示した第１ガス導入口１５と同様に、環状のガス導入管６０２には、複数の第２ガス導入口１７が点対称に配置されている。こうすることで基板近傍に均等にガスを導入することができる。
ガス導入手段６０１は、第２反応性ガスの流量を制御するためのマスフローコントローラーと、第２反応性ガスの流れを遮断したり開始したりするためのバルブ類とを有している。このガス導入手段６０１は、必要に応じて減圧弁やフィルターなどを有しても良い。第２ガス導入口１７は図示しない制御装置により指定されるガス流量を安定して流すことができる構成となっている。第２ガス導入口１７は、基板１０を保持する基板ホルダー７近傍に位置している。つまり、第２ガス導入口１７は、ターゲット表面からの距離が第１ガス導入口より離れた位置に設けられている。第２ガス導入口１７は、基板ホルダー７に保持された基板１０の近傍に第２反応性ガスを導入できるようになっている。第２ガス導入口は、基板前面１０の堆積面に向けて均等に（シンメトリーに）導入できるような構造であることが好ましい。そのような構造であるガス導入口１７の例としては、例えばガスリングの複数の導入穴や、細く一様に空けたスリットでも良い。
第１反応性ガスは少なくとも窒素を含んだガスである。本発明の一実施形態では、第１反応性ガスとしての窒素と、アルゴン等の不活性ガスとの混合ガスなどを、第１ガス導入口１５から真空チャンバー２へと導入しても良い。第２反応性ガスは、第１反応性ガスより活性度が高いガスであり、より具体的には少なくとも酸素を含んだガスである。上述したように、第１ガス導入口１５をターゲットホルダー６の近傍に設けたのは、活性度の低いガス、つまり反応性の低いガスを、ターゲットホルダー６に印加される電力によって、活性化し、反応性を向上させるためである。また、プロセスガスとは、成膜処理において真空チャンバー２内に供給されるガスの総称であって、特定のガスを指すものではない。例えば、プロセスガスには、第１反応性ガス、第２反応性ガス、および不活性ガスが含まれる。
逆に、ターゲットからの距離が第１ガス導入口１５より離れた位置に第２ガス導入口を設けた、つまり第２ガス導入口１７を基板ホルダー７の近傍に設けたのは、活性度の高いガス、つまり反応性の高いガスの供給を、ターゲットホルダー６から離して行うことにより、上記反応性の高いガスが過度に活性化されるのを防止、ないしは抑制するためである。
このように、本発明では、ターゲットホルダー６に印加されるスパッタのための電力を流用して反応性の低い第１反応性ガスを活性化し、かつ反応性の高い第２反応性ガスについては上記電力による活性化を抑制するために、第１ガス導入口１５をターゲットホルダー６の近傍に設け、第２ガス導入口１７を基板ホルダー７の近傍に設けている。すなわち、第１ガス導入口１５と第２ガス導入口１７とをこのように配置することで、活性化したい第１反応性ガスにターゲットホルダー６にて発生されるプラズマを作用させて活性化させ、過度に活性化したくない第２反応性ガスについては、上記ターゲットホルダー６からのプラズマの作用を抑制することができる。
よって、第１反応性ガスを活性化するための機構を別途に設けなくても、ターゲット４をスパッタするのに用いるターゲットホルダー６に供給される電力により第１反応性ガスを活性化できるので、コスト増大を招かずに効率良く膜生成を行うことができる。また、第１反応性ガスよりも反応性の高い第２反応性ガスを真空チャンバー２に導入するための第２ガス導入口１７を、電力が供給されるターゲットホルダー６から離れて配置しているので、第２反応性ガスの不意の活性化を抑制することができ、第２反応性ガスの反応を想定通りに行うことができ、形成される膜組成の制御性を向上することができる。
なお、反応性ガスとは、ターゲットからのスパッタ粒子、ターゲット表面又は成膜された膜と反応するガスをいう。また、基板ホルダーの近傍とは、ターゲットと基板ホルダーとの中間位置よりも少なくとも基板ホルダー側をいう。
第１反応性ガスと第２反応性ガスは、真空チャンバー２に導入され、膜を形成するために使用されたのち、膜を形成する一部を除き、排気チャンバー８を通過してターボ分子ポンプ４８及びドライポンプ４９により排気される。
真空チャンバー２の内面は接地されている。ターゲットホルダー６と基板ホルダー７の間の真空チャンバー２の内面には接地された筒状シールド部材（シールド４０）が設けられている。ここでいうシールドとは、ターゲット４から放出されたスパッタ粒子が真空チャンバー２の内面に直接付着するのを防止し、真空チャンバーの内面を保護するために真空チャンバー２とは別体で形成され、定期的に交換したり、洗浄後再利用したりすることができる部材をいう。
排気チャンバー８は、真空チャンバー２とターボ分子ポンプ４８との間を繋いでいる。排気チャンバー８とターボ分子ポンプ４８の間には、メンテナンスを行うときに、成膜装置１とターボ分子ポンプ４８との間を遮断するためのメインバルブ４７が設けられている。
図５及び図６を参照して、基板周辺カバーリング２１及び基板シャッター１９の形状を詳細に説明する。図６は、基板シャッター１９に対向した基板周辺カバーリング２１の概略を示す図である。基板周辺カバーリング２１には、基板シャッター１９の方向に伸びたリング形状を有する突起部が形成されている。このように、基板周辺カバーリング２１はリング状であり、そして基板周辺カバーリング２１の基板シャッター１９に対向した面には、同心円状の突起部（突起２１ａ、２１ｂ）が設けられている。
図５は、基板周辺カバーリング２１に対向した基板シャッター１９の概略を示す図である。基板シャッター１９には、基板周辺カバーリング２１の方向に伸びたリング形状を有する突起部が形成されている。基板周辺カバーリング２１に対向した基板シャッター１９の面には突起部（突起１９ａ）が設けられている。なお、突起２１ａ、突起１９ａ、突起２１ｂの順に、その円周は大きく形成されている。
基板ホルダー駆動機構３１により基板ホルダーが上昇した位置で、突起１９ａと突起２１ａおよび２１ｂとが、非接触の状態で嵌り合う。あるいは、基板シャッター駆動機構３２により基板シャッター１９が降下した位置で、突起１９ａと突起２１ａおよび２１ｂとが、非接触の状態で嵌り合う。この場合、複数の突起２１ａ、２１ｂにより形成される凹部に、他方の突起１９ａが非接触の状態で嵌り合う。
なお、複数の突起の数は、上述したものに限定されず、例えば、基板周辺カバーリングに設けられた突起が１つ以上で、基板シャッターに設けられた突起が２つ以上であってもよいし、逆に基板シャッター１９に設けられた突起が２つ以上で、基板周辺カバーリングに設けられた突起が１つ以上であってもよい。このように突起によりラビリンスを構成するようにすることで、スパッタ粒子が基板ホルダーの基板載置面に付着するのを防止することができる。
次に、図７、図８、図９、及び図１２を参照して、本発明の一実施形態に係る半導体装置の製造方法を説明する。本例では、一例として金属を含有した酸窒化膜の製造工程を説明する。
図７は、本製造工程によって作製されるゲートスタック構造をもつ半導体装置の一例の断面図である。図７に示す半導体装置は、基板９０１上に、インターフェース層９０２、高誘電体膜９０３、ゲート電極９０４が積層された構造である。
半導体基板９０１としてシリコンＳｉを用いるが、これに限定されるものではなく、例えばＧｅ、ＳｉＧｅ、ＳｉＣ、などの半導体材料や、シリコンオンインシュレータ構造を用いても良い。インターフェース層９０２としては酸化シリコンＳｉＯ２が好ましいが、これに限定されない。インターフェース層９０２の膜厚は０．１ｎｍから５ｎｍである。高誘電率膜９０３としては酸化物、窒化物、酸窒化物またはこれらの組み合わせであり、例えばＨｆＯ２、ＺｒＯ２，Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、Ｇａ２Ｏ３、ＧｄＧａＯ，ＨｆＯＮあるいはこれらの混合物である。高誘電体膜の膜厚は０．５から３ｎｍである。ゲート電極９０４としては、酸窒化チタンＴｉＯＸＮＹが用いられ、５≦Ｘ≦４０、５≦Ｙ≦４０である。なお、本例では酸窒化チタンを用いたが、これに限定されるものではなく、例えば、Ｓｉ、Ｈｆ、Ａｌ、ＬａやＴａその他の金属の酸窒化膜形成にも使用することができる。なお、本明細書において組成を示すために用いる数値は、すべて原子％（ａｔ％）に基づく。
図８は、本製造工程を実施する際に用いられる、クラスタタイプの製造装置の一例を示す概略図である。
製造装置８００は、中心部にトランスファーチャンバー８０２を有し、トランスファーチャンバー８０２の周辺には、ゲートバルブを介してロードロックチャンバー８０１と、酸化処理チャンバー８０３と、スパッタリングチャンバー８０４と、加熱チャンバー８０５と、本発明に特徴的なスパッタリングチャンバー（スパッタリング装置）１とが設けられている。トランスファーチャンバー８０２は、搬送ロボット（不図示）を有しており、基板をチャンバー間に搬送可能に構成されている。各チャンバー８０１、８０２、８０３、８０４、８０５及び１は、それぞれ真空排気可能な排気手段が設けられている。また各チャンバー間は、ゲートバルブを介して真空連結されているので、基板を大気中に露出させることなく全ての工程を真空中で処理することができる。
（実施例１）
図９は、図７に示すゲートスタック構造の半導体装置の製造方法を説明するためのプロセスフロー図である。
ステップＳ１では、半導体基板９０１が、ロードロック室８０１より製造装置８０１に搬入される。ステップＳ２では、半導体基板９０１はトランスファーチャンバー８０２の搬送ロボットにより、ロードロック室８０１から大気に晒すことなく酸化処理チャンバー８０３に搬送され、半導体基板９０１の表面に酸化シリコンＳｉＯ２からなるインターフェース層９０２が熱酸化プロセスにより形成される。このプロセスは熱酸化に限定されず、ＡＬＤ等の成膜プロセス、あるいはプラズマ酸化プロセスを用いても良い。
ステップＳ３及びステップＳ４では、インターフェース層９０２の上面に高誘電率膜９０３を形成する。まずステップ３においては、搬送ロボットによってインターフェース層９０２が形成された半導体基板９０１がスパッタリングチャンバー８０４に搬入され、スパッタリングなどの物理的気相成長法によりインターフェース層９０２の上面にＨｆからなる金属層が形成される。ステップＳ４においては、上記搬送ロボットにより、金属層が形成された半導体基板９０１をスパッタリングチャンバー８０４から大気に晒すことなく加熱チャンバー８０５に搬入し、熱プロセスを行う。この熱プロセスにより、金属層とインターフェース層９０２が熱反応し高誘電率膜９０３として酸化ハフニウムＨｆＯ２が形成される。
ステップ５では、搬送ロボットにより高誘電率膜９０３が形成された半導体基板９０１をスパッタリングチャンバー１に搬入し、高誘電率膜９０３の上面に、反応性スパッタリング法によりゲート電極膜９０４を形成する。
具体的には、ステップ５では、ターゲット４のターゲット材としてＴｉを用意し、アルゴンガスＡｒおよび第１反応性ガスとしての窒素ガスＮ２、ならびに第２反応性ガスとしての酸素ガスＯ２雰囲気中でスパッタリング法によりＴｉＯＮ膜（ゲート電極膜９０４）を成膜する。プロセスガスの１つであるアルゴンガスＡｒと、活性度が低い第１反応性ガスとして窒素ガスＮ２はターゲット４近傍に置かれたチムニー９の先端部に設けられた第１ガス導入口１５からスパッタリングチャンバー１の真空チャンバー２内に導入した。アルゴンガスと窒素ガスの流量はそれぞれ２０ｓｃｃｍ（ｓｃｃｍは１分間あたり供給されるガス流量を０℃１気圧の体積で表した単位）、および１５ｓｃｃｍとした。第２反応性ガスとしての酸素ガスＯ２は基板ホルダー７近傍に設置された第２ガス導入口１７から導入した。Ｏ２流量を２ｓｃｃｍとした。アルゴンガスによって、Ｔｉターゲット４がスパッタされ、スパッタ粒子が、窒素ガス及び酸素ガスと反応して、酸窒化チタン膜が形成される。このように窒素ガスをターゲット４近傍に導入することで、ターゲットホルダー６からの電力により窒素ガスを活性化し、反応しやすい状態にすることができる。ターゲットに１０００ＷのＤＣ電力を印加した。ＤＣ電力の印加時間を調整することにより、７ｎｍのＴｉＯＮ膜を作製した。
ここでステップ５のＴｉＯＮ膜（ゲート電極膜）の形成工程について図１１を用いてより詳細に説明する。
図１１はスパッタリングチャンバー１を用いてゲート電極膜９０４を形成する際の手順を示す。具体的には、各処理における時間、ターゲット印加電力、ターゲットシャッター１４の位置、基板シャッター１９の位置、およびＡｒガス流量、窒素ガス流量、酸素ガス流量を示している。
図１１を参照して成膜の手順を説明する。
まず、ガススパイクを行う。この工程により、真空チャンバー２内の圧力を高くし、次のプラズマ着火工程で放電開始をしやすい状態を作る。この条件はターゲットシャッター１４および基板シャッター１９は閉状態であり、アルゴンガス流量は２００ｓｃｃｍ、窒素ガス流量は５０ｓｃｃｍ、酸素ガス流量は２ｓｃｃｍとする。すなわち、不図示の制御装置は、ターゲットシャッター駆動機構３３および基板シャッター駆動機構２０を制御して、ターゲットシャッター１４および基板シャッター１９を閉状態にする。また、上記制御装置は、各マスフローコントローラーを制御して、第１ガス導入口１５からアルゴンガスを流量２００ｓｃｃｍ、窒素ガスを流量５０ｓｃｃｍで導入し、第２ガス導入口１７から酸素ガスを流量２ｓｃｃｍで導入する。この手順によりターゲット４近傍のアルゴンガス圧力を高くすると共に反応性ガスの圧力をアルゴンガス圧力に比べ低い状態とする。このように真空チャンバー２に供給されるプロセスガスの総流量（アルゴンガス、第１反応性ガス及び第２反応性ガスの総流量）に対する、第１反応性ガス及び第２反応性ガスの総量の比は、次のプラズマ着火工程でターゲット表面をメタルモードにするために、３０％以下であるのが好ましい。
次に、プラズマ着火工程を行う。各シャッター位置およびガス条件を保持したままＴｉターゲット４に１０００WのDC電力を印加して、プラズマを発生させる（プラズマ着火）。このガス条件を用いることにより、低圧力で生じ易いプラズマの発生不良を防止することができる。また、望ましくはターゲット表面がメタルモードとするような反応性ガス流量比の条件を選ぶことで、ターゲット４表面に反応性ガスにより酸化物、窒化物、あるいは酸窒化物が形成されることを防止することができる。このようにターゲット４表面をメタルモードとするための条件は、具体的には反応性ガス（第１反応性ガスおよび第２反応性ガス）とアルゴンガスをあわせたプロセスガスの総流量に対する反応性ガス（第１反応性ガスおよび第２反応性ガス）の総流量の比率が３０％以下であることが望ましく、また同様の観点により、ターゲット印加電力は５００Ｗ以上であることが望ましい。
ついで、プリスパッタ１を行う。プリスパッタ１ではターゲット電力を維持したままガス条件をアルゴン２０ｓｃｃｍ、窒素１５ｓｃｃｍ、酸素２ｓｃｃｍに変更する。すなわち、不図示の制御装置は、各マスフローコントローラーを制御して、第１ガス導入口１５からアルゴンガスを流量２０ｓｃｃｍ、窒素ガスを流量１５ｓｃｃｍで導入し、第２ガス導入口１７から酸素ガスを流量２ｓｃｃｍで導入する。この手順によりプラズマが失われる事無く維持する事ができる。
本実施例では、ターゲットシャッター１４により、プリスパッタ１中に、ターゲットホルダー６（ターゲット４）と第１ガス導入口１５とを含む空間と、基板ホルダー７（基板１０）と第２ガス導入口とを含む空間とを遮断することができる。よって、ターゲット４をスパッタしたり第１反応性ガスである窒素を活性化する際に、反応性が高い第２反応性ガスである酸素が、電力が印加されている基板ホルダー６近傍に到来することを抑制することができる。従って、上記基板ホルダー６から生じたプラズマにより反応性が低い窒素を活性化することができ、過度に活性化したくない酸素への上記プラズマの作用を低減させることができる。
ついで、プリスパッタ２を行う。プリスパッタ２ではターゲット電力、ガス条件および基板シャッター１９を閉じた状態に維持したままターゲットシャッター１４を開く。すなわち、不図示の制御装置は、ターゲットシャッター駆動機構３３を制御して、ターゲットシャッター１４を開状態にする。こうすることで、Ｔｉターゲット４からのスパッタ粒子と反応性ガスである酸素と窒素が反応し、シールド４０内壁を含む真空チャンバー２の内壁に酸窒化膜を付着させることにより、次基板成膜工程に移行するときに真空チャンバー２内のガス状態の急激な変化を防止できる。真空チャンバー２内のガス状態の急激な変化を防止することで、次の基板成膜工程における成膜を初期より安定して行うことができる。特にゲートスタック製造においてゲート絶縁膜上にゲート電極を堆積する場合のように界面特性が重要な場合には、そのデバイス製造においてデバイス特性の向上とその製造安定性の向上について大きな改善効果がある。
次に、基板成膜を行う。基板成膜工程では、ターゲット電力、ガス状件、ターゲットシャッター１４の位置を維持したまま、基板シャッター１９を開く。すなわち、不図示の制御装置は、基板シャッター駆動機構２０を制御して、基板シャッター１９を開状態にする。この手順により基板１０とターゲット４間を遮蔽する機構が取り除かれるため基板１０へのゲート電極膜９０４としての酸窒化膜（ＴｉＯＮ膜）の堆積が開始される。以上の各手順に要する時間は最適な値に設定されるが、本実施例ではガススパイクを０．１秒、プラズマ着火を１秒、プリスパッタ１を４秒、プリスパッタ２を１０秒、基板成膜を２８８．８秒とした。
以上の手順により７ｎｍのＴｉＯＮ膜を作製した。
ターゲット材のスパッタリングのためのマグネトロン放電の条件は、圧力０．１Ｐａ未満の極低圧放電であることが好ましい。一般に窒素など反応性の低いガスを解離するためには、プラズマの電子温度が高いことが望ましい。放電圧力が０．１Ｐａ未満である場合、その電子温度は十分高くなる。放電圧力の下限については、放電可能である圧力であればいずれの値でも良い。
基板１０の近傍には、ガスを活性化させる電子温度の高い放電は広がらないことが望ましい。従ってマグネトロン放電のための有効な磁場はターゲット４の近傍に限られることが望ましい。また、同じ理由でターゲット４と基板１０の距離はなるべく離れていることが望ましい。
（実施例２）
実施例２では、上述の実施例１のステップ５と異なり、基板ホルダー近傍に設置されたガス導入口１７から導入した酸素ガス（Ｏ２）の流量を３ｓｃｃｍとした。それ以外は、実施例１と同様のプロセスで７ｎｍのＴｉＯＮ膜を作製した。
（比較例１）
比較例１では上述の実施例１のステップ５と異なり、チムニー９先端部に設けられた第１ガス導入口１５からはアルゴンガスのみを導入し、基板ホルダー７の近傍に設けられた第２ガス導入口１７からは、酸素ガス（Ｏ２）ガスを３ｓｃｃｍ、窒素（Ｎ２）ガスを１５ｓｃｃｍで導入した。それ以外は、実施例１と同様のプロセスで、７ｎｍのＴｉＯＮ膜を成膜した。
（比較例２）
比較例２では上述の実施例１のステップ５と異なり、基板ホルダー７の近傍に設けられた第２ガス導入口１７を使用せず、チムニー９先端部に設けられた第１ガス導入口１５から酸素ガス（Ｏ２）ガスを３ｓｃｃｍ、窒素（Ｎ２）ガスを１５ｓｃｃｍ、Ａｒガス２０ｓｃｃｍで導入した。それ以外は、実施例１と同様のプロセスで、７ｎｍのＴｉＯＮ膜を成膜した。
以上の各ステップによりＳｉ半導体、高誘電率膜、及びメタルゲート電極膜を有するスタック構造が形成される。
図１０は、上述の方法で形成されたゲートスタック構造を、ＸＰＳ（エックス線電子分光分析）により深さ方向の酸素濃度分布を評価した結果を説明する図である。図中、膜表面の酸素は成膜後基板を大気中に取り出したときに表面が酸化したものであり、半導体素子の特性には影響しない。
比較例１によるＴｉＯＮ膜は、４０％を超える量の酸素が混入しており、ゲート電極としての十分な機能を有さない。
比較例２によるＴｉＯＮ膜は、５０％を超える量の酸素が混入しており、ゲート電極としての十分な機能を有さない。
一方、実施例１（スパッタ中の酸素流量２ｓｃｃｍ）により作製されたＴｉＯＮ膜は、１％程度の酸素濃度であり、比較例に比べ、大幅に酸素の混入濃度を抑制することができる。さらに実施例２（スパッタ中の酸素流量３ｓｃｃｍ）により作製されたＴｉＯＮ膜は、５％程度の酸素濃度であり、比較例に比べ、大幅に酸素の混入濃度を抑制することができる。
以上のように、本実施形態の方法と装置を、ＴｉＯＮ膜を高誘電率膜上の電極膜として使用したところ、酸素と窒素の比率の制御性が改良された。また、ＴｉＯＮにおいて、酸素と窒素の比率を制御することにより、ＴｉＯＮ膜の仕事関数値を所望の値に制御することができた。また、バックグラウンドの残留酸素や、容易にゲッタリングされるため不安定に成り易い少量の酸素導入と比較して再現性にも優れていることがわかった。
（実施例３）
本実施例では図７に示すゲートスタック構造の作成方法において、ターゲット４の近傍に設けられた第１ガス導入口１５からアルゴンガスと窒素ガスを導入し、ターゲット４からの距離が上記第１ガス導入口１５より離れた位置に設けられた第２ガス導入口１７から窒素ガスよりも反応性が高い酸素ガスを導入する方法と装置を使用して、高誘電率膜９０３を作成した場合について説明する。
図１２は、図７に示すゲートスタック構造の半導体装置の実施例３における製造方法を説明するためのプロセスフロー図である。
ステップＳ２１では、半導体基板９０１が、ロードロックチャンバー８０１より製造装置８００に搬入される。ステップＳ２２では、トランスファーチャンバー８０２の搬送ロボットにより、半導体基板９０１がロードロックチャンバー８０１から大気に晒すことなく酸化処理チャンバー８０３に搬送され、半導体基板９０１の表面に酸化シリコンＳｉＯ２からなるインターフェース層９０２が熱酸化プロセスにより形成される。このプロセスは熱酸化に限定されず、ＡＬＤ等の成膜プロセス、あるいはプラズマ酸化プロセスを用いても良い。
ステップＳ２３では、インターフェース層９０２の上面に高誘電率膜９０３を形成する。ステップＳ２３においては、上記搬送ロボットによってインターフェース層９０２が形成された半導体基板９０１がスパッタリングチャンバー８０４に搬入され、反応性スパッタリング法によりインターフェース層９０２の上面にＨｆＯＮからなる高誘電率膜が形成される。なお、スパッタリングチャンバー８０４は、図１に示すスパッタリング装置１と同様の構成のものを使用した。具体的には、ステップＳ２３では、ターゲット材としてＨｆを用意し、Ｈｆのターゲットパワー６００Ｗ、Ａｒガス流量１２ｓｃｃｍ、窒素ガス流量１．５ｓｃｃｍ、酸素ガス流量１ｓｃｃｍとして、アルゴンガスＡｒ、窒素ガスＮ２、酸素ガスＯ２雰囲気中でスパッタリング法によりＨｆＯＮ膜を成膜した。
アルゴンガスＡｒと、活性度が低い反応性ガスとして窒素ガスＮ２とを、ターゲット近傍に置かれたチムニーの先端部に設けられたガス導入口（スパッタリング装置１のガス導入口１５に相当）から真空チャンバー（スパッタリング装置１の真空チャンバー２に相当）内に導入した。基板ホルダー近傍に設置されたガス導入口（スパッタリング装置１のガス導入口１７に相当）から活性度の高い反応性ガスとして酸素ガス（Ｏ２）を導入した。
ステップＳ２４では、ステップＳ２３にて高誘電率膜９０３が形成された半導体基板９０１を、搬送ロボットによってスパッタリング装置１に搬送する。ターゲット４のターゲット材としてＴｉを用意し、スパッタリング装置１は、アルゴンガスＡｒ、窒素ガスＮ２、酸素ガスＯ２雰囲気中でスパッタリング法によりゲート電極膜９０４としてのＴｉＯＮ膜を成膜する。アルゴンガスＡｒと、活性度が低い反応性ガスとして窒素ガスＮ２はターゲット４近傍に置かれたチムニー９の先端部に設けられたガス導入口１５から真空チャンバー２内に導入した。基板ホルダー７近傍に設置されたガス導入口１７から活性度の高い反応性ガスとして酸素ガス（Ｏ２）を導入した。なお、ＴｉＯＮの作成条件は、実施例１と同様である。
以上により、作成されたゲートスタック構造を有する半導体装置では、ＨｆＯＮ膜の組成制御性が向上したことにより、リーク電流を抑制しながら、ＥＯＴ１．４ｎｍの良質な高誘電率膜を安定に作成できた。
なお、本実施形態では、Ｔ／Ｓ距離が２４０ｍｍのスパッタリング装置１を用いて実験したが、これに限定されるものではない。しかしながら、本発明は、Ｔ／Ｓ距離が１００ｍｍ以上の場合に特に有効である。この理由は以下の通りである。すなわち、処理チャンバーの中には、通常、残留酸素ガスが存在する。この残留酸素は、スパッタ粒子と反応する。Ｔ／Ｓ距離が長くなると、ターゲットから飛散したスパッタ粒子と、残留酸素とが反応する確率が増大するため、形成された膜も酸素の混入濃度が増加しやすい。本発明による製造方法を用いればＴ／Ｓ距離が増大することで顕著になる酸素混入の問題の改善に対して特に有効である。
本実施の形態では、ターゲット４にＴｉあるいはＨｆを使用してＴｉあるいはＨｆの酸窒化膜を基板１０の表面に形成したが、これに限定されるものではなく、例えば、Ｓｉ、Ｚｒ，Ａｌ、Ｌａ，Ｃｏ，Ｆｅ，Ｎｉ，Ｂ，Ｍｇ及びＴａその他、金属の酸窒化膜の形成にも使用することができる。
本実施形態では、第１反応性ガスとして窒素を、第２反応性ガスとして酸素を用いたが、これに限定されるものではなく、例えば、第１反応性ガスとして、メタンやプロパンガス等を用いることもできる。

Claims (15)

  1. 処理チャンバー内の基板ホルダーに基板を載置する工程と、
    前記処理チャンバーに第１反応性ガスおよび第２反応性ガスを導入しながら、前記処理チャンバー内のターゲットに電力を印加してスパッタリングし、該スパッタリングにより生じたターゲット材料の粒子と前記第１反応性ガスと前記第２反応性ガスとを反応させて、該反応により得られた、前記ターゲット材料を含有した膜を前記基板に成膜する成膜工程とを有し、
    前記第２反応性ガスは、前記ターゲットの表面、前記ターゲット材料の粒子、または前記成膜された膜との反応性が前記第１反応性ガスよりも高く、
    前記成膜工程は、前記ターゲットの近傍に設けられた第１ガス導入口から少なくとも前記第１反応性ガスを導入し、前記ターゲットからの距離が前記第１ガス導入口より離れた位置に設けられた第２ガス導入口から前記第２反応性ガスを導入することを特徴とする半導体装置の製造方法。
  2. 前記第２ガス導入口は、前記基板ホルダーの近傍に設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ターゲットの近傍に磁界が形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記ターゲットは、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、Ｓｉ、Ｌａ，Ｃｏ，Ｆｅ，Ｎｉ，Ｂ，Ｍｇ及びＡｌからなる群から選ばれることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第１反応性ガスは、窒素を含有するガスであり、前記第２反応性ガスは、酸素を含有するガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記成膜工程は、
    前記第１ガス導入口からさらに不活性ガスを導入することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記成膜工程の前に、
    前記ターゲットと前記基板との間を開閉可能なシャッターで遮蔽しながら、前記第１ガス導入口から前記不活性ガスおよび前記第１反応性ガスを導入し、前記第２ガス導入口から前記第２反応性ガスを導入するプラズマ着火工程であって、前記成膜工程において導入する前記不活性ガスの流量よりも大きな流量で前記不活性ガスを導入するプラズマ着火工程をさらに有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記プラズマ着火工程において、前記不活性ガス、前記第１反応性ガス及び前記第２反応性ガスの総流量に対する、前記第１反応性ガスおよび第２反応性ガスの総流量の比は、３０％以下であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記プラズマ着火工程における、前記ターゲットへの印加電力は５００Ｗ以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記成膜工程の前に、
    前記ターゲットと前記基板との間を開閉可能なシャッターで遮蔽しながら前記成膜工程と同じ条件で前記処理チャンバー内に成膜を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記成膜工程は、ゲート絶縁膜上のゲート電極膜を成膜する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 処理チャンバーと、
    処理チャンバーに設けられ、ターゲットを保持するためのターゲットホルダーと、
    前記ターゲットホルダーに所定の電圧を印加するための電圧供給機構と、
    前記ターゲットホルダーの近傍に磁場を形成するための磁場形成機構と、
    処理チャンバーに設けられ、基板を保持するための基板ホルダーと、
    前記ターゲットホルダーの近傍に設けられ、第１反応性ガスを前記処理チャンバー内に導入する第１ガス導入口と、
    前記ターゲットホルダーからの距離が前記第１ガス導入口より離れた位置に設けられ、第２反応性ガスを前記処理チャンバー内に導入する第２ガス導入口とを備え、
    前記第２反応性ガスは、前記ターゲットの表面、前記ターゲット材料の粒子、または前記成膜された膜との反応性が前記第１反応性ガスよりも高いガスであり、
    前記電圧供給機構により前記ターゲットホルダーに所定の電圧を印加して前記ターゲットをスパッタリングし、該スパッタリングにより生じたターゲット材料の粒子と前記第１ガス導入口から導入された第１反応性ガスと前記第２ガス導入口から導入された第２反応性ガスとが反応し、該反応により得られた、前記ターゲット材料を含有した膜を前記ホルダーに保持された基板に成膜するように構成されていることを特徴とするスパッタ装置。
  13. 前記処理チャンバー内に設けられ、基板を載置するための基板ホルダーをさらに備え、
    前記第２ガス導入口は、前記基板ホルダーの近傍に設けられることを特徴とする請求項１２に記載のスパッタ装置。
  14. 前記ターゲットホルダーの周囲を囲む筒状シールドをさらに備え、
    前記第１ガス導入口は、前記筒状シールドの開口された先端部に設けられていることを特徴とする請求項１２に記載のスパッタ装置。
  15. 前記ターゲットホルダーと前記第２ガス導入口との間を遮断可能なシャッターをさらに備えることを特徴とする請求項１２に記載のスパッタ装置。
JP2010510015A 2009-03-30 2009-10-29 半導体装置の製造方法及びスパッタ装置 Active JP4573913B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009081834 2009-03-30
JP2009081834 2009-03-30
PCT/JP2009/068579 WO2010116560A1 (ja) 2009-03-30 2009-10-29 半導体装置の製造方法及びスパッタ装置

Publications (2)

Publication Number Publication Date
JP4573913B1 true JP4573913B1 (ja) 2010-11-04
JPWO2010116560A1 JPWO2010116560A1 (ja) 2012-10-18

Family

ID=42935863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010510015A Active JP4573913B1 (ja) 2009-03-30 2009-10-29 半導体装置の製造方法及びスパッタ装置

Country Status (4)

Country Link
US (1) US20100326818A1 (ja)
JP (1) JP4573913B1 (ja)
TW (1) TW201036043A (ja)
WO (1) WO2010116560A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157341A1 (ja) 2008-06-25 2009-12-30 キヤノンアネルバ株式会社 スパッタリング装置及びその制御用プログラムを記録した記録媒体
WO2010061603A1 (ja) * 2008-11-28 2010-06-03 キヤノンアネルバ株式会社 成膜装置、電子デバイスの製造方法
WO2011093334A1 (ja) * 2010-01-26 2011-08-04 キヤノンアネルバ株式会社 成膜方法、成膜装置、および該成膜装置の制御装置
JP5611803B2 (ja) 2010-12-21 2014-10-22 キヤノンアネルバ株式会社 反応性スパッタリング装置
US20120168304A1 (en) * 2010-12-30 2012-07-05 Hien Minh Huu Le Physical Vapor Deposition Tool with Gas Separation
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP6008320B2 (ja) * 2011-11-28 2016-10-19 国立研究開発法人物質・材料研究機構 コンビナトリアル成膜装置
JP5605354B2 (ja) * 2011-12-26 2014-10-15 豊田合成株式会社 Ｍｉｓ型半導体装置の製造方法
US20150009556A1 (en) * 2011-12-30 2015-01-08 Hoya Corporation Optical element, optical thin film forming apparatus, and optical thin film forming method
CN108914076A (zh) * 2012-06-01 2018-11-30 应用材料公司 利用预稳定等离子体的工艺的溅镀方法
US9252002B2 (en) * 2012-07-17 2016-02-02 Applied Materials, Inc. Two piece shutter disk assembly for a substrate process chamber
US10043802B2 (en) 2015-04-17 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with additional oxide layer
KR20200135550A (ko) 2018-04-18 2020-12-02 어플라이드 머티어리얼스, 인코포레이티드 자기-중심조정 피쳐를 갖는 2-피스 셔터 디스크 조립체
JP7097740B2 (ja) * 2018-04-24 2022-07-08 東京エレクトロン株式会社 成膜装置および成膜方法
KR102500219B1 (ko) 2018-05-12 2023-02-14 어플라이드 머티어리얼스, 인코포레이티드 통합된 셔터 개라지를 갖는 사전-세정 챔버
CN113614275B (zh) * 2019-03-22 2023-03-31 应用材料公司 用于沉积金属氮化物的方法及装置
JP2022525617A (ja) 2019-03-22 2022-05-18 アプライド マテリアルズ インコーポレイテッド 超電導膜を有する多層デバイスの堆積のための方法及び装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256570A (ja) * 1985-09-06 1987-03-12 Tdk Corp 反応性スパツタリング方法
JPS6350467A (ja) * 1986-08-18 1988-03-03 Fujitsu Ltd スパツタリング装置
JPS63151355A (ja) * 1986-12-16 1988-06-23 Fuji Electric Co Ltd 化合物薄膜の製造装置
JPH042770A (ja) * 1990-04-18 1992-01-07 Matsushita Electric Ind Co Ltd 反応性スパッタリング装置
JPH05148634A (ja) * 1991-11-22 1993-06-15 Nec Corp スパツタリング装置
JPH05239636A (ja) * 1992-02-28 1993-09-17 Sony Corp スパッタリング装置
JPH11286773A (ja) * 1998-04-01 1999-10-19 Yamaha Corp スパッタ法及び配線形成法並びにスパッタリングターゲットとその製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225364A (en) * 1989-06-26 1993-07-06 Oki Electric Industry Co., Ltd. Method of fabricating a thin-film transistor matrix for an active matrix display panel
JP3782608B2 (ja) * 1998-05-22 2006-06-07 キヤノン株式会社 薄膜材料および薄膜作成法
JP4163331B2 (ja) * 1999-07-14 2008-10-08 アルバック成膜株式会社 位相シフタ膜の製造方法、位相シフトマスク用ブランクスの製造方法、および、位相シフトマスクの製造方法
EP1134303B1 (en) * 2000-03-13 2010-06-09 Canon Kabushiki Kaisha Thin film production process
US7857946B2 (en) * 2007-04-26 2010-12-28 Canon Anelva Corporation Sputtering film forming method, electronic device manufacturing method, and sputtering system
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
JP4914902B2 (ja) * 2008-05-30 2012-04-11 キヤノンアネルバ株式会社 シリサイド形成方法とその装置
WO2010061603A1 (ja) * 2008-11-28 2010-06-03 キヤノンアネルバ株式会社 成膜装置、電子デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256570A (ja) * 1985-09-06 1987-03-12 Tdk Corp 反応性スパツタリング方法
JPS6350467A (ja) * 1986-08-18 1988-03-03 Fujitsu Ltd スパツタリング装置
JPS63151355A (ja) * 1986-12-16 1988-06-23 Fuji Electric Co Ltd 化合物薄膜の製造装置
JPH042770A (ja) * 1990-04-18 1992-01-07 Matsushita Electric Ind Co Ltd 反応性スパッタリング装置
JPH05148634A (ja) * 1991-11-22 1993-06-15 Nec Corp スパツタリング装置
JPH05239636A (ja) * 1992-02-28 1993-09-17 Sony Corp スパッタリング装置
JPH11286773A (ja) * 1998-04-01 1999-10-19 Yamaha Corp スパッタ法及び配線形成法並びにスパッタリングターゲットとその製法

Also Published As

Publication number Publication date
WO2010116560A1 (ja) 2010-10-14
JPWO2010116560A1 (ja) 2012-10-18
US20100326818A1 (en) 2010-12-30
TW201036043A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
JP4573913B1 (ja) 半導体装置の製造方法及びスパッタ装置
US7884032B2 (en) Thin film deposition
KR101425253B1 (ko) 성막 장치, 성막 방법 및 컴퓨터 판독 가능한 기억 매체
US6921555B2 (en) Method and system for sequential processing in a two-compartment chamber
US7153542B2 (en) Assembly line processing method
JP4871433B2 (ja) 半導体装置およびその製造方法
US9708707B2 (en) Nanolayer deposition using bias power treatment
US9551068B2 (en) Film forming method and film forming apparatus
TWI413182B (zh) 半導體製程用成膜裝置及使用其之方法
WO2010061589A1 (ja) スパッタリング装置
KR101774086B1 (ko) 성막 방법, 기억 매체 및 성막 장치
JP7366234B2 (ja) 処理チャンバ部品のための保護用多層コーティング
KR20090037465A (ko) 기판처리방법 및 기판처리장치
US9607904B2 (en) Atomic layer deposition of HfAlC as a metal gate workfunction material in MOS devices
US20190284691A1 (en) Film forming method and film forming apparatus
KR100930434B1 (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
KR102195798B1 (ko) 스퍼터링 샤워헤드
JP5209791B2 (ja) 半導体装置およびその製造方法
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
JP6740799B2 (ja) 成膜装置、成膜方法及び記憶媒体
US20090134010A1 (en) Sputtering apparatus and sputtering method
US6858085B1 (en) Two-compartment chamber for sequential processing
JP6951548B2 (ja) 金属酸化物の後処理の方法
JP2004296820A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Ref document number: 4573913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250