JPH11286773A - スパッタ法及び配線形成法並びにスパッタリングターゲットとその製法 - Google Patents

スパッタ法及び配線形成法並びにスパッタリングターゲットとその製法

Info

Publication number
JPH11286773A
JPH11286773A JP10588998A JP10588998A JPH11286773A JP H11286773 A JPH11286773 A JP H11286773A JP 10588998 A JP10588998 A JP 10588998A JP 10588998 A JP10588998 A JP 10588998A JP H11286773 A JPH11286773 A JP H11286773A
Authority
JP
Japan
Prior art keywords
film
forming
titanium
sputtering
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10588998A
Other languages
English (en)
Other versions
JP4046407B2 (ja
Inventor
Satoshi Hibino
三十四 日比野
Masanori Maenozono
正則 前之園
Motomu Nakahata
求 中畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vacuum Metallurgical Co Ltd
Yamaha Corp
Original Assignee
Vacuum Metallurgical Co Ltd
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vacuum Metallurgical Co Ltd, Yamaha Corp filed Critical Vacuum Metallurgical Co Ltd
Priority to JP10588998A priority Critical patent/JP4046407B2/ja
Publication of JPH11286773A publication Critical patent/JPH11286773A/ja
Application granted granted Critical
Publication of JP4046407B2 publication Critical patent/JP4046407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 酸化窒化チタン等の膜を形成するスパッタ法
において、膜特性のばらつきを低減すると共に安全性の
向上を図る。 【解決手段】 スパッタリングターゲット28として、
酸素含有量が15〜35[wt%]の範囲内にあるチタ
ンターゲットを用いる。このようなチタンターゲット
は、市販の高純度チタン粉末及び高純度酸化チタン粉末
を原料として粉末冶金法により形成することができる。
ガスGとしては、Arガス、N2 ガス又はAr+N2
混合ガスを用いるが、微量のO2 ガスを添加してもよ
い。O2 ガスの使用量がゼロ又は少ないので、ウエハ面
内におけるシート抵抗、反射率等のばらつきが少なく、
クライオポンプ32を用いてもオゾン生成による爆発の
危険性がない。このスパッタ法は、LSI等の配線形成
においてバリア膜、W密着膜、反射防止膜等を形成する
のに好適である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、スパッタ法及び
配線形成法並びにスパッタリングターゲットとその製法
に関し、特にスパッタリングターゲットとして酸素含有
量15〜35[wt%]のチタン(Ti)ターゲットを
用いることにより膜特性ばらつきを低減すると共に安全
性の向上を図ったものである。
【0002】
【従来の技術】従来、LSI等の配線形成の分野にあっ
ては、TiN(窒化チタン)膜を反射防止膜、W(タン
グステン)密着膜又はバリア膜として用いることが知ら
れている。
【0003】図20は、TiN膜を反射防止膜及びW密
着膜として用いた多層配線構造の一例を示すものであ
る。半導体基板1の表面には、不純物ドープ領域1aを
覆って絶縁膜2が形成され、絶縁膜2には、不純物ドー
プ領域1aに達する接続孔2aが形成される。接続孔2
aの内面及び絶縁膜2を覆ってTiN膜3が形成され、
TiN膜3の上には、接続孔2aを埋めるようにW層が
ブランケットCVD(ケミカル・ベーパー・デポジショ
ン)法により形成される。TiN膜3は、W層との密着
性を改善するための密着膜として形成されるものであ
る。TiN膜3が露呈するまでW層をエッチバックする
ことによりW層の残存部からなる接続プラグ4が接続孔
2a内に形成される。
【0004】接続プラグ4及びTiN膜3の露呈部を覆
ってAl(アルミニウム)合金層5及びTiN膜6を順
次に形成した後、層5及び膜6を含む積層をホトリソグ
ラフィ及び選択エッチング処理によりパターニングする
ことにより残存するAl合金層5及びTiN膜6からな
る配線層W1 が接続プラグ4につながるように形成され
る。ホトリソグラフィ処理においては、エッチングマス
クとしてのレジスト層を形成する際にTiN層6が反射
防止膜として作用するので、寸法精度よくレジスタ層を
パターニングすることができる。
【0005】基板上面には、配線層W1 及び絶縁膜2を
覆って絶縁膜7が形成され、絶縁膜7には、配線層W1
の一部に達する接続孔7aが形成される。接続孔7a内
には、上記したと同様にしてTiN膜8を介してWから
なる接続プラグ9が形成される。絶縁膜7の上には、上
記したと同様にAl合金層10及びTiN膜11からな
る配線層W2 が接続プラグ9につながるように形成され
る。
【0006】TiN膜8は、TiN膜3と同様にW密着
膜として役立つものであり、TiN膜11は、TiN膜
6と同様に反射防止膜として役立つものである。TiN
膜3,6,8,11は、通常、反応性スパッタ法により
形成される。
【0007】
【発明が解決しようとする課題】上記した従来技術によ
ると、反応性スパッタ法で形成したTiN膜3,8の耐
熱性が十分でないため、Wの堆積時にWのしみ出し4
a,9aが生じ、Wのしみ出し4aにより不純物ドープ
領域1aと基板1との間のPN接合が破壊されたり、W
のしみ出し9aにより層間接続部の抵抗(ビア抵抗)が
増大したりする不都合があった。
【0008】TiN膜のバリア性を向上させる方法とし
ては、反応性スパッタ処理の際にスパッタリングターゲ
ットとして100[ppm]〜5[%]の窒素及び/又
は1000[ppm]〜14[%]の酸素を含有するチ
タンターゲットを用いる方法が知られている(例えば、
特開平5−179435号公報参照)。しかしながら、
このような方法を使用しても、しみ出し4a,9aを防
ぐには十分でなかった。
【0009】そこで、発明者は、TiN膜3,6,8,
11の代りにTiON(酸化窒化チタン)膜を用いる配
線形成プロセスについて研究した。このような配線形成
プロセスにおいて、TiON膜は、反応性スパッタ法に
より形成した。すなわち、スパッタ室にAr+N2 +O
2 の混合ガスを導入し、チタンターゲットをスパッタし
てTiON膜を形成した。しかしながら、酸素に対する
チタンの反応性が極めて高いため、酸素の流通経路に沿
って膜特性分布が観測された。例えば、TiON膜のシ
ート抵抗は、酸素導入口に近い位置で高く、酸素導入口
から離れるに従って低くなる。これは、TiON膜の酸
素含有量が酸素の流通経路に沿って変化することを示す
もので、このような酸素含有量の変化に従ってTiON
膜の反射率等の特性も変化する。従って、シート抵抗、
反射率、耐熱性等の膜特性のばらつきが大きいという問
題点がある。
【0010】また、可燃性を与える酸素ガスを使用する
ため、安全性に十分配慮する必要があり、特にクライオ
ポンプを使用する排気系においてはオゾン生成による爆
発の危険性がある。
【0011】この発明の目的は、膜特性ばらつきが小さ
く且つ安全性が高い新規なスパッタ法を提供すると共
に、該スパッタ法に使用するスパッタリングターゲット
とその製法を提供することにある。
【0012】この発明の他の目的は、バリア膜、密着膜
及び/又は反射防止膜を有する配線を歩留りよく形成す
ることができる新規な配線形成法を提供することにあ
る。
【0013】
【課題を解決するための手段】この発明に係るスパッタ
法は、スパッタ室内に被処理体とスパッタリングターゲ
ットとを配置すると共に、前記スパッタ室内に処理ガス
を導入しつつ排気手段により前記スパッタ室内を所定の
圧力に維持した状態において、前記処理ガスのイオンの
照射により前記スパッタリングターゲットからスパッタ
粒子を放出させることにより前記被処理体の表面に該ス
パッタ粒子からなるスパッタ膜を形成するスパッタ法で
あって、前記処理ガスとして不活性ガス(例えばアルゴ
ンガス)、窒素ガス又は不活性ガスと窒素ガスとの混合
ガスを用いると共に前記スパッタリングターゲットとし
て酸素含有量が15〜35[wt%]の範囲内にあるチ
タンターゲットを用いることにより前記スパッタ膜とし
て酸化チタン膜又は酸化窒化チタン膜を形成することを
特徴とするものである。
【0014】この発明に係るスパッタ法によれば、スパ
ッタリングターゲットとして酸素含有量が15〜35
[wt%]のチタンターゲットが用いられる。酸素含有
量が35[wt%]より大きくなると、スパッタ膜のシ
ート抵抗が上昇すると共にシート抵抗のばらつきも大き
くなる。酸素含有量が15[wt%]より小さくなる
と、スパッタ膜の耐熱性が不十分となる。この発明で
は、酸素含有量を15〜35[wt%]としたので、シ
ート抵抗とそのばらつきを実用上十分にすることができ
ると共に実用上十分な耐熱性が得られる。
【0015】酸素含有量が15〜35[wt%]のチタ
ンターゲットは、チタン粉末及び酸化チタン粉末を原料
として粉末冶金法により形成することができる。この場
合、チタンターゲットの相対密度を80[%]以上とす
るのが好ましい。
【0016】この発明に係るスパッタ法では、スパッタ
リングターゲットとして適量の酸素を含むチタンターゲ
ットを用いるので、スパッタ室に供給する酸素ガスの量
は実質的にゼロでよく、供給するとしても微量でよい。
このため、シート抵抗、反射率、耐熱性等の膜特性のば
らつきが低減される。また、安全性が向上し、排気手段
としてクライオポンプを用いても、オゾン生成による爆
発の危険性がない。
【0017】この発明に係る配線形成法にあっては、こ
の発明のスパッタ法によりバリア膜、密着膜又は反射防
止膜としてのTiON膜を形成する。このため、耐熱性
良好なTiON膜が得られると共にTiON膜のシート
抵抗、反射率、耐熱性等の特性のばらつきが低減され
る。
【0018】
【発明の実施の形態】図1は、この発明の実施に用いら
れるスパッタ装置の概略構成を示すものである。
【0019】スパッタ室20内には、半導体ウエハ等の
被処理ウエハ24を保持するアノード電極22が配置さ
れる。スパッタ室20において、アノード電極22の上
方には、下面にスパッタリングターゲット28が装着さ
れたカソード電極26が配置される。
【0020】アノード電極22に接続された導線Qa
は、絶縁部材Paを介してスパッタ室20から導出さ
れ、電圧可変の直流電源30のプラス極に接続される。
カソード電極26に接続された導線Qkは、絶縁部材P
kを介してスパッタ室20から導出され、直流電源30
のマイナス極に接続される。
【0021】スパッタ処理に際しては、スパッタ室20
の上部に設けたガス導入口20aからスパッタ室20内
に処理ガスGが導入される。処理ガスGとしては、例え
ばAr(アルゴン)ガス、N2 (窒素)ガス又はArガ
スとN2 ガスとの混合ガスが供給される。スパッタ室2
0の下部に設けた排気口20bには、排気手段としての
クライオポンプ32が接続され、スパッタ室20内は、
クライオポンプ32による排気により所定の圧力に維持
される。このような状態において、直流電源30の直流
電圧を放電可能な所定値に設定すると、直流放電により
処理ガスGがイオン化し、処理ガスGのイオンの照射に
よりターゲット28からスパッタ粒子が放出される。放
出されたスパッタ粒子は、ウエハ24の表面に付着し、
スパッタ膜を形成する。
【0022】図1のスパッタ装置においては、直流電源
30の代りに高周波電源34及びマッチング回路36を
接続し、高周波放電によりスパッタリングを行なうこと
もできる。
【0023】スパッタリングターゲット28としては、
酸素含有量が15〜35[wt%]のチタンターゲット
を用いる。このようなチタンターゲットは、市販の高純
度チタン粉末(純度99.99[%])及び高純度酸化
チタン粉末(純度99.99[%])を原料として図2
に示すような粉末冶金法により形成することができる。
【0024】図2に示す粉末冶金法において、ステップ
40では、チタン粉末と酸化チタン粉末とを酸素含有量
が15〜35[wt%]となるように計量する。ステッ
プ42では、計量したチタン粉末及び酸化チタン粉末を
均一に混合する。ステップ44では、チタン及び酸化チ
タンの混合粉末を圧縮成形すると共に焼結し、焼結体か
らなるチタンターゲット材を得る。
【0025】ステップ44の処理では、圧縮成形手段と
して、真空中で成形可能なホットプレス又は熱間等方圧
プレスを使用する。このときの処理温度は、酸化チタン
の結晶構造を得るため、1200〜1500[℃]とす
るのが好ましく、プレス圧力は、相対密度80[%]以
上の高密度化を達成するため、200〜400[kg/
cm2 ]とするのが好ましい。
【0026】このようにして形成されたチタンターゲッ
ト材は、機械加工により所定の形状・寸法(例えば直径
100[mm]×厚さ6[mm]の円板状)に仕上げら
れる。このように加工されたチタンターゲットは、カソ
ード電極26としてのCu(銅)製冷却板にメタルボン
ディングによりスパッタリングターゲット28として装
着される。
【0027】上記のようにして得られたチタンターゲッ
トを用いて図1のスパッタ装置でスパッタ処理を行な
い、酸化チタン膜を形成した。このときのスパッタ条件
は、 スパッタ電源:直流電源30 パワー:0.5[kW] スパッタ圧力:5×10-3[Torr] スパッタガス:アルゴン とした。
【0028】図3〜5は、上記スパッタ処理で得られた
酸化チタン膜についてスパッタ時間と比抵抗、膜厚との
関係を示すもので、図3は、チタンターゲットの酸素含
有量が10[wt%]の場合を、図4は、チタンターゲ
ットの酸素含有量が20[wt%]の場合を、図5は、
チタンターゲットの酸素含有量が30[wt%]の場合
をそれぞれ示す。
【0029】スパッタ時間を3[min]としたとき、
図3,4,5の酸化チタン膜の比抵抗は、それぞれ33
5,470,540[μΩcm]であった。図3〜5に
よれば、チタンターゲットの酸素含有量の増大に伴って
酸化チタン膜の比抵抗が増大すること、スパッタ時間の
増大に対して酸化チタン膜の厚さがリニアに増大するこ
と、スパッタ時間の変化に対して酸化チタン膜の比抵抗
がほぼ一定であることなどがわかる。
【0030】図6は、この発明に係るスパッタ法の一応
用例として配線形成法を示すものである。この例では、
バリア膜及び反射防止膜をこの発明に係るスパッタ法に
より形成する。
【0031】例えばシリコンからなる半導体基板50の
表面に不純物ドープ領域50aを覆ってシリコンオキサ
イド等の絶縁膜52をCVD法等により形成する。そし
て、絶縁膜52には、周知のホトリソグラフィ及び選択
的ドライエッチング処理により不純物ドープ領域50a
に達する接続孔52aを形成する。
【0032】次に、この発明に係る反応性スパッタ法に
より接続孔52a及び絶縁膜52を覆ってバリア膜とし
てのTiON膜56を形成する。TiON膜56は、一
例として図1の直流スパッタ装置を用いて、スパッタリ
ングターゲット28:酸素含有量20[wt%]のTi
ターゲット処理ガスG:ArガスとN2 ガスとを4:6
で混合したガスの条件で50[nm]の厚さに形成する
ことができる。この場合、酸素を補填するため、処理ガ
スGに微量のO2 ガスを添加してもよい。また、コンタ
クト性能を向上させるため、TiON膜56を形成する
前に接続孔52a及び絶縁膜52を覆って抵抗低減膜を
形成してもよい。抵抗低減膜としては、高融点金属膜が
好適であり、例えば20[nm]の厚さのTi膜54を
スパッタ法等により形成することができる。
【0033】次に、接続孔52aを埋めるようにTiO
N膜56の上にAl系金属層58を形成する。Al系金
属層58としては、例えば500[nm]の厚さのAl
−Cu合金層を形成することができる。接続孔52aを
埋めるようにAl系金属層58を形成するには、スパッ
タ中に基板を加熱するリフロースパッタ法又はスパッタ
後に基板を加熱するリフロー法等を用いることができ
る。
【0034】次に、この発明に係る反応性スパッタ法に
よりAl系合金層58に重ねて反射防止膜としてのTi
ON膜60を形成する。TiON膜60は、一例として
図1の直流スパッタ装置を用いて前述のTiON膜56
の形成時と同様の条件で30[nm]の厚さに形成する
ことができる。この場合、TiON膜60を形成する前
にAl系金属層58に重ねて酸化防止膜としてのTi膜
を例えばスパッタ法により10[nm]の厚さに形成し
てもよい。
【0035】次に、Ti膜54、TiON膜56、Al
系金属層58及びTiON膜60を含む積層をホトリソ
グラフィ及び選択的にドライエッチング処理によりパタ
ーニングして配線層62を形成する。配線層62は、配
線パターニングの結果として残存するTi膜54、Ti
ON膜56、Al系合金層58及びTiON膜60を含
むもので、接続孔52aを介して不純物ドープ領域50
aに接続される。
【0036】図7は、図6に関して前述した配線形成法
においてバリア膜としてのTiON膜56を純Tiター
ゲットを用いる反応性スパッタ法で形成した場合と、酸
素含有量20[wt%]のTiターゲットを用いる反応
性スパッタ法で形成した場合とについてコンタクト抵抗
Rcとそのばらつきがコンタクトサイズに依存する様子
を示すものである。
【0037】コンタクト抵抗Rcは、図6において配線
層62と不純物ドープ領域50aとの間の抵抗に相当
し、コンタクトサイズは、図6において接続孔52aの
直径に相当する。図7において、L0 は、純Tiターゲ
ットを用いる反応性スパッタ法でTiON膜56を形成
した場合のコンタクト抵抗の変化を示し、L1 は、酸素
含有量20[wt%]のTiターゲットを用いる反応性
スパッタ法でTiON膜56を形成した場合のコンタク
ト抵抗の変化を示す。
【0038】図7によれば、TiON膜56を純Tiタ
ーゲットを用いる反応性スパッタ法で形成する場合(L
0 )に比べて酸素含有量20[wt%]のTiターゲッ
トを用いる反応性スパッタ法で形成する場合(L1 )の
方がコンタクト抵抗及びコンタクト抵抗ばらつきのいず
れも小さいことがわかる。
【0039】TiON膜56を酸素含有量20[wt
%]のTiターゲットを用いる反応性スパッタ法で形成
する場合にコンタクト抵抗のばらつきが小さいことは、
TiON膜中の酸素含有量のばらつきが小さいことを示
している。従って、反射防止膜としてのTiON膜60
を酸素含有量20[wt%]のTiターゲットを用いる
反応性スパッタ法で形成すると、反射率のばらつきが低
減される。
【0040】図8は、図6に関して前述した配線形成法
においてバリア膜としてのTiON膜56を純Tiター
ゲットを用いる反応性スパッタ法で形成した場合と、酸
素含有量20[wt%]のTiターゲットを用いる反応
性スパッタ法で形成した場合とについて450[℃]ア
ニール処理後のリーク電流の度数分布を示すものであ
る。
【0041】リーク電流を測定するために、図11,1
2に示すようなテスト素子70を半導体ウエハの一方の
主表面において64個のチップ領域にそれぞれ形成し
た。そして、各テスト素子70毎(各チップ領域毎)に
図12に示す測定回路でリーク電流を測定した。
【0042】テスト素子70は、シリコンからなる半導
体基板72の表面に形成された細長いP型ウェル領域7
4を有すると共に領域74の表面に一列状に形成された
+型不純物ドープ領域76(1),76(2)…76
(m)を有する。基板表面には、シリコンオキサイド等
の絶縁膜75が形成されており、絶縁膜75の上には、
配線層78(1),78(2)…78(n)が一列状に
形成されている。78(1)〜78(n)の各配線層
は、図6に関して前述した配線層62と同様にして形成
される。
【0043】配線層78(1)は、P型ウェル領域74
に接続され、配線層78(2)の一端は、N+ 型領域7
6(1)に接続される。配線層78(1)及び78
(2)の間には領域74及び76(1)の間に形成され
たPN接合が介在する。
【0044】配線層78(2)の他端は、N+ 型領域7
6(2)の一部に接続され、領域76(2)の他の部分
には、図示しない配線層78(3)の一端が接続され
る。これと同様にしてN+ 型領域76(m)までの多数
のN+ 型領域が配線層78(n)までの多数の配線層に
より直列接続される。配線層78(1)〜78(n)の
数nは、N+ 型領域76(1)〜76(m)の数をmと
すると、m+1となる。
【0045】テスト素子70において、接続孔に対応す
るコンタクト部CNの数は、5000個とし、各接続孔
の直径は、0.25[μm]とした。配線層78(1)
〜78(n)を形成した後、テスト素子70には、45
0[℃]のアニール処理を施した。そして、図12の測
定回路において、配線層78(1)−78(n)の間に
電圧V=5[V]を領域74−76(1)間のPN接合
が逆方向にバイアスされるように印加して電流計Aによ
り逆方向リーク電流を測定した。
【0046】このようなリーク電流測定をウエハ上の6
4個のテスト素子それぞれについて行ない、測定値を求
めた。そして、各測定値が予め定めた10-10 [A]
台、10-9[A]台、10-8[A]台、10-7[A]以
上の4つの電流階級のいずれに属するか判定し、属する
と判定された電流階級でカウントした。各電流階級毎に
カウント数をNとして、次の数1の式によりパーセンテ
ージを求めた。
【0047】
【数1】 このようなパーセンテージを各電流階級毎に度数として
グラフで示したのが図8である。図8において、S0
ような各棒状部は、純Tiターゲットを用いる反応性ス
パッタ法でTiON膜56を形成した場合の度数を示
し、S1 のような各棒状部は、酸素含有量20[wt
%]のTiターゲットを用いる反応性スパッタ法でTi
ON膜56を形成した場合の度数を示す。
【0048】図8によれば、TiON膜56を純Tiタ
ーゲットを用いる反応性スパッタ法で形成する場合(S
0 )に比べて酸素含有量20[wt%]のTiターゲッ
トを用いる反応性スパッタ法で形成する場合(S1 )の
方がリーク電流及びリーク電流ばらつきのいずれも小さ
く、耐熱性が高いことがわかる。
【0049】図9は、図6に関して前述した配線形成法
においてバリア膜としてのTiON膜56を酸素含有量
20[wt%]のTiターゲットを用いる反応性スパッ
タ法で形成した場合L3 と、酸素含有量35[wt%]
のTiターゲットを用いる反応性スパッタ法で形成した
場合L4 についてコンタクト抵抗Rcとそのばらつきが
コンタクトサイズに依存する様子を図7と同様にして示
すものである。
【0050】図10は、図6に関して前述した配線形成
法においてバリア膜としてのTiON膜56を酸素含有
量20[wt%]のTiターゲットを用いる反応性スパ
ッタ法で形成した場合S3 と、酸素含有量15[wt
%]のTiターゲットを用いる反応性スパッタ法で形成
した場合S4 とについて450[℃]アニール処理後の
リーク電流の度数分布を図8と同様にして示すものであ
る。
【0051】図9によれば、Tiターゲットの酸素含有
量が35[wt%]より大きくなると、コンタクト抵抗
及びコンタクト抵抗ばらつきのいずれも大きくなること
がわかる。また、図10によれば、Tiターゲットの酸
素含有量が15[wt%]より小さくなると、リーク電
流及びリーク電流ばらつきがいずれも大きくなり、耐熱
性が低下することがわかる。従って、Tiターゲットの
酸素含有量は、15〜35[wt%]とするのが好まし
い。
【0052】図13〜19は、この発明に係るスパッタ
法の他の応用例として多層配線形成法を示すものであ
る。この例では、W密着膜及び反射防止膜をこの発明に
係るスパッタ法により形成する。
【0053】図13の工程では、例えばシリコンからな
る半導体基板50の表面に不純物ドープ領域50aを覆
ってシリコンオキサイド等の絶縁膜52をCVD法等に
より形成する。そして、絶縁膜52には、周知のホトリ
ソグラフィ及び選択的ドライエッチング処理により不純
物ドープ領域50aに達する接続孔52aを形成する。
【0054】図14の工程では、接続孔52aの内面及
び絶縁膜52を覆ってこの発明に係る反応性スパッタ法
によりW密着膜としてのTiON膜80を形成する。T
iON膜80は、一例として図1の直流スパッタ装置を
用いて前述のTiON膜56と同様の条件で100[n
m]の厚さに形成することができる。この場合、TiO
N膜80を形成する前に接続孔52aの内面及び絶縁膜
52を覆って例えば10〜20[nm]の厚さのTi膜
(抵抗低減膜)をスパッタ法等により形成してもよい。
【0055】次に、接続孔52aを埋めるようにTiO
N膜80の上にW層82をブランケットCVD法により
形成する。W層82は、一例として500[nm]の厚
さに形成することができる。成膜条件は、 WF6 流量:50[sccm] 圧力:40[Torr] 基板温度:400[℃] とすることができる。
【0056】図15の工程では、絶縁膜52の上面側で
TiON膜80が露呈するまでW層82をエッチバック
することにより接続孔52a内にW層82の残存部から
なる接続プラグ82aを形成する。W層82を平坦状に
除去する方法としては、エッチバック処理の代りにCM
P(化学機械研磨)処理を用いてもよい。また、TiO
N膜80は、絶縁膜52の上面側で除去し、接続孔52
a内にのみ残存させるようにしてもよく、この場合には
接続プラグ82a及びTiON膜80の残存部を覆って
Ti等の配線下地膜を形成してもよい。
【0057】図16の工程では、接続プラグ82a及び
TiON膜80の露呈部を覆ってAl系金属(Al又は
Al合金)層84をスパッタ法等により形成する。Al
系金属層84としては、例えば350〜400[nm]
の厚さのAl−Si−Cu合金層をスパッタ法で形成す
ることができる。
【0058】次に、Al系金属層84の上に反射防止膜
としてのTiON膜86をこの発明に係る反応性スパッ
タ法により形成する。TiON膜86は、一例として図
1のスパッタ装置を用いて前述のTiON膜56と同様
の条件で50[nm]の厚さに形成することができる。
この場合、TiON膜86を形成する前にAl系金属層
84を覆って例えば10[nm]の厚さのTi膜(Al
系金属表面の酸化を防止する膜)をスパッタ法等により
形成してもよい。
【0059】図17の工程では、ホトリソグラフィ処理
により所望の配線パターニングに従ってエッチングマス
クとしてのレジスト層(図示せず)をTiON膜86の
上に形成する。このとき、Al系金属層84の表面から
の光反射がTiON膜86により抑制されるので、寸法
精度よくレジスト層をパターニングすることができる。
【0060】次に、形成したレジスト層をマスクとする
選択的ドライエッチング処理によりTiON膜80、A
l系金属層84及びTiON膜86を含む積層をパター
ニングして接続プラグ82aにつながる配線層88を形
成する。配線層88は、TiON膜80の残存部からな
るTiON膜80aと、Al系金属層84の残存部から
なるAl系金属層84aと、TiON膜86の残存部か
らなるTiON膜86aとを含むもので、接続プラグ8
2a及び接続孔底部のTiON膜80bを介して不純物
ドープ領域50aに接続される。
【0061】図18の工程では、絶縁膜52の上に配線
層88を覆って層間絶縁膜90を形成する。絶縁膜90
は、配線段差を緩和するように平坦状に形成するのが好
ましい。このためには、例えばプラズマCVD法により
シリコンオキサイド膜を形成した後、水素シルセスキオ
キサン樹脂膜を回転塗布し、塗布膜に熱処理を施してセ
ラミック状のシリコンオキサイド膜とし、更にその上に
プラズマCVD法によりシリコンオキサイド膜を形成す
ることができる。
【0062】次に、絶縁膜90には、ホトリソグラフィ
及び選択的ドライエッチング処理により配線層88の一
部に達する接続孔90aを形成する。
【0063】図19の工程では、図14〜17に関して
前述したのと同様の処理により接続孔90aを介して配
線層88につながる上層配線を形成する。上層配線は、
W密着膜としてのTiON膜92aと、Wからなる接続
プラグ94aと、Al系金属層96aと、反射防止膜と
してのTiON膜98aとにより構成される。接続プラ
グ94aにつながる配線層100は、配線パターニング
の結果として残存するTiON膜92a、Al系金属層
96a及びTiON膜98aを含んでいる。
【0064】上記した実施形態によれば、スパッタリン
グターゲット28として酸素含有量が15〜35[wt
%]のTiターゲットを用いると共にArガス、N2
ス又はAr+N2 の混合ガスを用いて酸化チタン又は酸
化窒化チタンからなるスパッタ膜を形成するようにした
ので、酸素ガスの供給量はゼロ又は微量でよく、シート
抵抗、反射率、耐熱性等の膜特性のばらつきを低減する
ことができる。また、酸素ガスを殆ど使用しないことか
ら安全性が向上するため、クライオポンプ32の使用が
可能になり、短時間で高真空に到達することができる。
この結果、良質な(結晶粒径が大きく、大きさのばらつ
きが小さいためマイグレーションに強い)アルミニウム
成膜が可能となる。
【0065】その上、この発明に係る反応性スパッタ法
によりバリア膜としてのTiON膜56、W密着膜とし
てのTiON膜80a,92a、反射防止膜としてのT
iON膜60,86a,98a等を形成するようにした
ので、TiON膜のシート抵抗、反射率、耐熱性等の特
性ばらつきを低減することができ、しかも耐熱性の向上
により図20の9a,9bのようなWのしみ出しを抑制
することができる。従って、信頼性の高い微細配線を歩
留りよく形成することができる。
【0066】
【発明の効果】以上のように、この発明によれば、スパ
ッタリングターゲットとして酸素含有量が15〜35
[wt%]のチタンターゲットを用いて酸化チタン又は
酸化窒化チタンからなるスパッタ膜を形成するようにし
たので、スパッタ膜の特性ばらつきが低減されると共に
安全性が向上する効果が得られる。
【0067】また、配線形成プロセスにおいて、この発
明に係るスパッタ法によりバリア膜、密着膜又は反射防
止膜としてのTiON膜を形成するようにしたので、耐
熱性良好な配線を歩留りよく形成できる効果も得られ
る。
【図面の簡単な説明】
【図1】 この発明を実施する際に使用されるスパッタ
装置を示す概略構成図である。
【図2】 スパッタリングターゲットの製法を示すフロ
ーチャートである。
【図3】 酸素含有量10[wt%]のチタンターゲッ
トを用いたスパッタ処理におけるスパッタ時間と膜厚、
比抵抗との関係を示すグラフである。
【図4】 酸素含有量20[wt%]のチタンターゲッ
トを用いたスパッタ処理におけるスパッタ時間と膜厚、
比抵抗との関係を示すグラフである。
【図5】 酸素含有量30[wt%]のチタンターゲッ
トを用いたスパッタ処理におけるスパッタ時間と膜厚、
比抵抗との関係を示すグラフである。
【図6】 この発明のスパッタ法の一応用例として配線
形成法を説明するための基板断面図である。
【図7】 バリア膜としてのTiON膜を純Tiターゲ
ットを用いる反応性スパッタ法で形成した場合と、酸素
含有量20[wt%]のTiターゲットを用いる反応性
スパッタ法で形成した場合とについてコンタクトサイズ
とコンタクト抵抗、コンタクト抵抗ばらつきとの関係を
示すグラフである。
【図8】 バリア膜としてのTiON膜を純Tiターゲ
ットを用いる反応性スパッタ法で形成した場合と、酸素
含有量20[wt%]のTiターゲットを用いる反応性
スパッタ法で形成した場合とについて450[℃]アニ
ール処理後のリーク電流の度数分布を示すグラフであ
る。
【図9】 バリア膜としてのTiON膜を酸素含有量2
0[wt%]のTiターゲットを用いる反応性スパッタ
法で形成した場合と、酸素含有量35[wt%]のTi
ターゲットを用いる反応性スパッタ法で形成した場合と
についてコンタクトサイズとコンタクト抵抗、コンタク
ト抵抗ばらつきとの関係を示すグラフである。
【図10】 バリア膜としてのTiON膜を酸素含有量
20[wt%]のTiターゲットを用いる反応性スパッ
タ法で形成した場合と、酸素含有量35[wt%]のT
iターゲットを用いる反応性スパッタ法で形成した場合
とについて450[℃]アニール処理後のリーク電流の
度数分布を示すグラフである。
【図11】 リーク電流測定に用いられるテスト素子を
示す平面図である。
【図12】 図11の素子のX−X’線に沿う断面図で
ある。
【図13】 この発明のスパッタ法の他の応用例として
の多層配線形成法における接続孔形成工程を示す基板断
面図である。
【図14】 図13の工程に続くTiON膜形成及びW
層形成工程を示す基板断面図である。
【図15】 図14の工程に続くエッチバック工程を示
す基板断面図である。
【図16】 図15の工程に続くAl系金属層形成及び
TiON膜形成工程を示す基板断面図である。
【図17】 図16の工程に続く配線パターニング工程
を示す基板断面図である。
【図18】 図17の工程に続く層間絶縁膜形成及び接
続孔形成工程を示す基板断面図である。
【図19】 図18の工程に続く上層配線形成工程を示
す基板断面図である。
【図20】 従来の多層配線形成法を説明するための基
板断面図である。
【符号の説明】
20:スパッタ室、22:アノード電極、24:被処理
ウエハ、26:カソード電極、28:スパッタリングタ
ーゲット、30:直流電源、32:クライオポンプ、3
4:高周波電源、36:マッチング回路、50:半導体
基板、50a:不純物ドープ領域、52,90:絶縁
膜、52a,90a:接続孔、56,60,80,80
a,86,86a,92a,98a:TiON膜、8
2:W層、82a,94a:接続プラグ、58,84,
84a,96a:Al系金属層、62,88,100:
配線層。
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/285 301 H01L 21/285 301R 21/3205 21/88 B (72)発明者 前之園 正則 愛媛県新居浜市磯浦町18丁目70番アルバッ クテクノ株式会社内真空冶金株式会社大阪 営業所四国出張所内 (72)発明者 中畠 求 鹿児島県姶良郡横川町上ノ3313(番地な し)UMAT株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 スパッタ室内に被処理体とスパッタリン
    グターゲットとを配置すると共に、前記スパッタ室内に
    処理ガスを導入しつつ排気手段により前記スパッタ室内
    を所定の圧力に維持した状態において、前記処理ガスの
    イオンの照射により前記スパッタリングターゲットから
    スパッタ粒子を放出させることにより前記被処理体の表
    面に該スパッタ粒子からなるスパッタ膜を形成するスパ
    ッタ法であって、 前記処理ガスとして不活性ガス、窒素ガス又は不活性ガ
    スと窒素ガスとの混合ガスを用いると共に前記スパッタ
    リングターゲットとして酸素含有量が15〜35[wt
    %]の範囲内にあるチタンターゲットを用いることによ
    り前記スパッタ膜として酸化チタン膜又は酸化窒化チタ
    ン膜を形成することを特徴とするスパッタ法。
  2. 【請求項2】 前記排気手段としてクライオポンプを用
    いることを特徴とする請求項1記載のスパッタ法。
  3. 【請求項3】基板上に被接続部を覆って絶縁膜を形成し
    た後、該絶縁膜に前記被接続部に達する接続孔を形成す
    る工程と、 請求項1記載のスパッタ法により前記接続孔の内面及び
    前記絶縁膜を覆ってバリア膜としての酸化窒化チタン膜
    を形成する工程と、 前記接続孔を埋めるように前記酸化窒化チタン膜を覆っ
    て配線材層を形成する工程と、 前記酸化窒化チタン膜と前記配線材層とを含む積層をパ
    ターニングして該積層の残存部からなる配線層を形成す
    る工程とを含む配線形成法。
  4. 【請求項4】基板上に被接続部を覆って絶縁膜を形成し
    た後、該絶縁膜に前記被接続部に達する接続孔を形成す
    る工程と、 請求項1記載のスパッタ法により前記接続孔の内面及び
    前記絶縁膜を覆って密着膜としての酸化窒化チタン膜を
    形成する工程と、 前記接続孔を埋めるように前記酸化窒化チタン膜の上に
    導電材層を形成する工程と、 前記導電材層を平坦状に除去して少なくとも前記接続孔
    の内部に前記酸化窒化チタン膜の一部及び前記導電材層
    の一部を接続プラグとして残存させる工程と、 前記絶縁膜の上に前記接続プラグにつながるように配線
    層を形成する工程とを含む配線形成法。
  5. 【請求項5】基板を覆う絶縁膜の上に配線材層を形成す
    る工程と、 請求項1記載のスパッタ法により前記配線材層を覆って
    反射防止膜としての酸化窒化チタン膜を形成する工程
    と、 ホトリソグラフィ及び選択エッチング処理により前記配
    線材層と前記酸化窒化チタン膜とを含む積層をパターニ
    ングして該積層の残存部からなる配線層を形成する工程
    とを含む配線形成法。
  6. 【請求項6】 酸素含有量が15〜35[wt%]の範
    囲内にあるチタンからなるスパッタリングターゲット。
  7. 【請求項7】 チタン粉末と酸化チタン粉末とを原料と
    して粉末冶金法により相対密度が80[%]以上となる
    ように請求項6のスパッタリングターゲットを形成する
    ことを特徴とするスパッタリングターゲットの製法。
JP10588998A 1998-04-01 1998-04-01 スパッタ法及び配線形成法 Expired - Fee Related JP4046407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10588998A JP4046407B2 (ja) 1998-04-01 1998-04-01 スパッタ法及び配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10588998A JP4046407B2 (ja) 1998-04-01 1998-04-01 スパッタ法及び配線形成法

Publications (2)

Publication Number Publication Date
JPH11286773A true JPH11286773A (ja) 1999-10-19
JP4046407B2 JP4046407B2 (ja) 2008-02-13

Family

ID=14419497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10588998A Expired - Fee Related JP4046407B2 (ja) 1998-04-01 1998-04-01 スパッタ法及び配線形成法

Country Status (1)

Country Link
JP (1) JP4046407B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074541A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A method of manufacturing a sputter target
WO2010055665A1 (ja) * 2008-11-14 2010-05-20 アルバック・クライオ株式会社 真空排気装置、真空処理装置及び真空処理方法
WO2010116560A1 (ja) * 2009-03-30 2010-10-14 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
WO2010137485A1 (ja) 2009-05-27 2010-12-02 Jx日鉱日石金属株式会社 焼結体ターゲット及び焼結体の製造方法
JP2011100935A (ja) * 2009-11-09 2011-05-19 Nitto Denko Corp 積層体およびその用途と製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074541A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A method of manufacturing a sputter target
WO2010055665A1 (ja) * 2008-11-14 2010-05-20 アルバック・クライオ株式会社 真空排気装置、真空処理装置及び真空処理方法
CN102171455A (zh) * 2008-11-14 2011-08-31 爱发科低温泵株式会社 真空排气装置、真空处理装置以及真空处理方法
JP5207417B2 (ja) * 2008-11-14 2013-06-12 アルバック・クライオ株式会社 真空排気装置、真空処理装置及び真空処理方法
WO2010116560A1 (ja) * 2009-03-30 2010-10-14 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
JP4573913B1 (ja) * 2009-03-30 2010-11-04 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
WO2010137485A1 (ja) 2009-05-27 2010-12-02 Jx日鉱日石金属株式会社 焼結体ターゲット及び焼結体の製造方法
US9299543B2 (en) 2009-05-27 2016-03-29 Jx Nippon Mining & Metals Corporation Target of sintered compact, and method of producing the sintered compact
KR20160145839A (ko) 2009-05-27 2016-12-20 제이엑스금속주식회사 소결체 타겟 및 소결체의 제조 방법
KR20190112857A (ko) 2009-05-27 2019-10-07 제이엑스금속주식회사 소결체 타겟 및 소결체의 제조 방법
JP2011100935A (ja) * 2009-11-09 2011-05-19 Nitto Denko Corp 積層体およびその用途と製造方法

Also Published As

Publication number Publication date
JP4046407B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP2839579B2 (ja) 半導体装置及びその製造方法
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US4248688A (en) Ion milling of thin metal films
TW301031B (ja)
US6117769A (en) Pad structure for copper interconnection and its formation
US5173449A (en) Metallization process
JPH01264258A (ja) 半導体装置およびその製造方法
JPH0897279A (ja) 半導体装置の製造方法
JP3337876B2 (ja) 半導体装置の製造方法
TW518709B (en) Barrier layer for copper metallization in integrated circuit fabrication
KR20090003368A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4046407B2 (ja) スパッタ法及び配線形成法
KR20010033174A (ko) 개선된 구리 인터커넥트 전자이동 저항을 제공하는 맞춤형배리어층
EP0402061B1 (en) Metallization process
US7098537B2 (en) Interconnect structure diffusion barrier with high nitrogen content
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JP2542789B2 (ja) 半導体装置の製造方法
JPH0193149A (ja) 半導体装置
US6004877A (en) Method of forming a tungsten layer with N2 plasma treatment
JPH03142883A (ja) 半導体装置及びその製造方法
JPH07201779A (ja) 電極配線およびその形成方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JP3950889B2 (ja) コンタクトホール充填方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071120

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees