JP2010093290A - 酸化膜除去のための基板洗浄処理方法 - Google Patents

Abstract

【課題】基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となる洗浄手法を提供する。
【解決手段】プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板（１１０）のラジカル通過孔（１１１）を通して処理室に導入し、処理室に処理ガスを導入して処理室（１２１）内でラジカルと混合し、そしてラジカルと処理ガスとの混合雰囲気により基板表面を洗浄する。
【選択図】図３Ａ

Description

本発明は、半導体素子製造における基板表面、特にIV族半導体表面の処理を含む装置及び製造方法に係る。

従来、半導体Si基板はウェット洗浄が行われていた。しかし、乾燥時のウォーターマークの完全除去、極薄酸化膜エッチング制御ができない、装置が大型化する等の問題があった。また、半導体基板のウェット洗浄後、大気に露出する時間が長いと表面に自然酸化膜の形成や炭素原子が吸着され、Si単結晶の成膜がされない、凹凸のある膜になる、ゲート絶縁膜界面での不純物準位の発生等の問題が生じる。

そこで、成膜前に750℃以上のＵＨＶ真空加熱あるいはＨ₂雰囲気で800℃以上の加熱を行い表面の酸化膜を除去していた。しかし、デバイスの微細化が進み誘電体絶縁膜/金属電極を用いると、デバイスはより低温で作成されることが必要となる。今後、650℃以下の温度でのデバイス作成が要求される。したがって、ウェット洗浄では限界があり、真空中で半導体基板の成膜前処理を行うドライ洗浄方法が必要となってきている。例えば、アルゴンプラズマによる逆スパッタ法（特開平１０−１４７８７７号）。しかし、この方法では、半導体基板表面のSi−Si結合も切断されると考えられる。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、また、スパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響（エピタキシャル成長の阻害、シリサイド界面に高抵抗部分を形成）を与える。さらにデバイスへの損傷も問題となる。

また、特開２００１−１４４０２８号には、プラズマ化されたＦ₂ガスを用いて基板表面のシリコン酸化膜を除去後、基板表面に付着したＦ成分を除去するための水素ラジカルを照射することが記載されている。さらに、特開平０４−９６２２６号には、Ｆ₂ガスを用いてＳｉ自然酸化膜を基板上から除去した後にラジカル化されて水素を基板に照射し、水素で終端させることが記載されている。また、特開平０６−１２０１８１号には、ＨＦプラズマで基板表面酸化膜を除去したのち、水素イオンにより基板表面を水素終端する技術が開示されている。しかし、プラズマ化されたＦ₂ガスの中には、ラジカル化したフッ素ガスだけでなく、イオン化したフッ素ガスも含まれているため、基板表面のシリコン酸化膜を除去した際、表面に凹凸が生じるという問題を生じる。さらに、基板表面にシリコン酸化膜だけでなく基板自体を除去してしまう可能性もある。また、半導体基板をプラズマに露出しているため、Si−Si結合も切断される。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、さらにスパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響（エピ成長の阻害、シリサイド界面に高抵抗部分を形成）を与える。さらにデバイスへの損傷も問題となる。また、本公知例は、プラズマにより積極的にガスを分解して、水素基（Hラジカル）および水素イオンを生成する構成である。水素基（Hラジカル）および水素イオンによって、基板表面のフッ素残留物を除去しようとすると、チャンバからの金属汚染の問題、下地Siエッチレートが大きく、エッチングし過ぎるなどの問題がある。また、反応生成物のHFは再付着し易いため、十分なF除去効果が得られない。

また、特開２００１−１０２３１１号には、基板が配置される成膜室に対して導入孔を有するプレートで分離されたプラズマ生成室を有するプラズマ生成部にフッ素等洗浄ガスを供給し、このプラズマ生成部でプラズマを作ってラジカルを発生させ、このフッ素ラジカルを前記導入孔を介して基板が配置された成膜空間に導入し、基板に照射させ、基板を洗浄することが記載されている。また、特表２００２−５００２７６号には、遠隔プラズマ源で励起されたガスを分配するプレートを持ち、このプレートを通じてラジカルを供給して基板洗浄する方法が示されている。しかし、ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒すことができないため、Siと高い選択性エッチングができず、そのため、表面粗さを損ねることなく自然酸化膜を除去できないという問題を生じる。

特開２００２−２１７１６９号には、高速ガス流の摩擦応力による物理的作用とを併用して異物を除去する洗浄工程を真空一貫で行う装置が開示されている。本公知例では、真空搬送での不純物の吸着や自然酸化の発生が抑制され、生産効率が向上することが記載されている。しかしながら、異物を除去できたとしても表面原子層オーダでは自然酸化膜や表面ラフネスが残ってしまう。すなわち、真空一貫での搬送によるデバイス特性向上の効果を得るためには、Siと自然酸化膜との高い選択性エッチングを原子層オーダで制御する洗浄技術と、大気に晒さずに搬送し成膜することが必要である。これにより、半導体／誘電絶縁膜接合における界面準位や膜中の固定電荷が少ない良好なデバイス特性が得られると考えられる。

また、特開平１０−１７２９５７号には、遠隔プラズマ源で励起されたアルゴン、ヘリウム、キセノン、水素の励起ガスと、下流で導入されたＨＦガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではなかった。

特開２００１−１４４０２８ 特開平０４−９６２２６号 特開平０６−１２０１８１号 特開２００１−１０２３１１ 特表２００２−５００２７６

従来の基板表面の自然酸化膜や有機物を除去するウェット洗浄表面処理においては、洗浄後の基板を次の成膜工程まで大気搬送を伴うため大気中成分が基板表面に吸着し、界面に自然酸化膜や炭素原子等の不純物が残留するため、デバイス特性を劣化するという問題があった。また、ドライ洗浄表面処理をして、界面に自然酸化膜や炭素原子等の不純物が残留しないよう、洗浄後基板を真空中での基板処理を行なうと、基板表面の自然酸化膜、有機物、炭素などの不純物は除去できるが、ドライ洗浄により基板表面の平坦性が劣化するという問題があった。さらに、基板表面の平坦性が良くないと、作成するデバイスの特性が劣化してしまうという問題があった。

本発明は、前述の問題を解決する目的でなされたものである。
本発明者らの検討結果によれば、プラズマによって生成したラジカルを、プラズマ生成室と処理室を分離する隔壁板に設けられた複数の孔から処理室に導入し、別途処理室に導入した処理ガスとこのラジカルを混合することで、上記ラジカルの励起エネルギーを抑制し、これによりSiと高い選択性を持った基板表面処理が可能となるため、基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となることが見出された。

本発明は
基板を処理室内に設置し、
プラズマ生成ガスをプラズマ化し、
該プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板のラジカル通過孔を通して該処理室に導入し、
該処理室に処理ガスを導入して該処理室内でラジカルと混合し、そして
該ラジカルと該処理ガスとの混合雰囲気により該基板表面を洗浄することからなる基板洗浄方法である。

また、該基板の表面はIV族半導体材料であり、該プラズマ生成ガスと処理ガスはHFを含有するものである基板洗浄方法である。

プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのＨＦ比率は、０．２〜１．０、さらに望ましくは０．５〜１．０であることが、好ましい。また、処理ガスの総ガス流量に対する処理ガスのＨＦ比率は、０．２〜１．０、さらに望ましくは０．７５〜１．０であることが好ましい。

また、該プラズマ分離用のプラズマ閉じ込め電極板は該プラズマ中のラジカルを該処理室に導入する複数のラジカル導入孔と該処理ガスを該処理室内に導入する複数の処理ガス導入孔とを有し、該ラジカルと該処理ガスをそれぞれの導入孔から該処理室内の基板表面に向かって排出している基板洗浄方法である。

また、前述の基板洗浄方法でIV族半導体基板表面を洗浄室にて洗浄し、洗浄された該基板を該洗浄室から大気に晒すことなくトランスファー室を介してエピタキシャル室へ移送し、該エピタキシャル室内で該基板表面上にエピタキシャル単結晶層をエピタキシャル成長させることからなる半導体素子製造方法である。

また、前述の基板洗浄方法で製造されたエピタキシャル層を有する基板を、該エピタキシャル室から大気に晒すことなくトランスファー室を介してスパッタ室に移送し、
該スパッタ室にて該エピタキシャル層上に誘電体膜をスパッタし、
該誘電体膜を有する基板を該スパッタ室から大気に晒すことなくトランスファー室を介して酸化・窒化室へ移送し、
該酸化・窒化室にて該誘電体膜を酸化・窒化又は酸窒化することからなる半導体素子製造方法である。

また、前述の半導体製造方法で、前記誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である半導体素子製造方法。
また前述の基板洗浄方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は０．００１〜０．２５Ｗ／cm²、望ましくは０．００１〜０．１２５Ｗ／cm²、更に望ましくは０．００１〜０．０２５Ｗ／cm²であることを特徴とする基板洗浄方法である。

また、真空容器内でプラズマ生成ガスからプラズマを生成してラジカルを発生させ、このラジカルと処理ガスとで基板処理を行なうプラズマ分離型の基板処理装置であって、
導入されたプラズマ生成ガスをプラズマ化させるプラズマ生成室、
被処理基板を設置する基板ホルダーを含む処理室、及び
該プラズマ生成室と該処理室との間に複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板とからなる基板処理装置であって、
該プラズマ閉じ込め電極板は中空構造であり、処理室側に開口された複数の処理ガス導入孔が設けられており、該プラズマ閉じ込め電極板には、処理ガスを供給するガス導入管が配置されている基板処理装置において、
該プラズマ生成室内部のプラズマ生成空間には高周波電源から供給される電力によりプラズマを発生させる高周波印加電極を備え、
該高周波印加電極は、該電極を貫く複数の貫通孔を有し、
該プラズマ生成室にプラズマ生成ガスを導入するプラズマ生成ガス導入シャワープレートを更に含み、
該プラズマ生成ガス導入シャワープレートは、該複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板に沿って延在する電極上にプラズマ生成ガスを導入する複数のガス排出口を含むものである基板処理装置である。

また、プラズマ生成ガス導入シャワープレートの複数のガス孔の直径は、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下である基板処理装置である。

また、前述の基板処理室において、該電極の複数の貫通孔の全体積をＶ２、該貫通孔を含む電極の全体積をＶ１としたとき、堆積比率Ｖ２／Ｖ１が０．０１〜０．８であることを特徴とする基板処理装置である。

また、基板処理装置において、該高周波印加電極へ印加される高周波電力密度は０．００１〜０．２５Ｗ／cm²、望ましくは０．００１〜０．１２５Ｗ／cm²、更に望ましくは０．００１〜０．０２５Ｗ／cm²であることを特徴とする基板処理装置である。

前述の基板処理装置において、該プラズマ生成室に導入されるプラズマ生成ガスがＨＦを含むガスであり、かつ該処理室に導入されるガスがＨＦを含むガスであることを特徴とする基板処理装置である。

また、前述の基板処理装置からなる基板洗浄室、
基板上にエピタキシャル層を形成するエピタキシャル成長室、及び
該基板洗浄室からの基板を大気に晒すことなく該エピタキシャル成長室に移送するトランスファー室とからなる半導体素子製造装置である。

また、前述の装置において、誘電体膜を形成するスパッタ室を更に含み、該洗浄室又は該エピタキシャル成長室からの基板を大気に晒すことなく該トランスファー室を介して該スパッタ室に移送されるよう構成されている半導体素子製造装置である。

また、前述の装置において、誘電体膜を酸化もしくは窒化もしくは酸窒化する酸化・窒化室を更に含み、該洗浄室又は該エピタキシャル成長室又は該スパッタ室からの基板を大気に晒すことなく該トランスファー室を介して該酸化・窒化室に移送されるよう構成されている半導体素子製造装置である。

本発明により、半導体基板表面の自然酸化膜や有機不純物を従来のウェット洗浄よりも低減できる基板処理をすることができた。また、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。

半導体基板表面の自然酸化膜や有機不純物汚染を除去するために、プラズマ生成ガスと処理ガスとしてのＨＦまたは少なくともＨＦガスを含む混合ガスを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にＨＦを構成元素とするガス分子を導入することにより、上記ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒して、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。半導体基板の金属汚染やプラズマダメージを生じることも無い。また、従来のウェット洗浄では、アニール処理等の後処理を併用し、複数の工程を必要としていた基板処理が１つの工程で済むようになり効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。さらに、プラズマ生成ガスにシャワープレートを備えることにより均一に生成ガスを導入することができ、電極部に貫通する孔を備えることにより低電力でも放電でき、生成したプラズマ中のラジカルを複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板を備えることにより処理室に均一にラジカルが導入できた。また、プラズマ生成ガスとしてＨＦを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にＨＦを導入することにより、原子層オーダーで表面荒さが少ない表面処理を実現することにより、その表面上に単結晶Si、SiGe膜を得ることが可能となった。

また、第１の工程により基板表面処理、第２の工程により単結晶成膜を大気に晒すことなく真空中を搬送することにより、界面の不純物が大気搬送の場合よりも少ないため、良好なデバイス特性を得ることができた。

また、第１の工程により基板表面処理、第２の工程により単結晶成膜、第３の工程により誘電体材料をスパッタ成膜、第４の工程により酸化、窒化、酸窒化し、更に第５の工程により金属材料をスパッタ成膜を、全て大気に晒すことなく真空中で搬送することで、半導体／絶縁膜接合の界面の不純物が大気搬送の場合よりも少ないため、従来の酸化膜同等の界面準位密度、膜中の固定電荷密度が得られ、ヒステリシスが小さいＣ−Ｖ曲線が得られ、リーク電流が小さくなり、良好なデバイス特性を得ることができた。

本発明で使用する成膜装置の構成例を示す模式図である。 本発明で使用する装置に設置されているコントローラの模式図である。 本発明で使用する表面処理装置の構成例を示す模式図である。 本発明の表面処理装置におけるプラズマ閉じ込め電極板の断面拡大図である。 本発明の表面処理装置における、プラズマ閉じ込め電極板の、処理室側からみた拡大図である。 本発明のプラズマ閉じ込め電極板部の処理室側から見た模式図である。 本発明の表面処理装置の、高周波印加電極部の構成例を示す模式図である。 本発明の表面処理装置の、高周波印加電極部の構成例を示す鳥瞰図である。 本発明の表面処理装置において、Ｖ２／Ｖ１＝０．０１〜０．８である場合に、放電が放電室全体に発生することを説明する図である。 本発明の表面処理装置において、Ｖ２／Ｖ１＜０．０１である場合に、放電が偏り、基板に対して不均一なラジカル供給となる様子を説明する図である。 本発明の表面処理装置において、Ｖ２／Ｖ１＞０．８である場合に、放電せず、従って基板に対してラジカル供給がない様子を説明する図である。 プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例１を示すものである。 プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例２を示すものである。 プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例３を示すものである。 プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例４を示すものである。 プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例５を示すものである。 本発明のプラズマ生成ガスのプラズマ室へのガス導入シャワープレートの効果を示す、シリコン酸化膜エッチング速度の基板面内分布の図である。 本発明の実施例によって得られた高周波電力密度を変更した場合の自然酸化膜／Ｓｉを示すグラフである。 本発明で使用するＵＶ、Ｘ線、マイクロ波励起ラジカル表面処理装置の構成例を示す模式図である。 本発明で使用する触媒化学励起ラジカル表面処理装置の構成例を示す模式図である。 本発明で使用する表面処理方法を示す模式図である。 本発明で使用する搬送コントローラプログラムのフローチャート図である。 本発明で使用する成膜コントローラプログラムのフローチャート図である。 本発明の実施例によって得られた基板処理後の表面粗さ(Ra)を示すグラフと表面のSEM像の写真である。 本発明のプラズマ生成ガスにＨＦを含む場合と、従来のプラズマ生成ガスがＡｒのみである場合を比較した、表面粗さ(Ra)の処理ガスＨＦ比率依存性 のグラフ図である。 本発明の実施例によって得られたSi及びSiGe成長後の表面のSEM像の写真である。 本発明の実施例によって得られた界面の酸素及び炭素の原子密度を示すグラフ図である。 本発明の実施例によって得られたＣ−Ｖ曲線図である。 本発明の実施例によって得られた界面準位密度と固定電荷密度の従来の酸化膜との比較例を示す図である。 本発明の実施例によって得られた等価酸化膜厚（EOT）とリーク電流の関係を示すグラフ図である。 本発明の処理によりつくられたＭＯＳ−ＦＥＴの図である。

本発明の実施例を以下に説明する。
以下、添付図面を参照して、本発明の実施の形態を説明する。
本実施例では、図１に示した成膜装置１において、図３に示される表面処理装置１００を用いた第１の工程を行いSi基板上に形成された自然酸化膜及び有機物を除去するプロセスに、本発明を適用した例について述べる。

サンプルとして用いた基板５は清浄空気中に放置して自然酸化膜が形成されている直径300mmのSi単結晶基板である。基板５は、図示しない基板搬送機構によりロードロック室５０へ搬送され、載置される。次に、図示しない排気系によりロードロック室５０は減圧される。所定の圧力、具体的には１Ｐａ以下まで減圧後、ロードロック室と搬送室の間の図示しないゲートバルブが開かれ、トランスファー室の図示しない搬送機構によって、搬送室６０を介して表面処理装置１００のへ搬送し、基板ホルダー１１４上に載置する。

＜表面処理装置の説明＞
図３Ａは、本発明の表面処理装置１００の説明図である。
表面処理装置１００は、基板５を載置することができる基板ホルダー１１４を備えた処理室１１３と、プラズマ生成室１０８から構成されている。処理室１１３とプラズマ生成室１０８は、複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０で仕切られ分離されている。プラズマ閉じ込め電極板１１０は、導電性材料で出来ており、接地されている。プラズマ生成室１０８はプラズマ生成ガス導入シャワープレート１０７がある。プラズマ生成ガス導入シャワープレート１０７とプラズマ閉じ込め電極板１１０との間には、高周波印加電極１０４がある。高周波印加電極１０４には、放電を均一に安定させるためのその表面から裏面へと貫通する複数の電極貫通孔１０５がある。高周波印加電極１０４は、高周波電源１０３に接続されており、高周波電力が供給可能なようになっている。高周波印加電極１０４は、絶縁体１０８ａによってプラズマ生成室壁にプラズマ閉じ込め電極１１０と略平行して横方向に延在する板状の部材として支持され、固定されている。高周波印加電極１０４の両側には上部と下部プラズマ生成空間１０９ａ、１０９ｂがある。

上部プラズマ生成空間１０９ａは、高周波印加電極１０４とプラズマ生成ガスシャワープレート１０７に接している。下部プラズマ生成空間１０９ｂは、高周波印加電極１０４とプラズマ閉じ込め電極板１１０に接している。

図３Ｂは、プラズマ閉じ込め電極板１１０の断面拡大図である。また、図３Ｃはプラズマ閉じ込め電極板１１０の処理室から見た拡大図である。このように、プラズマ閉じ込め電極板１１０は、基板ホルダー１１４の基板支持面と対面し、プラズマ生成空間１０９から基板洗浄処理空１２１へ貫通したラジカル導入孔１１１を持っている。複数のラジカル導入孔１１１が電極板１１０の面に分布して設けられている。
プラズマ閉じ込め電極板１１０は、基板洗浄処理空１２１へ処理ガスを導入するための処理ガス導入経路１２０、処理ガス導入空間１１９、ガス導入孔１１２を持っている。プラズマ閉じ込め電極板１１０の処理ガス導入経路１２０に連通した処理ガス導入空間１１９から、基板洗浄処理空１２１に向けて開口された、複数の処理ガス導入孔１１２がプラズマ閉じ込め電極１１０の面において複数のラジカル導入孔１１１の少なくとも一部と並置して設けられている。プラズマ閉じ込め電極板１１０は、電極板１１０を横断方向（プラズマ生成室１０８と処理室１１３とを仕切る方向）に通っている処理ガス導入経路１２０と経路１２０からの処理ガスが吹き込まれる処理ガス導入空間１１９という中空構造を持っている。この処理ガス導入経路１２０に処理ガスを導入することで、処理ガスは複数の処理ガス導入空間１１９を通り複数の処理ガス導入孔１１２から基板洗浄処理空１２１の基板５へ均一に供給される。

これら処理ガス導入経路１２０、処理ガス導入空間１１９、および処理ガス導入孔１１２は、プラズマ生成空間１０９およびラジカル導入孔１１１とは直接つながっていない。従って、ラジカル導入孔１１１から処理空間へ導入されるラジカルと、処理ガス導入孔１１２から導入される処理ガスとは、略平行して基板洗浄処理室１２１内にプラズマ閉じ込め電極面から基板面に向かって導入され基板洗浄処理空１２１で初めて混合される構造となっている。

プラズマ生成ガスは、プラズマ生成ガス供給系１０１とプラズマ生成ガス供給管１０２を輸送され、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６からプラズマ生成室１０８のプラズマ生成空間１０９ａ、電極貫通孔１０５、プラズマ生成空間１０９ｂへ導入され、所定の圧力に上昇する。

高周波電源１０３から高周波印加電極１０４へ電力が供給されると、上部と下部プラズマ生成空間１０９ａ、１０９ｂで放電が開始する。このとき、プラズマ閉じ込め電極板１１０は、接地電極として働く。また、プラズマ生成ガスシャワープレート１０７も、これが接続されたプラズマ生成室１０８のチャンバ壁が接地されているため、やはり接地電極として働く。プラズマ閉じ込め電極板１１０が接地されていることによって、放電が安定に維持される。プラズマ生成ガスシャワープレート１０７も、また同様に接地されていることにより、放電が安定に維持されている。

シャワープレートは絶縁性材料でもよく、この場合、その裏に位置するチャンバ壁が接地電極となる。プラズマ生成室１０８と基板洗浄処理室１２１とを、プラズマ閉じ込め電極板１１０が仕切っている。被洗浄処理室基板５はプラズマ閉じ込め電極板の面に相対して置かれる。プラズマ生成空間１０９ａ、１０９ｂのプラズマ中で生成したラジカルは、プラズマ閉じ込め電極板１１０のプラズマ生成室と基板洗浄処理室を連通する複数のラジカル導入孔１１１を通って、基板洗浄処理空１２１へ導入される。中性のラジカルはラジカル導入孔を通って基板洗浄処理空１２１に導入されるが、イオンなどの荷電粒子は、プラズマ閉じ込め電極板１１０のラジカル導入孔１１１をほとんど通り抜けることができないようになっている。プラズマ閉じ込め電極板１１０のラジカル導入孔１１１は、プラズマを閉じ込め、中性のラジカルを通過させるようになっている。なお、プラズマ閉じ込め電極板１１０が接地されることで、前述のプラズマを閉じ込め中性のラジカルを通過させる機能がより高まっている。また、プラズマ閉じ込め電極板１１０が接地されていることによって、高周波が基板洗浄処理空１２１にもれないようにシールドされている。もしもプラズマ閉じ込め電極板１１０が接地されていなければ、高周波印加電極１０４へ印加された高周波は、プラズマ閉じ込め電極板１１０で遮蔽されず、プラズマ閉じ込め電極板１１０は電極として機能し、従って処理室の基板洗浄処理空１２１でも放電する可能性がある。プラズマ閉じ込め電極板１１０を接地し、処理室の基板洗浄処理空１２１へのプラズマの侵入、および発生を防止することができる。

一方で、導入されたラジカルの励起エネルギーを抑制するための、励起されていない処理ガスは、処理ガス供給系１１６から処理ガス供給管１１５を通じて処理ガス導入経路１２０へ導入されて拡散し、処理ガス導入空間１１９へ導入され、さらに処理ガス導入孔１１２から基板洗浄処理空１２１へ導入される。
ラジカル導入孔１１１から処理空間へ導入されるラジカルと、処理ガス導入孔１１２から導入される処理ガスとは、基板洗浄処理空１２１で初めて混合され、基板洗浄処理空１２１に面して置かれた基板５に対して所望の処理をする。
そして基板洗浄処理空１２１のガスは、排気系１１７により排気される。

なお、ラジカル導入孔１１１の形状は、プラズマを遮蔽し中性のラジカルを通過できる機能を持っていれば、図に示した形状でなくても構わない。例えば、図３Ｂと図３Ｃでは、ラジカル導入孔１１１の形状は、プラズマ生成空間１０９に面した径より基板洗浄処理空１２１側の径が大きいが、同じ径であってもよいし、又はプラズマ生成空間１０９に面した径よりも基板洗浄処理空１２１側の径が小さくても良い。また、図３Ｂと図３Ｃでは、ラジカル導入孔１１１の形状は基板洗浄処理空１２１側からザグリがあり、その底から１本の細孔がプラズマ生成空間に向けて開いているが、この細孔が複数であってもよい。また、ザグリがプラズマ空間側から開いていて、その底から処理室側に向けて細孔が貫通していても良いし、もちろんその細孔が複数あってもよい。

図３Ｄは、このプラズマ閉じ込め電極板１１０を処理室側から見た模式図である。
このように、ラジカル導入孔１１１と処理ガス導入孔１１２は、プラズマ閉じ込め電極板１１０に対して全面に分布して開口している。このように径方向に均一に分布することにより、プラズマ生成室で生成したラジカルを基板上に均一に供給することができ、さらに別途導入した処理ガスを同時に均一に基板へ向けて供給できる。処理ガスの導入が、基板洗浄処理室１２１の例えば側壁から一本の供給管で導入される場合に比べ、本発明のようにラジカル導入と平行してプラズマ閉じ込め電極板の面から供給されることは、基板面の洗浄処理の基板面全体についての均一性だけでなく、ラジカルの励起エネルギー抑制によるSiに対する自然酸化膜の選択的エッチングにより効果的である。

なお、ラジカル導入孔１１１と処理ガス導入孔１１２の分布状況は、この通りでなくても良く、例えば、基板洗浄処理空１２１における基板処理の反応の結果によるガス濃度比の変動へ対応するためなど、基板処理の面内分布を真に均一にするための要請に応じて変化させることも可能である。例えば、ラジカル導入孔１１１の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。同様に処理ガス導入孔１１２の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。この場合の中心部から周辺部にかけてのラジカル導入孔１１１の密度の減少あるいは増加は、直線的であっても良いし、指数関数的でも構わない。

プラズマ生成ガスは、プラズマ生成ガス供給系１０１とプラズマ生成ガス供給管１０２を輸送され、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６からプラズマ生成室１０８のプラズマ生成空間１０９へ導入される。これにより、プラズマ生成ガスがプラズマ生成室１０８のプラズマ生成空間１０９に均一に導入することが可能である。

前述のように、処理室１１３とプラズマ生成室１０８を分離しているプラズマ閉じ込め電極板１１０に設けられているラジカル導入孔１１１から、プラズマ生成ガスに由来するラジカルが、処理室１１３へ導入される。ここで、プラズマ生成室１０８からプラズマ閉じ込め電極板１１０のラジカル導入孔１１１を通過して処理室１１３に導入されるのは、ラジカルなどの電気的に中性な分子、あるいは原子であり、プラズマ中のイオンは処理室１１３にほとんど導入されない。プラズマ生成室１０８において、イオン密度がおよそ１×１０^１０個／ｃｍ^３であるとき、処理室１１３において観測される電流値から計算されるイオン密度はおよそ５×１０^２個／ｃｍ^３であり、実に１０００万分の１以下にイオンの密度は減少させられており、実質処理室１１３に導入されるイオンはほとんどないと言って良い。これに対してラジカルは、その寿命にもよるが、プラズマ生成室で発生したラジカルのうち数％から数十％程度が処理室１１３へ輸送される。

なお、荷電粒子がプラズマとしてふるまうためには、デバイ長が装置内部寸法よりも十分小さい必要がある。前述の処理室のイオン密度でプラズマが存在すると仮定すると、電子温度１〜５ｅＶと仮定したときデバイ長は約０．３〜０．７ｍと計算される。現実的な半導体製造装置の装置内部寸法は一般にはせいぜい０．３ｍ以下であるので、前述の処理室のイオン密度は、処理室の荷電粒子はプラズマとしての性質を持たないことを示唆している。

図４Ａは図１に示すようなプラズマ生成室108内に横方向に延在する板状の高周波印加電極104を装置上部から見たときの模式図である。また、図４Ｂは高周波印加電極の鳥瞰図である。高周波印加電極１０４には、その表面から裏面に貫通する電極貫通孔１０５が複数ある。高周波印加電極１０４の貫通孔１０５は、図４Ａ、図４Ｂに示すような形態のものを用いた。この電極貫通孔１０５により、電極は０．２５Ｗ／cm²以下の低電力でもより均一に放電できるので、処理室１１３に均一にラジカルが導入される。電極貫通孔１０５を含む高周波印加電極１０４の全体堆積Ｖ１と電極貫通孔１０５の体積Ｖ２の体積比率は、Ｖ２／Ｖ１ ＝ ０．０１〜０．８であることが好ましい。Ｖ２／Ｖ１ ＝ ０．０１〜０．８の状態では、図４Ｃのように、均一に放電するため、ラジカルは処理室に均一に供給される。複数の電極貫通孔１０５の全体積Ｖ２があまり小さいと、つまりＶ２／Ｖ１＜０．０１では図４Ｄのように、放電が片寄るため、ラジカル分布の悪化が確認された。また、Ｖ２／Ｖ１＞０．８では、図４Ｅのように放電ができないため、ラジカル供給ができなかった。低い高周波電力密度（０．００１Ｗ／cm²〜０．２５Ｗ／cm²）にあって安定で均一なラジカル分布を得るには少なくともＶ２／Ｖ１は０．０１〜０．８の範囲であるべきであるが、好ましくは０．０４〜０．３７の範囲であり、特に本実施例では０．１４〜０．１６の範囲に選択された。

なお、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６の直径は、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下であることが好ましい。プラズマ生成ガス導入孔１０６の直径を、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下とした場合、基板５の表面処理の均一性を顕著に改善することができた。またその結果、処理時間を短縮できることが明らかになった。前述のプラズマ生成空間１０９ａ、１０９ｂ及び高周波印加電極１０４の電極貫通孔１０５に発生するプラズマからのラジカルを、基板洗浄処理空１２１の基板５へ、均一に安定供給することが可能となったことを示唆するものである。プラズマ生成ガス導入孔１０６の直径の最小値については、プラズマ生成ガスを通過させる機能がある寸法であれば良い。

なお、プラズマ生成ガス導入孔１０６の直径が２ｍｍよりも大きい場合には、基板５の表面処理の均一性が著しく悪化した。均一性の悪化により、長い処理時間が必要となった。基板洗浄処理空１２１へのラジカル供給を均一にすることができなくなったことが示唆される。

プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６の直径が２ｍｍ以下である場合の具体的な形状の例を図５Ａ〜５Ｅに示す。図５Ａ〜５Ｅは、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６付近の拡大断面の概略図である。図５Ａのようにプラズマ生成ガス導入孔１０６が垂直孔であっても良いし、図５Ｂや図５Ｃのように片方からザグリがあっても良く、そのザグリは図５Ｃのようにプラズマ生成空間１０９ａの側から開口していても良いし、図５Ｂのように他方の側から開口していても良い。また、図５Ｄや図５Ｅのようにプラズマ生成ガス導入孔１０６はテーパー形状の孔であってもよく、図５Ｅのようにプラズマ生成空間１０９ａの側の径が他方の径より大きくても良いし、図５Ｄのように他方の側の径がプラズマ生成空間１０９ａの側の径よりも大きくても良い。なお、プラズマ生成ガス導入孔１０６の直径が１．５ｍｍ以下である場合にも、その形状例は同様である。

図５Ｆは、本実施例における、プラズマ生成ガス導入シャワープレート１０７の効果を説明する図である。プラズマ生成ガスとしてＨＦガス１００ｓｃｃｍを使用し、高周波電力密度０．０１Ｗ／cm²、処理室圧力５０Ｐａの条件において、処理室に置いた基板のシリコン酸化膜エッチング速度を測定した。図５Ｆにおいて、横軸は基板面内の位置を示し、縦軸は中心のエッチング速度で規格化したシリコン酸化膜のエッチング速度を示す。図５Ｆに示すように、プラズマ生成ガス導入シャワープレートを使用した場合９０１と、従来の導入方法であるシャワープレートを使用しない横方向からの導入の場合９０２とを比較すると、シャワープレートによる導入の場合９０１の方が、エッチング速度面内均一性が良好であった。これは、プラズマ生成空間１０９への均一なガス導入により、プラズマ生成空間１０９で均一な活性種濃度分布が得られ、これが反映されたためと推察される。従って、後述の高周波印加電極１０４の貫通孔１０５による均一なプラズマ生成と相乗された効果により、処理室に導入されるラジカル供給がより均一となることが示された。

次に本発明の図１の成膜装置１を使用した半導体素子の製造方法について説明する。
まず、第１の工程の基板処理工程とその条件について説明する。第１の工程で使用する装置は図３に示す基板処理装置１００である。

プラズマ生成ガスとしてＨＦを100sccmプラズマ生成室１０８に供給し、プラズマ生成部でプラズマを発生させ、生成したプラズマ中のラジカルを複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介して処理室１１３に供給した。上記ラジカルの励起エネルギーを抑制するため、処理ガスとしてＨＦを１００ｓｃｃｍを処理室１１３に処理ガス導入孔１１２から供給した。プラズマ生成のための高周波電力密度は０．０１Ｗ／cm²、圧力は５０Ｐａ、処理時間は５ｍｉｎ、基板５の温度は２５℃とした。基板洗浄処理のためのプラズマは、膜堆積処理の場合のプラズマよりも約数１０分の１から数分の１の電力密度である０．００１Ｗ／cm²〜０．２５Ｗ／cm²の高周波電力密度で生成される。それより高い高周波電力密度であると自然酸化膜の選択的エッチングが困難となる。

図１２に、本発明の第１の工程後の表面粗さを調べ、従来のドライ処理、およびウェット処理の結果と比較して示す。図１２に示される通り、本発明の第１の工程を使用して得られた表面粗さＲａは０．１８ｎｍと、希フッ酸溶液によるウェット処理(Wet洗浄)を行った場合の表面粗さＲａの０．１７ｎｍとほぼ同等の良好な表面粗さが得られている。また、処理ガスにＨＦガスを供給しない場合、表面粗さＲａは２．０ｎｍと荒れている。さらに、処理時間を１０ｍｉｎと延長した場合でも表面粗さＲａは０．１９ｎｍと荒れていないことが確認された。表面平坦性が向上した理由については、Siに対し表面自然酸化膜や有機物が選択的に除去された為である。プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを衝突させることにより、励起エネルギーが抑制されたＨＦが生成され、これが表面のSi原子をエッチングすることなく、表面自然酸化膜を選択的に除去していると推察される。これらの結果から、本発明を使用することにより、高温の前処理を必要としないドライ洗浄において、ウェット洗浄と同等の表面平坦性を実現できることが確認された。

なお、本発明における表面平坦性は、プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを混合して衝突させることにより、励起エネルギーが抑制されたＨＦが生成されれば良い。従って、これが実現される状態であれば、本実施例の構成に限定されるものではない。

すなわち、本実施例ではプラズマにより生成したラジカルを、プラズマ閉じ込め電極板１１０にある複数の貫通孔であるラジカル導入孔１１１を通じて基板に向けて供給しながら、同時に電極板に設けた複数の処理ガス供給孔から処理ガスを供給している。均一性の観点からは、とりわけ大口径の基板に対して均一な処理をすることが必要である場合には、ラジカルと励起しない処理ガスの両方を均一に基板へ供給する必要がある。そのため、本実施例のように、基板に対向した位置にある電極板からラジカルをシャワー供給し、さらに同時に処理ガスをシャワー供給できるような構造が望ましい。

なお、本実施例でのラジカル生成は、高周波印加によるプラズマ生成により行なったが、マイクロ波によるプラズマ生成、その他の方法でも良く、具体的には図７に示すＵＶ、Ｘ線、マイクロ波励起や、図８に示す触媒化学励起で発生させてもよい。図７ではＵＶ、Ｘ線、マイクロ波が導入室２０３からプラズマガスに照射されプラズマガスをプラズマ化している。５は基板、２０１はプラズマ生成ガス供給系、２０２はプラズマガス生成供給管、２０４は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、２０５はラジカル導入孔、２０６は処理ガス導入孔、２０７は処理室、２０８は基板ホルダー、２０９は処理ガス供給管、２１０は処理ガス供給系、２１１は排気系である。処理ガスシステムは図３の構成と同じである。図８は加熱触媒体３０３によりガスをプラズマ化させる構成である。５は基板、３０１はプラズマ生成ガス供給系、３０２はプラズマ生成ガス供給管、３０４は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、３０５はラジカル導入孔、３０６は処理ガス導入孔、３０７は処理室、３０８は基板ホルダー、３０９は処理ガス供給管、３１０は処理ガス供給系、３１１は排気系である。処理ガスシステムは図３の構成と同じである。

プラズマ生成室に導入するプラズマ生成ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマを発生させ、プラズマ閉じ込め電極板１１０を介すことにより、処理室１１３にはラジカルが導入される。さらに処理室１１３に導入する処理ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマ閉じ込め電極板１１０のラジカル導入孔１１１から処理室１１３に導入されたラジカルと、処理ガス導入孔１１２から導入される処理ガスが混合されることによりラジカルの励起エネルギーが抑制された雰囲気を作り出して、基板であるＳｉに対して基板表面の自然酸化膜と有機物を選択的に除去することによって、表面粗さを抑えながら基板表面処理を行なうことができる。

図１３は、本発明であるプラズマ生成ガスにＨＦを含む場合と、従来のプラズマ生成ガスがＡｒのみである場合を比較した、表面粗さ(Ra)の処理ガスＨＦ比率依存性のグラフである。
従来技術の特開平１０−１７２９５７号では、遠隔プラズマ源で励起されたアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、水素（Ｈ２）の励起ガスと、下流で導入されたＨＦガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではない。プラズマ生成ガス比率 ＨＦ／（ＨＦ＋Ａｒ）＝０とは、プラズマ生成ガスがＡｒガスのみである従来の場合を示す。図１３に示すように、従来のプラズマ生成ガスがＡｒの場合、すなわちＨＦ／（ＨＦ＋Ａｒ）＝０の場合と比較して、本発明のプラズマ生成ガスにＨＦを含む場合では、表面粗さ(Ra)は顕著に良好である。また、プラズマ生成ガスと処理ガスのＨＦとＡｒの混合比率をそれぞれ変えることにより、自然酸化膜除去後の表面粗さが変化した。プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのＨＦ比率は、０．２〜１．０、さらにウェット洗浄の表面粗さと同等である表面粗さを０．５ｎｍ以下にするには０．６〜１．０の範囲が好ましいことが判明した。プラズマ生成ガスと処理ガスがＨＦのみの場合に自然酸化膜除去後の表面粗さが最も小さい、すなわち平坦であった。

なお、プラズマ生成室１０８に供給するプラズマ生成ガスとしてＨＦガスを使用し、複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介してラジカルを供給した場合でも、処理ガスがＡｒのみの場合には、基板表面の自然酸化膜は除去できず、表面処理の目的を達することができなかった。また、プラズマ生成ガスとしてＨＦガスを使用し、処理ガスとして何も流さなかった場合について調べると、表面粗さのＲａは２．５ｎｍと、ＨＦを流した場合と比べ悪化した。

また、本実施例ではＳｉ基板を用いたが、本発明の基板表面処理はＳｉ基板の表面処理に限るものではない。具体的にはＳｉ、ＳｉＧｅなどのIV族半導体で基板の表面が構成されていれば良く、さらに具体的にはガラス基板上に貼り合わせられたり、又は堆積された薄いＳｉ層などのIV族半導体の表面の自然酸化膜や有機物汚染除去などの基板表面処理に適用できるものである。
なお、高周波印加電極１０４に印加する高周波電力密度は、０．００１〜０．２５Ｗ／cm²であることが好ましい。

図６は、プラズマ生成ガスにＨＦガス、処理ガスにＨＦを用いた場合の、自然酸化膜とＳｉのエッチング速度比である自然酸化膜／Ｓｉの高周波電力密度依存性である。高周波電力密度を減少させることにより、Ｓｉのエッチングが抑制され、自然酸化膜のみ選択的にエッチングされる。ここで、自然酸化膜のエッチング量をＳｉのエッチング量で割った値を自然酸化膜／Ｓｉとする。高周波電力密度が小さくなるとＳｉのエッチング量が相対的に減少するため自然酸化膜／Ｓｉが増加する。一方、高周波電力密度が大きくなるとＳｉのエッチングが顕著に起こり、自然酸化膜／Ｓｉは減少する。ここで、高周波電力密度が大きくなるとＳｉのエッチングが起こるため、表面が荒れてしまう。表面の荒れを少なくするためには、自然酸化膜／Ｓｉを大きくし、高周波電力密度を少なくする必要がある。このため、高周波電力密度は上述の０．００１〜０．２５Ｗ／cm²の範囲内、望ましくは０．００１〜０．１２５Ｗ／cm²、さらに望ましくは０．００１〜０．０２５Ｗ／cm²が選ばれる。

次に第２の工程のSi及びSiGeエピタキシャル単結晶成長工程とその条件について説明する。
図１に示した成膜装置１を用いて、図３に示される表面処理装置１００を用いた第１の工程を行うことにより、Si基板上に形成された自然酸化膜を除去した後、真空搬送室６０を通して第２の工程を行うＣＶＤ装置２０に搬送し、表面処理処理後の表面にSi及びSiGeの単結晶膜を成長するプロセスについて述べる。

第１の工程により表面処理し、第２の工程を行うＣＶＤ装置２０内で基板温度600℃、Si₂H₆を36sccm供給し、圧力を2E-3Paで保持し、3min処理した。その後、基板温度600℃、Si₂H₆とGeH₄を36sccm供給し、圧力を4E-3Paで保持し、3min処理した。この結果、図１４に示すようにSi上のSiGe単結晶成長表面は、希フッ酸処理を用いたウェット洗浄(Wet洗浄)を行った表面と同等の表面粗さとなっており、良好なSiGe単結晶膜が得られた。また、図１５に示すように、ウェット洗浄を行った後に上記Si/SiGe成長を行った場合に比べて、本実施例の方がSi基板と成長したSi界面の酸素及び炭素の原子密度が少ない。具体的には、界面の酸素及び炭素の原子密度が2×10²⁰atoms/cm³以下である。これは、基板洗浄後の表面を大気に晒すことなく真空搬送を行うことにより、表面への酸素、炭素不純物の吸着を抑制できたためである。ＣＶＤ装置２０におけるＳｉ及びＳｉＧｅの単結晶膜を成長するプロセスにおいては、Ｓｉ₂Ｈ₆とＧｅＨ₄などの水素化物ガスや、それにＢ₂Ｈ₆、ＰＨ₃、ＡｓＨ₃などのドーピング材料ガスを混合して使用しても良い。又、Ｓｉ₂Ｈ₆の代わりにＳｉＨ₄も用い得る。

次に第３の工程の誘電体膜スパッタ成膜工程と、第４の形成誘電体膜の工程の酸化・窒化工程と、第５の工程の電極スパッタ工程について説明する。第２の工程後、基板を搬送室６０を通してスパッタ装置４０で誘電体材料をスパッタ成膜する第３の工程を行い、この基板を搬送室６０を通して酸化・窒化装置３０で誘電体材料を酸化する第４の工程を行い、その後、基板を搬送室６０を通してスパッタ装置４０で金属電極材料をスパッタする第５の工程を行うプロセスを行い、FETデバイスを製造する。なお、装置１０〜５０は、それぞれの搬送又はプロセスコントローラ７０〜７４により制御されている。

尚、第３の工程における誘電体材料成膜は、スパッタリングの他、ＣＶＤによるものであっても良い。同様に、第５の工程における金属電極材料成膜は、スパッタリングの他、ＣＶＤによるものであっても良い。

図３Ａに示される表面処理装置１００において、第１の工程を行い、自然酸化膜を除去し、第２の工程を行い、Si単結晶膜を成長させ、その後、基板５を真空搬送室６０を通して誘電体・電極スパッタ装置４０に大気に晒すことなく搬送し、Hfをスパッタ成膜し、成膜した誘電体材料を酸化するため真空の搬送室６０を通して酸化・窒化装置３０に誘電体材料表面を大気に晒すことなく搬送し、プラズマ及びラジカル酸化を行い、さらに基板５を真空搬送室６０を通して誘電体・電極スパッタ装置４０に大気に晒すことなく搬送し、TiN電極をスパッタ成膜しデバイス特性評価を行った結果、図１６、図１７、図１８に示すデータが得られた。

図１５は、本発明と従来の技術(第１の工程の変わりにウェット洗浄した場合)により作成したサンプルの電極部に電圧を印加し、キャパシタンスを測定したＣ−Ｖ曲線である。従来の技術と比較し、従来が３０ｍＶ程のヒステリシスであったものが、ヒステリシスが１０ｍＶと小さい結果が得られている。

図１７は、本発明によって得られた界面準位密度と固定電荷密度の従来の技術(第１の工程の変わりにウェット洗浄した場合)との比較結果である。本発明のプロセスでサンプルを作成し、Ｃ−Ｖ曲線から界面準位密度と固定電荷密度を計算した結果、固定電荷密度、界面準位密度が従来よりも小さくなっている。これは、図１５に示すように、第１の工程の基板洗浄後に第２の工程により成膜したSi表面の酸素、炭素の表面不純物が少ないためである。即ち、ドライ洗浄後の真空一貫処理の効果である。

図１の成膜装置１は、一連のプロセスを真空一貫で行うためのコントローラを各プロセス装置と搬送装置毎に設けられており、すなわち、搬送コントローラ７０は、装置からの入力信号を入力部で信号を受け取り、プロセッサでフローチャートで動作させるようにプログラムされた搬送用プログラムを動かし、真空トランスファーを通しての基板の各プロセス装置への移動の動作指示を装置に出力できるようになっている。また、プロセスコントローラＡ７１〜Ｄ７４は、プロセス装置からの入力信号を受け取り、処理をフローチャートで動作させるようにプログラムされたプログラムを動かし、動作指示を装置に出力できるようになっている。コントローラ７０又は７１〜７４の構成は図２の８１として示すもので、入力部８２、プログラム及びデータを有する記憶部８３、プロセッサ８４及び出力部８５からなり、基本的にはコンピュータ構成であり、対応の装置を制御している。

図１０に搬送コントローラ７０とプロセスコントローラＡ〜Ｄ７１〜７４の行う制御を示す。ステップ６１０で自然酸化膜付きSi基板が準備される。搬送コントローラ７０はロードロック装置４０の真空度を１Ｐａ以下になるように指示し（ステップ６１１）、更に表面処理装置１００の真空度を１Ｅ−４Ｐａ以上になるように指示をし、基板Ｓを表面処理装置１００内に搬送室６０を介して移動し、基板ホルダー上に配置する。プロセスコントローラＡ７１は、前述の第１の工程の表面処理を基板５に行う手順を制御する（ステップ６１３）。

搬送コントローラ７０は、ＣＶＤ成膜装置２０の真空度を１Ｅ−４Ｐａ以下になるよう真空排気する制御を行い、表面処理装置１００内の基板５を搬送室６０を介してＣＶＤ成膜装置２０内に配置する。

プロセスコントローラＢ７２は、ＣＶＤ成膜装置２０内で上述した第２の工程の単結晶成長処理を行う制御をする（ステップ６１５）。その後直ちに第３の工程の誘電体・電極スパッタ成膜をするため搬送室６０を介して誘電体・電極スパッタ装置４０内に移動させる（ステップ６１６）。

プロセスコントローラＣ７３は、誘電体・電極スパッタ装置４０内で、第３の工程の成膜処理を行う制御をする（ステップ６１７）。搬送コントローラ７０は酸化・窒化装置３０内の真空度を１Ｅ−４Ｐａ以下にして、誘電体・電極スパッタ装置４０内の基板５を酸化・窒化装置３０内へ搬送室６０を介して移動させる（ステップ６１８）。プロセスコントローラＤ７４は、酸化・窒化装置３０内で第４の工程を行う制御をする（ステップ６１９）。その後直ちに第５の工程の金属電極スパッタ成膜をするため搬送室６０を介して誘電体・電極スパッタ装置４０内に移動させる（ステップ６２０）。プロセスコントローラＣ７３は、誘電体・電極スパッタ装置４０内で、実施例３の成膜処理を行う制御をする（ステップ６２１）。その後、搬送コントローラ７０は、ロードロック装置５０により搬送室６０内を大気に開放する（ステップ６２２）。

上述の本発明の処理によって、図１９のMOS電界効果トランジスタ（ＦＥＴ）９０が製造された。Ｓｉ基板９１におけるソース領域９２とドレイン領域９３との間のゲート電極９４下の誘電体ゲート絶縁膜９５として、HfO膜が用いられた。このゲート絶縁膜９５として、他に、Hf、La、Ta、Al、W、Ti、Si、Geもしくはそれらの合金膜であることが望ましく、さらに具体的にはHfN、HfON、HfLaO、HfLaN、HfLaON、HfAlLaO、HfAlLaN、HfAlLaON、LaAlO、LaAlN、LaAlON、LaO、LaN、LaON、HfSiO、HfSiONが採用され得、比誘電率は３．９〜１００の範囲にある。そして固定電荷密度は０〜１×１０¹¹cm^-2である。又、ゲート絶縁層の膜厚は０．５nm〜５．０nmとされている。

ここで、「固定電荷」とは、固定酸化膜電荷とも称するが、SiO₂膜中に存在し、電界などで移動せず固定された状態の電荷を云う。固定酸化膜電荷は酸化膜の構造欠陥により生じ、酸化膜の形成状態や熱処理に依存する。また通常Si−SiO₂界面近傍にはシリコンの未結合手（ダングリングボンド）に起因するプラスの固定電荷が存在する。固定酸化膜電荷は、ＭＯＳ構造のＣ−Ｖ特性をゲート電圧軸に沿って平行移動させる。固定電荷密度は、Ｃ−Ｖ法で測定される。

図１９のＭＯＳ−ＦＥＴのゲート電極９４として、Ti、Al、TiN、TaN、W等の金属、ポリシリコン（Ｂ（ボロン）−ｄｏｐｅ：ｐ−Ｔｙｐｅ又はＰ（リン）−ｄｏｐｅ：ｎ−Ｔｙｐｅ）又はＮｉ−ＦＵＳＩ（フルシリサイド）が用いられる。

本発明に従って、自然酸化膜が形成されたSi基板を表面処理し、大気に晒すことなくSi単結晶膜を成長し、さらに大気に晒すことなくHf等の誘電膜をスパッタ成膜し酸化・窒化した半導体／絶縁膜接合は、固定電荷や界面準位が大気搬送の接合よりも少ないため、図１６のようなヒステリシスが小さいＣ−Ｖ曲線が得られ、リーク電流が小さくなり、良好なデバイス特性が得られた。「界面準位」とは、異種の半導体接合界面、半導体と金属や絶縁体との接合界面に形成される電子のエネルギー準位を云う。界面では半導体面は原子間の結合が切れた状態になるためダングリングボンドと呼ばれる未結合状態ができ、電荷を捕獲できるエネルギー準位を形成する。界面の不純物や欠陥も電荷を捕獲するエネルギー準位、即ち界面準位を形成する。一般に、界面準位は応答時間が遅く、また不安定であり、デバイス特性に悪影響を及ぼすことが多い。界面準位が少ないほどよい界面といえる。界面準位密度はＣ−Ｖ法で測定される。

なお、本発明の成膜装置では図１に示される通り、表面処理ユニット１００、ＣＶＤ成膜ユニット２０、誘電体・電極スパッタユニット３０、酸化・窒化ユニット４０、ロードロック室５０、搬送室６０は各１つずつの構成を使用しているが、各ユニットは必ずしも１つずつである必要はなく、スループットや膜の構成などのために複数のユニットを備えても構わない。例えば、ロードロックはスループットを上げるためにロードとアンロードの機能を分けた複数のロードロックで置き換えても構わない。また例えば、スパッタユニット３０は誘電体膜を形成するためのユニットと電極を形成するためのユニットの２つ以上のスパッタユニットで置き換えても構わない。

ただし本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット１００、ＣＶＤ成膜ユニット２０、ロードロック室５０、搬送室６０を少なくとも１つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通してＣＶＤ成膜ユニットへ搬送し、成膜を行なうことによって、Ｓｉ基板表面とＣＶＤ成膜したＳｉ／ＳｉＧｅ層との界面状態を良好に保つことが可能となるからである。

またさらに、本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット１００、誘電体・電極スパッタユニット３０、ロードロック室５０、搬送室６０を少なくとも１つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通して誘電体・電極スパッタユニット３０へ搬送し、成膜を行なうことによって、Ｓｉ基板表面と、その上にスパッタ成膜した、絶縁膜の基礎となる誘電体膜または導電性膜との界面状態を、良好に保つことが可能となるからである。

本実施例ではＣＶＤ成膜ユニット２０の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと保持された基板を加熱するための基板加熱機構と、ＣＶＤ成膜を行なうための原料ガスを含むガスを供給するためのガス導入機構と、チャンバ内部を排気するための排気手段を備えているエピタキシャル成膜ユニットであれば良い。

同様にスパッタユニット３０の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと、チャンバ内にガスを導入する機構と、チャンバ内を排気する排気手段、および誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソード、そして高周波電力供給機構又は直流電力供給機構があれば良い。

なお、スパッタユニット３０の図示しない誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソードは、１つである必要はない。連続または連続しない複数の膜を成膜するため、複数のターゲットを設置するための複数のスパッタリングカソードを備えても良い。また、成膜分布の均一性の観点から、基板ホルダーは載置された基板を回転させるために回転する機構を備えることが好ましい。また、反応性スパッタによる成膜が行なえるように、スパッタユニット３０のガス導入機構は、Ａｒなどの不活性ガスのみならず、Ｎ_２やＯ_２などの反応性ガス、またはそれら反応性ガスとＡｒガスとの混合ガスも導入できるようになっていることが好ましい。

Claims (14)

1. プラズマ生成室と、
   基板ホルダーをその内部に含む基板洗浄処理室と、
   前記プラズマ生成室内のプラズマ生成空間にプラズマ生成ガスを供給するプラズマ生成ガス供給系と、
   前記基板洗浄処理室内に処理ガスを供給する処理ガス供給系と、
   該プラズマ生成室と基板洗浄処理室を仕切り、該基板ホルダーの基板支持面と対面するよう構成され、該プラズマ生成室内にプラズマを閉じ込めるプラズマ閉じ込め電極板と、
   前記プラズマ生成ガス供給系に接続され、前記プラズマ生成室内にプラズマ生成ガスを導入する前記プラズマ生成室内に設けられたプラズマ生成ガス導入シャワープレートと、
   前記プラズマ閉じ込め電極とプラズマ生成ガス導入シャワープレートとの間に設けられ、該プラズマ閉じ込め電極と該プラズマ生成ガス導入シャワープレートとに平行して横方向に延在する板状の高周波印加電極と、を含み、
   前記プラズマ生成ガス導入シャワープレートは、前記プラズマ生成ガス供給系から供給されるプラズマ生成ガスを前記プラズマ生成空間に導入するためのプラズマ生成ガス導入孔を有し、
   前記高周波印加電極はその表面から裏面へと貫通する該高周波印加電極の面に分布されて設けられた複数の貫通孔が設けられており、
   該プラズマ閉じ込め電極は、その面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔を有しており、
   該プラズマ閉じ込め電極は更に該ラジカル導入孔の少なくとも一部と並置して設けられ前記処理ガス供給系から供給された処理ガスを基板洗浄室内に導入する該処理ガス供給系に接続された複数の処理ガス導入孔を有し、
   該プラズマ生成室で生成されたプラズマ中のラジカルが該ラジカル導入孔を通して該基板洗浄処理室内へと導入され、該処理ガスが該処理ガス導入孔を通して該基板洗浄処理室内へと導入され、該ラジカルと処理ガスとが該プラズマ閉じ込め電極の面から該基板ホルダー上に配置される基板面に向けられるよう構成されている基板洗浄装置。
2. 請求項１の基板洗浄処理装置において、該プラズマ閉じ込め電極は、該プラズマ生成室と該基板洗浄処理室とを仕切る方向に、該プラズマ閉じ込め電極を横断的に通る処理ガス導入経路を有し、該処理ガス導入経路を経由して該処理ガス供給系に該複数の処理ガス導入孔の各々は接続され、該処理ガス導入経路に供給された処理ガスが該処理ガス導入孔から該基板洗浄処理室内に導入されるよう構成されている基板洗浄処理装置。
3. 基板洗浄処理室内に配置された半導体基板の表面の酸化膜を洗浄処理する方法であって、
   前記プラズマ生成室内に設けられ接地されたプラズマ生成ガス導入シャワープレートから、該プラズマ生成室内に、プラズマ生成ガスを導入し、
   該プラズマ生成室と該基板洗浄処理室とを仕切り接地されたプラズマ閉じ込め電極と前記プラズマ生成ガス導入シャワープレートとの間に設けられた高周波印可電極に高周波電源から電力を供給し、プラズマ生成室内にプラズマ生成ガスを励起してプラズマを生成し、
   該プラズマ中のラジカルを、前記プラズマ閉じ込め電極にその面に分布して設けられた複数のプラズマ導入孔を通して該プラズマ生成室から該処理室へと選択的に導入し、
   該処理室内に励起されていない処理ガスを導入し、
   該処理室内に導入されたラジカルと該処理ガスとの混合した雰囲気によって、該半導体基板の表面の酸化膜を洗浄処理しており、
   該処理ガスは、該プラズマ閉じ込め電極の該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を通して該プラズマ閉じ込め電極の面から該ラジカルの導入と略平行して該基板洗浄処理室内に導入されている基板洗浄処理方法。
4. 該半導体基板はSi基板であり、Si基板の酸化膜をエッチング除去して該Si基板を洗浄処理している請求項３の方法。
5. ＭＯＳ構造におけるゲート絶縁膜を形成する方法において、
   請求項４の方法にてSi基板の表面洗浄をし、
   該表面洗浄されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄されたSi基板上にエピタキシャル層を形成し、
   該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして
   該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
6. 該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である請求項５の方法。
7. プラズマ生成室、基板洗浄処理室及び該プラズマ生成室と基板洗浄処理室を仕切るプラズマ閉じ込め電極板からなる基板洗浄装置内で、基板表面を洗浄処理する方法において、
   該基板洗浄処理室内に該プラズマ閉じ込め電極板の面に相対して平板状の基板を配置し、
   該プラズマ閉じ込め電極板の面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔を通して、該プラズマ生成室で生成されたプラズマ中のラジカルを該プラズマ室から該基板洗浄処理室へ導入し、そして
   該基板洗浄処理室に励起されていない処理ガスを導入することからなり、
   該プラズマ生成室内に該プラズマ閉じ込め電極板に面して設けられ横方向に延在する高周波印加電極に０．００１Ｗ／cm²〜０．２５Ｗ／cm²の高周波電力密度の高周波電力を印加しており、
   該高周波印加電極の表面から裏面へと貫通する複数の貫通孔が設けられており、該貫通孔を含む高周波印加電極の全体積Ｖ１と貫通孔の全体積Ｖ２との比Ｖ２／Ｖ１は、０．０１〜０．８に選ばれており、
   該処理ガスの導入は、該プラズマ閉じ込め電極板の該ラジカル導入孔の少なくとも一部と並置して該基板面に相対した複数の処理ガス導入孔から該基板洗浄室内に該ラジカル導入と平行して導入されている方法。
8. 請求項７に記載の基板表面を洗浄処理する方法において、該基板表面の酸化膜を洗浄処理している方法。
9. 請求項８に記載の基板表面の酸化膜の洗浄処理方法において、IV族半導体材料基板表面の酸化膜を洗浄処理する方法であって、ＨＦを含むプラズマ生成ガスを該プラズマ生成室に導入してプラズマを生成しており、そして該処理ガスはＨＦを含む処理ガスであることを特徴とする方法。
10. 請求項９に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成ガスの総ガス流量に対するＨＦ比率は、０．２〜１．０であることを特徴とする方法。
11. 請求項１０に記載の基板表面の洗浄処理方法において、該処理ガスはＨＦのみからなることを特徴とする方法。
12. 請求項７に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成室にシャワープレートを介してプラズマガスを導入しており、該シャワープレートは板状の該高周波印加電極に相対した内面を有し、該シャワープレートの内面に分布して設けられた複数のプラズマ生成ガス導入孔からプラズマ生成ガスを該プラズマ生成室に導入している方法。
13. ＭＯＳ構造におけるゲート絶縁膜を形成する方法において、
    請求項９の方法にてSi基板表面の酸化膜を洗浄処理し、
    該表面洗浄処理されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄処理されたSi基板上にエピタキシャル層を形成し、
    該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして、
    該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
14. 請求項１３に記載のゲート絶縁膜形成法において、該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である方法。

Images