JPWO2009144810A1 - シリサイド形成方法とその装置 - Google Patents

シリサイド形成方法とその装置 Download PDF

Info

Publication number
JPWO2009144810A1
JPWO2009144810A1 JP2008544593A JP2008544593A JPWO2009144810A1 JP WO2009144810 A1 JPWO2009144810 A1 JP WO2009144810A1 JP 2008544593 A JP2008544593 A JP 2008544593A JP 2008544593 A JP2008544593 A JP 2008544593A JP WO2009144810 A1 JPWO2009144810 A1 JP WO2009144810A1
Authority
JP
Japan
Prior art keywords
chamber
substrate
plasma
gas
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008544593A
Other languages
English (en)
Other versions
JP4914902B2 (ja
Inventor
拓哉 清野
拓哉 清野
学 池本
学 池本
公子 真下
公子 真下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of JPWO2009144810A1 publication Critical patent/JPWO2009144810A1/ja
Application granted granted Critical
Publication of JP4914902B2 publication Critical patent/JP4914902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

プラズマ生成室で発生したＨＦ由来のラジカルを導入孔を通して処理室に供給し、ラジカル導入孔付近から処理ガスとしてＨＦガス分子を供給することにより励起エネルギーを抑制し、これによりSiに対して選択性を高めてＢ又はＰ又はＡｓの不純物をドーパントしたIV族半導体の基板表面の自然酸化膜除去をする、ドライ処理にもかかわらず、高温での処理の必要なWet洗浄と同等の良好な表面平坦性を有する表面処理を行うことができ、さらに表面処理後の基板に金属材料を成膜し、熱処理による金属シリサイド化を行ない、これらの工程中、基板は大気に晒されることなく行われ、ウェット処理と同等以上の良好なコンタクト抵抗が得られた。また、界面の不純物吸着が抑制される。ＭＯＳ−ＦＥＴにあって良好なデバイス特性が実現される。

Description

本発明は、半導体シリサイド形成プロセスにおけるIV族半導体表面もしくはIV族半導体に不純物をドーピングした表面に対して表面処理を行う装置とその製造方法に係り、特に金属シリサイド層の形成する方法に関する。
半導体デバイスの高密度化及び高集積化に伴い、多層配線構造化が進んでおり、半導体デバイスと電極を低抵抗で電気的に接続する形成技術が重要になっている。電極の一般的な形成技術として、AlやW等の金属材料をスパッタや化学的蒸着が用いられている。しかし、金属と半導体接合部のコンタクト抵抗が無視できなくなり、コンタクト抵抗を低抵抗にするため、金属シリサイド層を電極部に形成する技術が必要になっている。さらに、IV族半導体にＢやＰやＡｓ等の不純物をドーピングした表面では、結合エネルギーの違いにより、不純物濃度に依存して表面の再酸化や表面洗浄後の平坦性が劣化してしまうという問題がある。図１Ａに示す方法では、金属シリサイド膜は、シリコンウェハ上の自然酸化膜をウェット洗浄によって除去した後、金属材料を成長させ、金属シリサイド化するための熱処理(アニール)を行うことにより形成する。IV族半導体表面の自然酸化膜は、基板の搬送や各種工程中で形成されるため、完全に防ぐことは難しい。
この自然酸化膜が残っていると、金属シリサイド形成を妨げるだけでなく、コンタクト部の電気的特性を劣化させる。そのため、各工程の前にこの自然酸化膜除去が必要となっている。しかしながら、半導体デバイスの微細化に伴い素子寸法が小さくなり、乾燥時のウォーターマークの完全除去や微細な穴の底部に形成された酸化膜まで薬品が入らないため自然酸化膜を除去できない等の問題があった。また、シリコンウェハのウェット洗浄後、次の処理工程に移る際に必然的に大気に露出することになるが、その際に表面に自然酸化膜の再形成や炭素原子が再吸着してしまう。そこで、次工程である成膜前に750℃以上のＵＨＶ真空加熱あるいはＨ2雰囲気で800℃以上の加熱を行い表面の酸化膜を除去していた。しかし、デバイスの微細化が進み金属電極や金属シリサイドを用いる場合、成膜前の高温処理は成膜温度を上昇させ金属材料の特性変化が起こってしまうという問題がある。例えば基板温度300℃程度の温度で金属材料を成膜させた場合、室温程度の低温で成膜した場合と比較して大きく膜質が変化してしまい、そのあとにアニールによるシリサイド化をおこなっても、所望の特性の膜質が得られない。このように、金属材料はより低温で成膜されることが必要となるので、成膜前に高温処理をした場合には、充分に基板の温度を下げてから次の金属材料の成膜を行なう必要があり、このために特別な冷却ユニットや冷却するための時間が必要となり、処理時間が長くデバイス生産上のコストを上昇させるという問題がある。
したがって、ウェット洗浄では限界があり、図１Ｂに示すように真空中で半導体基板の成膜前処理を低温で行うドライ洗浄方法が必要となってきている。図１Ａと比較すると、大気搬送を無くし、真空搬送とし、１つの装置で従来の３つの工程を行うことにより、不純物吸着の抑制、処理時間の短縮が可能となる。金属シリサイド層を形成する場合のIV族半導体表面の自然酸化膜を除去する前処理として、特開２００１−２７４１１１には、反応性ガスを用いた化学的プラズマ洗浄が提案されている。しかし、プラズマ化した場合、ラジカル化したフッ素ガスだけでなく、イオン化したフッ素ガスも含まれているため、基板表面の自然酸化膜を除去した際、基板表面までエッチングが進み、表面に凹凸が生じるという問題を生じる。
また、特開２００６−２９４８６１には、化学的に自然酸化膜を(NH4)2SiF6に改質し、基板温度を高くすることにより、改質膜を除去し、さらに残留した改質膜を物理的にＡｒ逆スパッタによる物理エッチングを行うことが提案されている。しかし、Ａｒ逆スパッタは物理的にエッチングを行うため、基板表面のＳｉ−Ｓｉ結合も切断されると考えられる。この場合、Ｓｉの欠損部分には直ちに酸化膜が形成され、Ｓｉの未結合手には汚染物質が付着しやすいため、デバイスへの損傷が問題となる。また、二つのモジュールを用いるため、シリサイド形成までの時間が長くなる。
従来の金属シリサイド層を電極部に形成する技術では、金属材料を基板表面に成膜する前処理において、以下の様な問題があった。ウェット洗浄後、金属材料を成膜する工程まで大気搬送を伴うため大気中成分が基板表面に吸着し、界面に自然酸化膜や炭素原子等の不純物が残留するため、金属シリサイド形成を妨げるだけでなく、コンタクト抵抗を上昇させてしまう。そのため、洗浄後の搬送時間を厳密に管理しなければならない。一方、化学的プラズマや物理的プラズマ洗浄では、自然酸化膜だけでなく、基板表面までエッチングが進むため、表面に凹凸を生じさせる、コンタクト抵抗を十分に小さくできないという問題があった。コンタクト抵抗を十分小さくするためには平坦性は約０．５ｎｍ以下が望まれる。さらに、IV族半導体にＢやＰやＡｓ等の不純物をドーピングした表面では、不純物濃度に依存して表面の再酸化や表面洗浄後の平坦性が劣化してしまうという問題があった。また、金属シリサイド膜の形成プロセスは温度の影響を受け易いため、成膜前の自然酸化膜除去に基板加熱を用いた場合、金属材料の成膜温度が高くなるため、金属材料の拡散や組成変化が起こり所望の特性の金属シリサイド膜が得られないという問題があった。また、成膜前の自然酸化膜除去に基板加熱を用いた場合、所望の特性の金属シリサイド膜を得るために金属材料の成膜温度を下げようとすれば、冷却ユニットや冷却時間などの複数の工程を必要とし、処理時間が長くデバイス生産上のコストを上昇させるという問題があった。本発明は、前述の問題を解決する目的でなされたものである。
本発明者らの検討結果によれば、プラズマによって生成したラジカルを、プラズマ生成室と処理室を分離する隔壁板に設けられた複数の孔から処理室に導入し、別途処理室に導入した処理ガスとこのラジカルを混合することで、上記ラジカルの励起エネルギーを抑制し、これによりSiもしくはＢやＰ等の不純物をドーピングしたIV族半導体材料と高い選択性を持った基板表面処理が可能となるため、ウェット洗浄と同等以上の基板表面の平坦性が得られ自然酸化膜や有機物を除去する表面処理が可能となることが見出された。また、IV族半導体にＢやＰやＡｓ等の不純物をドーピングした場合、ウェット洗浄の場合不可能な真空搬送を用いることにより表面への再酸化を抑制することが可能となる。本発明は基板を処理室内に設置し、プラズマ生成ガスをプラズマ化し、該プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板のラジカル導入孔を通して該処理室に導入し、該処理室に処理ガスを導入して該処理室内でラジカルと混合し、そして該ラジカルと該処理ガスとの混合雰囲気により該基板表面を洗浄することからなる基板洗浄方法を用いている。
また、該基板の表面はIV族半導体材料であり、該プラズマ生成ガスと処理ガスはHFを含有するものである基板洗浄方法である。また、該プラズマ分離用のプラズマ閉じ込め電極板は該プラズマ中のラジカルを該処理室に導入する複数のラジカル導入孔と該処理ガスを該処理室内に導入する複数の処理ガス導入孔とを有し、該ラジカルと該処理ガスをそれぞれの導入孔から該処理室内の基板表面に向かって排出している基板洗浄方法である。また、前述の基板洗浄方法でIV族半導体基板表面を洗浄室にて洗浄し、洗浄された該基板を該洗浄室から大気に晒すことなくトランスファー室を介して金属膜スパッタ室へ移送し、該金属膜スパッタ室内で該基板表面上に金属膜をスパッタ成長させる。前述の基板洗浄方法で製造された金属スパッタ膜を有する基板を、該金属膜スパッタ室から大気に晒すことなくトランスファー室を介してアニール室に移送し、該アニール室にて該金属膜をシリサイド化させることからなる方法である。
本発明に従う方法は、Ｂ又はＰ又はＡｓの不純物をドーピングしたIV族半導体材料からなる基板表面に、金属シリサイド層を形成する方法であって、プラズマ生成室内でＨＦを含むプラズマ生成ガスをプラズマ化し、プラズマ中のラジカルを該プラズマ生成室から選択的に洗浄室内に導入すると共に非励起ＨＦをガス比率として０．６以上含む処理ガスを該洗浄室内に導入して該ラジカルと処理ガスの混合雰囲気内で洗浄し、洗浄された基板を洗浄室から大気に晒すことなくスパッタ室へ移送し、スパッタ室内で洗浄された基板表面上に金属材料からなる金属スパッタ層を成長させ、そして、金属スパッタ層を有する基板を該スパッタ室から大気に晒すことなくアニール室へ移送し、該アニール室内で該基板表面の金属スパッタ層に熱を加えることによりシリサイド化することからなる。
洗浄後の基板表面の粗さは、ウェット洗浄と同等以上の０．５ｎｍ以下である。金属スパッタ層は、Ｔｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｔａ、Ｍｏ及びＷを含む貴金属、準貴金属あるいは高融点金属であり、特にＮｉ、Ｃｏ、Ｐｔもしくはこれらのグループから選択された金属又はそれらの合金である。基板の洗浄室からスパッタ室へ、スパッタ室からアニール室への移送は真空トランスファ室を通して行なわれ得るので、ウェット洗浄と同等以上の基板表面の平坦性を維持しながら、基板表面の再酸化がないよう、基板が大気に晒されることがない。
また前述の基板洗浄方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は０．００１〜０．２５Ｗ／cm2、望ましくは０．００１〜０．１２５Ｗ／cm2、更に望ましくは０．００１〜０．０２５Ｗ／cm2である。
本発明により、半導体基板表面の自然酸化膜や有機不純物を従来のウェット洗浄よりも低減できる基板処理をすることができた。また、IV族半導体表面もしくはＢやＰやＡｓ等の不純物をドーピングした基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。不純物をドーピングしたIV族半導体材料からなる基板表面の自然酸化膜や有機不純物汚染を除去するために、プラズマ生成ガスと処理ガスとしてＨＦまたは少なくともＨＦガスを含む混合ガスを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にＨＦを構成元素とするガス分子を導入することにより、上記ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒して、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。半導体基板の金属汚染やプラズマダメージを生じることも無い。また、真空中で一貫処理できるため、前述の不純物をドーピングしたIV族半導体材料からなる基板表面の再酸化を防ぐことができた。また、従来のウェット処理と同等かそれよりも低いコンタクト抵抗が得られた。また、従来のウェット洗浄では、成膜前の加熱処理を併用し、複数の工程を必要としていた基板処理が、１つの工程で済むようになり、効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。
さらに、プラズマ生成ガスにシャワープレートを備えることにより均一に生成ガスを導入することができ、電極部に貫通する孔を備えることにより低電力でも放電でき、生成したプラズマ中のラジカルを複数のラジカル導入孔を備えたプラズマ分離用のプラズマ閉じ込め電極板を備えることにより処理室に均一にラジカルが導入できた。原子層オーダーで表面荒さが少ない表面処理を実現することにより、金属シリサイド膜を短時間で形成でき、コンタクト抵抗を減少させることができた。また、第１の工程により基板表面処理、第２の工程により金属材料膜を大気に晒すことなく真空中を搬送することにより、界面の不純物が大気搬送の場合よりも少なく、基板加熱を用いてないため、金属材料成膜後、アニール処理を行うだけで簡易的に金属シリサイドを形成することができ、コンタクト抵抗を減少させることができた。即ち、ウェット洗浄と同等以上の表面平坦性のドライ洗浄と且つ真空搬送の採用によりＢ又はＰ又はＡｓをドーピングしたIV族半導体基板に良好な金属シリサイドを形成することができた。
ウェット洗浄を含むシリサイド形成プロセスの説明図である。 ドライ洗浄を含むシリサイド形成プロセスの説明図である。 本発明で使用する成膜装置の構成例を示す模式図である。 本発明で使用する装置に設置されているコントローラの模式図である。 本発明で使用する表面処理装置の構成例を示す断面模式図である。 本発明の表面処理装置におけるプラズマ閉じ込め電極板の断面拡大図である。 本発明の表面処理装置における、プラズマ閉じ込め電極板の、処理室側からみた拡大図である。 本発明で使用する表面処理装置のプラズマ閉じ込め電極板部の構成例を示す、処理室側から見た模式図である。 本発明で使用する表面処理装置の高周波印加電極部の構成例を示す模式図である。 本発明で使用する表面処理装置の高周波印加電極部の構成例を示す鳥瞰図である。 本発明の実施例によって得られた高周波電力密度を変更した場合の自然酸化膜／Ｓｉを示すグラフである。 本発明で使用するＵＶ、Ｘ線、マイクロ波励起ラジカル表面処理装置の構成例を示す模式図である。 本発明で使用する触媒化学励起ラジカル表面処理装置の構成例を示す模式図である。 本発明で使用する表面処理方法を示す模式図である。 本発明で使用する搬送コントローラプログラムのフローチャートである。 本発明で使用する成膜コントローラプログラムのフローチャートである。 本発明の実施例によって得られた基板処理後の表面粗さ(Ra)を示すグラフと表面のSEM像である。 本発明の実施例によって得られたプラズマ生成ガス比率を変更した場合の処理室ガス比率に対する表面粗さ(Ra)を示すグラフである。 本発明の実施例によって得られた酸素及び炭素の原子密度を示すグラフである。 本発明の実施例によって得られたコンタクト抵抗比率、成膜時間比率を示すグラフである。 本発明の実施例によって得られた表面粗さ(Ra)の不純物濃度依存性を示すグラフである。 本発明の処理によりつくられたＭＯＳ−ＦＥＴの例の断面図である。 本発明のプラズマ生成ガスのプラズマ室へのガス導入シャワープレートの効果を示す、シリコン酸化膜エッチング速度の基板面内分布の図である。 基板上に金属膜を形成するスパッタ成膜室を示す断面図である。 シリサイド化をするためのアニール室を示す断面図である。
本発明の実施例を以下に説明する。
以下、添付図面を参照して、本発明の実施の形態を説明する。
本実施例では、図２に示した成膜装置１において、図４に示される表面処理装置１００を用いた第１の工程を行いSi基板上に形成された自然酸化膜及び有機物を除去するプロセスに、本発明を適用した例について述べる。
サンプルとして用いた基板５は清浄空気中に放置して自然酸化膜が形成されている直径300mmのSi単結晶基板である。基板５は、図示しない基板搬送機構によりロードロック室４０へ搬送され、載置される。次に、図示しない排気系によりロードロック室４０は減圧される。所定の圧力、具体的には１Ｐａ以下まで減圧後、ロードロック室４０とトランスファー室５０の間の図示しないゲートバルブが開かれ、トランスファー室５０の図示しない搬送機構によって、トランスファー室５０を介して表面処理装置１００へ搬送し、基板ホルダー１１４上に載置する。
図４は、本発明の表面処理装置１００の説明図である。表面処理装置１００は、基板５を載置することができる基板ホルダー１１４を備えた処理室１１３と、プラズマ生成室１０８から構成されている。処理室１１３とプラズマ生成室１０８は、複数のラジカル導入孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０で分離されている。プラズマ生成ガスは、プラズマ生成ガス供給系１０１とプラズマ生成ガス供給管１０２を輸送され、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６からプラズマ生成室１０８のプラズマ生成空間１０９へ導入される。これにより、プラズマ生成ガスがプラズマ生成室１０８のプラズマ生成空間１０９に均一に導入することが可能である。
図１９は、本実施例における、プラズマ生成ガス導入シャワープレート１０７の効果を説明する図である。プラズマ生成ガスとしてＨＦガス１００ｓｃｃｍを使用し、高周波電力密度０．０１Ｗ／ｃｍ２、処理室圧力５０Ｐａの条件において、処理室に置いた基板のシリコン酸化膜エッチング速度を測定した。図１９において、横軸は基板面内の位置を示し、縦軸は中心のエッチング速度で規格化したシリコン酸化膜のエッチング速度を示す。図１９に示すように、プラズマ生成ガス導入シャワープレートを使用した場合９０１と、従来の導入方法であるシャワープレートを使用しない横方向からの導入の場合９０２とを比較すると、シャワープレートによる導入の場合９０１の方が、エッチング速度面内均一性が良好であった。これは、プラズマ生成空間１０９への均一なガス導入により、プラズマ生成空間１０９で均一な活性種濃度分布が得られ、これが反映されたためと推察される。従って、後述の高周波印加電極１０４の貫通孔１０５による均一なプラズマ生成と相乗された効果により、処理室に導入されるラジカル供給がより均一となることが示された。
高周波印加電極１０４はプラズマ生成室１０８を上下の２つの区域に仕切るよう上のプラズマ生成ガス導入シャワープレート１０７に沿ってそして下のプラズマ分離用のプラズマ閉じ込め電極板１１０に沿って延在している。なお、プラズマ生成ガス導入シャワープレート１０７はアースに接続されている（接地されている）。シャワープレートは導電性だが、絶縁性材料で形成されていても良く、この場合プラズマ生成空間１０９からみてシャワープレートの裏側に位置する場所に、アースされた電極があれば良い。また、高周波印加電極１０４は貫通する孔１０５を備えている。高周波電源１０３により高周波電力が高周波印加電極１０４へ印加されることにより、プラズマが生成される。
プラズマ分離用のプラズマ閉じ込め電極板１１０は、プラズマ生成室１０８と処理室１１３との間を区切るプラズマ分離用のプラズマ閉じ込め電極板１１０の機能を有している。このプラズマ閉じ込め電極板１１０には、プラズマ室内のプラズマ中のイオンを遮蔽しラジカルを処理室１１３に通過させるラジカル導入孔１１１が設けられている。
プラズマ分離用のプラズマ閉じ込め電極板１１０は、中空構造となっており、処理室１１３側に開口された複数の処理ガス導入孔１１２が設けられている。なお、プラズマ分離用のプラズマ閉じ込め電極板１１０は導電性材料で出来ておりアースに接続されている（接地されている）。この中空構造へ処理ガスを供給することによって、処理室１１３側に開口された複数の処理ガス導入孔１１２から処理室１１３へ処理ガスが均一供給できる構造となっている。処理ガス導入孔１１２は、ラジカル導入孔１１１付近に開口している。処理ガスは、処理ガス供給系１１６から処理ガス供給管１１５を通じて輸送され、処理室１１３側に開口された複数の処理ガス導入孔１１２から処理室１１３へ導入される。前述のラジカル導入孔１１１から導入されたプラズマ生成ガスに由来するラジカルと、処理ガス導入孔１１２から導入された処理ガスの分子は、処理室１１３内で初めて混合され、基板５の表面へ供給される構造となっている。
前述のように、処理室１１３とプラズマ生成室１０８を分離しているプラズマ閉じ込め電極板１１０に設けられているラジカル導入孔１１１から、プラズマ生成ガスに由来するラジカルが、処理室１１３へ導入される。ここで、プラズマ生成室１０８からプラズマ閉じ込め電極板１１０のラジカル導入孔１１１を通過して処理室１１３に導入されるのは、ラジカルなどの電気的に中性な分子、あるいは原子であり、プラズマ中のイオンは処理室１１３にほとんど導入されない。プラズマ生成室１０８において、イオン密度がおよそ１×１０１０個／ｃｍ３であるとき、処理室１１３においてのイオン密度はおよそ５×１０２個／ｃｍ３であり、実に１０００万分の１以下にイオンの密度は減少させられており、実質処理室１１３に導入されるイオンはほとんどないと言って良い。これに対してラジカルは、その寿命にもよるが、プラズマ生成室で発生したラジカルのうち数％から数十％程度が処理室１１３へ輸送される。図５Ａと図５Ｂはプラズマ閉じ込め電極板１１０の断面図と平面拡大図であり、処理ガスを電極板１１０の横断方向に送る通路１２０から、処理ガス導入孔１１２の各々に対し設けられた処理ガス排出室１１９へ排出している。排出室１１９から導入孔１１２を通って処理ガスは処理室へ供給される。図５Ｃはプラズマ閉じ込め電極板１１０の全体の平面全体図である。
なお、高周波印加電極１０４の貫通孔１０５は、図６Ａと図６Ｂに示すような形態のものを用いた。この電極貫通孔１０５により、電極は０．２５Ｗ／ｃｍ２以下の低電力でもより均一に放電できるので、処理室１１３に均一にラジカルが導入される。電極貫通孔１０５を含む高周波印加電極１０４の全体堆積Ｖ１と電極貫通孔１０５の体積Ｖ２の体積比率は、Ｖ２／Ｖ１ ＝ ０．０１〜０．８であることが好ましく、Ｖ２／Ｖ１＜０．０１ではラジカル分布の悪化が確認された。また、Ｖ２／Ｖ１＞０．８では、放電ができなかった。
次に本発明の図１の成膜装置１を使用した半導体素子の製造方法について説明する。
まず、第１の工程の基板処理工程とその条件について説明する。第１の工程で使用する装置は図４に示す基板処理装置１００である。
プラズマ生成ガスとしてＨＦを100sccmプラズマ生成室１０８に供給し、プラズマ生成部でプラズマを発生させ、生成したプラズマ中のラジカルを複数のラジカル導入孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介して処理室１１３に供給した。上記ラジカルの励起エネルギーを抑制するため、処理ガスとしてＨＦを１００ｓｃｃｍを処理室１１３に処理ガス導入孔１１２から供給した。プラズマ生成のための高周波電力密度は０．０１Ｗ／ｃｍ２、圧力は５０Ｐａ、処理時間は５ｍｉｎ、基板５の温度は２５℃とした。
図１３に、本発明の第１の工程後の表面粗さを調べ、従来のドライ処理、およびウェット処理の結果と比較して示す。図１３に示される通り、本発明の第１の工程を使用して得られた表面粗さＲａは０．５ｎｍ以下である０．１８ｎｍと、希フッ酸溶液によるウェット処理(Wet洗浄)を行った場合の表面粗さＲａの０．１７ｎｍとほぼ同等の良好な表面粗さが得られている。また、処理ガスにＨＦガスを供給しない場合、表面粗さＲａは０．５ｎｍより大きく２．０ｎｍと荒れている。さらに、処理時間を１０ｍｉｎと延長した場合でも表面粗さＲａは０．１９ｎｍと荒れていないことが確認された。表面平坦性が向上した理由については、Siに対し表面自然酸化膜や有機物が選択的に除去された為である。プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを衝突させることにより、励起エネルギーが抑制されたＨＦが生成され、これが表面のSi原子をエッチングすることなく、表面自然酸化膜を選択的に除去していると推察される。これらの結果から、本発明を使用することにより、高温の前処理を必要としないドライ洗浄において、ウェット洗浄と同等の表面平坦性を実現できることが確認された。
なお、本発明における表面平坦性は、プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを混合して衝突させることにより、励起エネルギーが抑制されたＨＦが生成されれば良い。従って、これが実現される状態であれば、本実施例の構成に限定されるものではない。
すなわち、本実施例ではプラズマにより生成したラジカルを、プラズマ閉じ込め電極板１１０にある複数の貫通孔であるラジカル導入孔１１１を通じて基板に向けて供給しながら、同時に電極板に設けた複数の処理ガス供給孔から処理ガスを供給したが、平坦性を得るためには必ずしもこの構造である必要はなく、ＨＦガスが含まれたガスをプラズマ化し、イオンの大部分を遮蔽し中性活性種のみ輸送できるような装置で励起された活性種のみを処理室１１３に導入し、さらに処理室１１３のいずれかの場所から励起しないＨＦガスを導入することで、実現可能である。
しかし、均一性の観点からは、とりわけ大口径の基板に対して均一な処理をすることが必要である場合には、ラジカルと励起しない処理ガスの両方を均一に基板へ供給する必要がある。そのため、本実施例のように、基板に対向した位置にある電極板からラジカルをシャワー供給し、さらに同時に処理ガスをシャワー供給できるような構造が望ましい。
なお、本実施例でのラジカル生成は、高周波印加によるプラズマ生成により行なったが、マイクロ波によるプラズマ生成、その他の方法でも良く、具体的には図８に示すＵＶ、Ｘ線、マイクロ波励起や、図９に示す触媒化学励起で発生させてもよい。図８ではＵＶ、Ｘ線、マイクロ波が導入室２０３からプラズマガスに照射されプラズマガスをプラズマ化している。５は基板、２０１はプラズマ生成ガス供給系、２０２はプラズマガス生成供給管、２０４は複数のラジカル導入孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、２０５はラジカル導入孔、２０７は処理室、２０８は基板ホルダー、２０９は処理ガス供給管、２１０は処理ガス供給系、２１１は排気系である。処理ガスシステムは図４の構成と同じである。図９は加熱触媒体３０３によりガスをプラズマ化させる構成である。５は基板、３０１はプラズマ生成ガス供給系、３０２はプラズマ生成ガス供給管、３０４は複数のラジカル導入孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、３０５はラジカル導入孔、３０６は処理ガス導入孔、３０７は処理室、３０８は基板ホルダー、３０９は処理ガス供給管、３１０は処理ガス供給系、３１１は排気系である。処理ガスシステムは図４の構成と同じである。
プラズマ生成室に導入するプラズマ生成ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマを発生させ、プラズマ閉じ込め電極板１１０を介すことにより、処理室１１３にはラジカルが導入される。さらに処理室１１３に導入する処理ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマ閉じ込め電極板１１０のラジカル導入孔１１１から処理室１１３に導入されたラジカルと、処理ガス導入孔１１２から導入される処理ガスが混合されることによりラジカルの励起エネルギーが抑制された雰囲気を作り出して、基板であるＳｉに対して基板表面の自然酸化膜と有機物を選択的に除去することによって、表面粗さを抑えながら基板表面処理を行なうことができる。
ＨＦの総ガス流量に対する比率は、０．２〜１．０であることが、基板処理後の表面粗さの観点から望ましい。このことを確認した実験結果について、次に説明する。
図１４は、プラズマ生成ガスと処理ガスにＨＦとＡｒの混合ガスを使用した場合の表面粗さのＨＦ混合比率依存性を示す。図１４に示すように、処理ガスのＨＦとＡｒの混合比率を変えることにより、自然酸化膜除去後の表面粗さが変化した。ＨＦガス流量を増やすことにより、表面粗さが減少できた。なお、プラズマ生成室１０８に供給するプラズマ生成ガスとしてＨＦガスを使用し、複数のラジカル導入孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介してラジカルを供給した場合でも、処理ガスがＡｒのみの場合には、基板表面の自然酸化膜は除去できず、表面処理の目的を達することができなかった。また、プラズマ生成ガスとしてＨＦガスを使用し、処理ガスとして何も流さなかった場合について調べると、表面粗さのＲａは２．５ｎｍと、ＨＦを流した場合と比べ悪化した。また、図１４に示すとおり、プラズマ生成ガスのＨＦ比率ＨＦ／（ＨＦ＋Ａｒ）が０、すなわちプラズマ生成ガスがＡｒのみの場合には、プラズマ生成ガスにＨＦが含まれている場合と比較して平坦性が良好にならない。コンタクト抵抗が十分小さくされる所望の平坦性であって、表面粗さがウェット洗浄と同等の約０．５ｎｍ以下にするためには、処理室ガス比率ＨＦ／（ＨＦ＋Ａｒ）は０．６以上が必要であった。また、本実施例ではＳｉ基板を用いたが、本発明の基板表面処理はＳｉ基板の表面処理に限るものではない。具体的にはＳｉ、ＳｉＧｅなどのIV族半導体で基板の表面が構成されていれば良く、さらに具体的にはガラス基板上に貼り合わせられたり、又は堆積された薄いＳｉ層などのIV族半導体の表面の自然酸化膜や有機物汚染除去などの基板表面処理に適用できるものである。
なお、高周波印加電極１０４に印加する高周波電力密度は、０．００１〜０．２５W/cm2であることが好ましい。
図７は、プラズマ生成ガスにＨＦガス、処理ガスにＨＦを用いた場合の、自然酸化膜とＳｉのエッチング速度比である自然酸化膜／Ｓｉの高周波電力密度依存性である。高周波電力密度を減少させることにより、Ｓｉのエッチングが抑制され、自然酸化膜のみ選択的にエッチングされる。ここで、自然酸化膜のエッチング量をＳｉのエッチング量で割った値を自然酸化膜／Ｓｉとする。高周波電力密度が小さくなるとＳｉのエッチング量が相対的に減少するため自然酸化膜／Ｓｉが増加する。一方、高周波電力密度が大きくなるとＳｉのエッチングが顕著に起こり、自然酸化膜／Ｓｉは減少する。ここで、高周波電力密度が大きくなるとＳｉのエッチングが起こるため、表面が荒れてしまう。表面の荒れを少なくするためには、自然酸化膜／Ｓｉを大きくし、高周波電力密度を少なくする必要がある。このため、高周波電力密度は上述の０．００１〜０．２５W/cm2の範囲内、望ましくは０．００１〜０．１２５W/cm2、さらに望ましくは０．００１〜０．０２５W/cm2が選ばれる。
次に第２の工程の金属材料スパッタ工程とその条件について説明する。
図２に示した成膜装置１を用いて、図４に示される表面処理装置１００を用いた第１の工程を行うことにより、Si基板上に形成された自然酸化膜を除去した後、真空トランスファー室５０を通して第２の工程を行う金属スパッタ装置２０に搬送し、表面処理処理後の表面に金属材料をスパッタ成膜するプロセスについて述べる。ここで、金属材料は、Ｔｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｔａ、Ｍｏ及びＷを含む貴金属、準貴金属あるいは高融点金属であることが望ましい。最も望ましい金属は、Ｎｉ、Ｃｏ、Ｐｔもしくはこれらを混ぜた金属である。
第１の工程により表面処理し、第２の工程を行う金属スパッタ装置２０内半導体素子製造装置で、基板温度25℃、DC電力1.5ｋＷ、Ａｒを100sccm供給し、圧力を１Paで保持し、Ｎｉターゲットを10秒処理した。この結果、図１５に示すように、ウェット洗浄を行った後に上記Ｎｉスパッタ成膜を行った場合に比べて、本実施例の方がＳｉ基板とＮｉスパッタ膜界面の酸素及び炭素の原子密度が少ない。具体的には、界面の酸素及び炭素の原子密度が2×1020atoms/cm3以下である。これは、基板洗浄後の表面を大気に晒すことなく真空搬送を行うことにより、表面への酸素、炭素不純物の吸着を抑制できたためである。金属スパッタ装置２０における金属材料をスパッタするプロセスにおいては、ターゲットを他の材料に変えることができ、Ｔｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｔａ、Ｍｏ及びＷを含む貴金属、準貴金属あるいは高融点金属であることが望ましい。最も望ましい金属は、Ｎｉ、Ｃｏ、Ｐｔもしくはこれらを混ぜた金属である。尚、第２の工程における金属材料成膜は、スパッタリングの他、ＣＶＤによるものであっても良い。
次に第３の工程の金属シリサイド化工程について説明する。
第２の工程後、基板をトランスファー室５０を通してアニール装置３０内半導体素子製造装置で、基板温度２５０℃で１０min保持し、金属シリサイド化を行った。この結果、Ｎｉ２Ｓｉ層が形成される。なお、装置１０〜５０は、それぞれの搬送又はプロセスコントローラ７０〜７３により制御されている。図１６は、本発明と従来の技術(第１の工程の変わりにWet洗浄した場合)により作成した金属シリサイド膜と基板とのコンタクト抵抗と金属シリサイド膜を形成するまでのプロセス時間を比較した結果である。従来の技術と比較し、コンタクト抵抗は２０％減少し、シリサイド形成時間は５０％短縮されている。このコンタクト抵抗の減少は、第１の工程の基板洗浄後に第２の工程により成膜したSi表面の酸素、炭素の表面不純物が少ないためである。即ち、ドライ洗浄後の真空一貫処理の効果である。また、シリサイド形成時間の短縮は、全て一つの装置で、洗浄、金属材料スパッタ、アニール処理を行うため、各工程間に大気搬送を含まない真空一貫処理の効果である。さらに、従来の技術と比較し、製造工程において各工程間の搬送時間を管理する必要が無くなるのは、各工程間に大気搬送を含まない真空一貫処理の効果である。また、複数の工程を必要としていた基板処理が、１つの工程で済むようになり、効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。
図１７は、SiにＢまたはＰまたはＡｓを各濃度にドーピングした基板表面に対して、本発明の表面処理を行った結果である。なお、図１７における本発明の表面処理の条件は、プラズマ生成ガスにＨＦのみ（ＨＦ／（ＨＦ＋Ａｒ）＝１．０）を用い、処理ガスにもＨＦのみ（ＨＦ／（ＨＦ＋Ａｒ）＝１．０）を用いた場合である。また、図１７における従来の技術とはドライ洗浄であり、プラズマ生成ガスにＨＦを使用せずＡｒのみを用い（ＨＦ／（ＨＦ＋Ａｒ）＝０）、処理ガスにＨＦのみ（ＨＦ／（ＨＦ＋Ａｒ）＝１．０）を用いた場合である。従来の技術では、ＢもしくはＰもしくはＡｓをドーピングした場合、平坦性が０．５ｎｍより大きくＰの場合では濃度依存性が見られているが、本発明の表面処理を行った場合、表面粗さは０．５ｎｍ以下で不純物濃度に依存せず、さらに従来の技術よりも平坦性は改善されている。これは、本発明の表面処理は自然酸化膜と表面材料との選択性が高いことを示している。図１８に本発明を用いてつくられた金属シリサイド膜９０を含むＭＯＳ−ＦＥＴの構成の一例を示す。Ｐ又はＡｓをドーピングしたｎ＋シリコン領域上に金属シリサイド膜９０の電極部が形成される。尚、Ｂをドーピングした場合はｐ+シリコン領域上に金属シリサイド膜９０の電極部が形成される。
図２の成膜装置１は、一連のプロセスを真空一貫で行うためのコントローラを各プロセス装置と搬送装置毎に設けられており、すなわち、搬送コントローラ７０は、装置からの入力信号を入力部で信号を受け取り、プロセッサでフローチャートで動作させるようにプログラムされた搬送用プログラムを動かし、真空トランスファーを通しての基板の各プロセス装置への移動の動作指示を装置に出力できるようになっている。また、プロセスコントローラＡ〜Ｃ（７１〜７３）は、プロセス装置からの入力信号を受け取り、処理をフローチャートで動作させるようにプログラムされたプログラムを動かし、動作指示を装置に出力できるようになっている。コントローラ７０とプロセスコントローラ７１〜７３の構成はそれぞれ図３に示すコンピュータ８１の構成を基本的にもち、入力部８２、プログラム及びデータを有する記憶媒体８３、プロセッサ８４及び出力部８５からなり、対応の装置を制御している。入力部８２は、装置からのデータ入力機能の他に、外部よりの命令の入力を可能とする。
図１１に搬送コントローラ７０とプロセスコントローラＡ〜Ｃ７１〜７３が行う制御を示す。ステップ６１０で自然酸化膜付きSi基板が準備される。搬送コントローラ７０はロードロック装置４０の真空度を１Ｐａ以下になるように指示をし（ステップ６１１）、さらに表面処理装置１００の真空度を１Ｅ−４Ｐａ以下になるように指示をし、基板Ｓを表面処理装置１００内にトランスファー室５０を介して移動し、基板ホルダー上に配置する。プロセスコントローラＡ７１は、前述の第１の工程の表面処理を基板５に行う手順を制御する（ステップ６１３）。
搬送コントローラ７０は、金属スパッタ装置２０の真空度を１Ｅ−４Ｐａ以下になるよう真空排気する制御を行い、表面処理装置１００内の基板５をトランスファー室５０を介して金属スパッタ装置２０内に配置する。プロセスコントローラＢ７２は、金属スパッタ装置２０内で上述した第２の工程の金属材料をスパッタ成膜処理を行う制御をする（ステップ６１５）。その後直ちに第３の工程のアニール処理をするためトランスファー室５０を介してアニール装置３０内に移動させる（ステップ６１６）。プロセスコントローラＣ７３は、アニール処理室３０内で上述した第３の工程の金属材料をシリサイド化するための熱処理を行う制御をする（ステップ６１７）その後、搬送コントローラ７０は、ロードロック装置４０内を大気に開放する（ステップ６１８）。
なお、本発明の成膜装置では図２に示される通り、表面処理ユニット１００、金属スパッタユニット２０、アニール処理ユニット３０、ロードロック室４０、トランスファー室５０は各１つずつの構成を使用しているが、各ユニットは必ずしも１つずつである必要はなく、スループットや膜の構成などのために複数のユニットを備えても構わない。例えば、ロードロックはスループットを上げるためにロードとアンロードの機能を分けた複数のロードロックで置き換えても構わない。また例えば、金属スパッタユニット２０は金属材料を形成するためのユニットと電極を形成するためのユニットの２つ以上のスパッタユニットで置き換えても構わない。
ただし本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット１００、金属スパッタ成膜ユニット２０、アニール処理ユニット３０、ロードロック室４０、トランスファー室５０を少なくとも１つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中をトランスファー室（搬送室）を通して金属スパッタ成膜ユニットへ搬送し、成膜を行なうことによって、基板表面と金属スパッタ成膜した界面状態を良好に保ち、コンタクト抵抗を低抵抗化することが可能となるからである。本実施例で使用するスパッタ装置の断面の概略を図２０に示す。
図２０のスパッタ装置２０は、第一の電極４１０、ターゲット部材４１１、第二の電極４１２、基板載置台４０４から構成されている。ターゲット部材４１１は第一の電極４１０の面に設けられている。マグネット４０９はターゲット部材４１１の裏面にあって第一の電極４１０とターゲット部材４１１の間に設けられている。さらに、スパッタ装置２０はスパッタガス供給系４０１とスパッタガス供給管４０２、排気系４１５を有している。スパッタガスは、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅもしくはこれらを混ぜたガスを供給できる。第一の電極４１０は例えばＡｌ（アルミニウム）のような金属で作られており、誘電体物質、例えばセラミックで作られた絶縁体４０７ｂの上に配置されている。また、スパッタ処理室の側面は、電気的に接地されている。ターゲット部材４１１は金属で作られており、Ｔｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｔａ、Ｍｏ及びＷを含む貴金属、準貴金属あるいは高融点金属であることが望ましい。
最も望ましい金属は、Ｎｉ、Ｃｏ、Ｐｔもしくはこれらを混ぜた金属である。ターゲット材料はスパッタされ、基板５の表面に堆積される。この基板５は基板載置台４０４に設けられた第二の電極４１２の上に搭載される。ターゲット部材４１１は第一の電極４１０に対して例えばボルトまたは拡散接合などによって強く固定され、電極からの効率的な給電が可能である。マグネットホルダー４０８は第１の電極４１０の中心軸の周りに回転させることができる。マグネットは一体型でも良く、複数のマグネットを備えていても良い。マグネットホルダー４０８を回転させるために、モータ４１６につながっている。第一の電極４１０は整合回路４０６を介して高周波電源４０５に接続される。第二の電極４１２は整合回路４１３を介して高周波電源４１４に接続される。なお、スパッタ装置３０のターゲットを設置するためのスパッタリングカソードは、１つである必要はない。連続または連続しない複数の膜を成膜するため、複数のターゲットを設置するための複数のスパッタリングカソードを備えていても良い。また、成膜分布の均一性の観点から、基板ホルダーは載置された基板を回転させるために回転する機構を備えることが好ましい。また、反応性スパッタによる成膜が行えるように、スパッタ装置３０のガス導入機構は、Ａｒなどの不活性ガスのみならず、Ｎ２やＯ２などの反応性ガス、またはそれら反応性ガスとＡｒガスとの混合ガスも導入できるようになっている。
次に本実施例で使用するアニール装置の断面の概略を図２１に示す。図２１のアニール装置３０は、基板載置台５０４、ヒーター５０７から構成されている。さらにアニール装置３０は、アニールガス供給系５０１とアニールガス供給管５０２、排気系５０５、５０６を有している。アニールは、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ、Ｎ２、Ｈ２もしくはこれらを混ぜたガスを供給できる。基板載置台５０４は、ヒーターの輻射熱により加熱され、さらに基板５は基板載置台５０４からの輻射熱により加熱される。基板温度は、加熱を行わない場合は、約２０℃であるが、加熱を行うことにより、３０℃〜１０００℃まで加熱できる。

Claims (6)

  1. Ｂ又はＰ又はＡｓの不純物をドーピングしたIV族半導体材料からなる基板表面に、金属シリサイド層を形成する方法において、

    プラズマ生成室内でＨＦを含むプラズマ生成ガスをプラズマ化し、該プラズマ中のラジカルを該プラズマ生成室から選択的に洗浄室内に導入すると共に非励起ＨＦをガス比率として０．６以上含む処理ガスを該洗浄室内に導入して該ラジカルと処理ガスの混合雰囲気内で基板を洗浄し、

    該洗浄された基板を該洗浄室から大気に晒すことなくスパッタ室へ移送し、該スパッタ室内で該洗浄された基板表面に金属材料からなる金属スパッタ層成長させ、そして

    該金属スパッタ層を有する基板を該スパッタ室から大気に晒すことなくアニール室へ移送し、該アニール室内で該基板表面の金属スパッタ層に熱を加えることによりシリサイド化することからなる方法。
  2. 請求項１に記載の方法において、洗浄後の基板表面の粗さが０．５ｎｍ以下である方法。
  3. 請求項１に記載の方法において、前記金属スパッタ層は、Ｔｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｔａ、Ｍｏ及びＷを含む貴金属、準貴金属あるいは高融点金属、特に、Ｎｉ、Ｃｏ、Ｐｔもしくはこれらのグループから選択された金属又はそれらの合金である方法。
  4. 請求項１に記載の方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は０．００１〜０．２５Ｗ／cm2、望ましくは０．００１〜０．１２５Ｗ／cm2、更に望ましくは０．００１〜０．０２５Ｗ／cm2であることを特徴とする方法。
  5. 請求項１に記載の方法において、該洗浄室からスパッタ室、そして該スパッタ室からアニール室への該基板の移送は、該洗浄室、該スパッタ室及びアニール室にゲートバルブによって接続された真空トランスファ室を通して行なわれている方法。
  6. コンピューターに、シリサイド膜の形成を制御させる指令を出すプログラムと、該プログラムが記憶されたコンピューター記憶媒体、およびこれを備えたシリサイド膜形成装置であり、
    該シリサイド膜の形成工程を実施するためのプログラムは、以下の（ａ）〜（ｃ）の工程を実施するためのプログラムより構成されている、
    （１）Ｂ又はＰ又はＡｓの不純物をドーピングしたIV族半導体材料からなる基板表面を洗浄し、
    該基板表面の洗浄は、プラズマ生成室内でＨＦを含むプラズマ生成ガスをプラズマ化し、該プラズマ中のラジカルを該プラズマ生成室から選択的に洗浄室内に導入すると共に非励起ＨＦをガス比率として０．６以上含む処理ガスを該洗浄室内に導入して該ラジカルと処理ガスの混合雰囲気内で洗浄する工程
    （２）該洗浄された基板を該洗浄室から大気に晒すことなくスパッタ室へ移送し、該スパッタ室内で該洗浄された基板表面に金属材料からなる金属スパッタ層成長させる工程
    （３）該金属スパッタ層を有する基板を該スパッタ室から大気に晒すことなくアニール室へ移送し、該アニール室内で該基板表面の金属スパッタ層に熱を加えることによりシリサイド化する工程。
JP2008544593A 2008-05-30 2008-05-30 シリサイド形成方法とその装置 Active JP4914902B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060000 WO2009144810A1 (ja) 2008-05-30 2008-05-30 シリサイド形成方法とその装置

Publications (2)

Publication Number Publication Date
JPWO2009144810A1 true JPWO2009144810A1 (ja) 2011-09-29
JP4914902B2 JP4914902B2 (ja) 2012-04-11

Family

ID=41376709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008544593A Active JP4914902B2 (ja) 2008-05-30 2008-05-30 シリサイド形成方法とその装置

Country Status (6)

Country Link
US (1) US20090298288A1 (ja)
EP (1) EP2200073A4 (ja)
JP (1) JP4914902B2 (ja)
KR (1) KR20100009625A (ja)
CN (1) CN101689489A (ja)
WO (1) WO2009144810A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013004B2 (en) * 2009-02-27 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure having a sidewall implantation for high voltage MOS device
KR20110136831A (ko) * 2009-03-05 2011-12-21 어플라이드 머티어리얼스, 인코포레이티드 감소된 계면 오염을 갖는 층들의 증착 방법
WO2010116560A1 (ja) * 2009-03-30 2010-10-14 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011181631A (ja) * 2010-02-26 2011-09-15 Tokyo Electron Ltd 表面活性化方法、プログラム、コンピュータ記憶媒体及び表面活性化装置
KR101451244B1 (ko) * 2013-03-22 2014-10-15 참엔지니어링(주) 라이너 어셈블리 및 이를 구비하는 기판 처리 장치
KR101550526B1 (ko) * 2014-02-21 2015-09-04 에스티에스반도체통신 주식회사 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법
CN104217938B (zh) * 2014-08-26 2016-09-28 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
JP6556567B2 (ja) * 2015-09-09 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
KR20220097202A (ko) * 2020-12-31 2022-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
CN117613003B (zh) * 2024-01-23 2024-04-16 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864390A (ja) * 1994-08-22 1996-03-08 Ryoden Semiconductor Syst Eng Kk プラズマ処理装置
JPH10172957A (ja) * 1996-12-09 1998-06-26 Central Glass Co Ltd 酸化膜のドライエッチングガス及びそのエッチング方法及びシリコンのクリーニング方法
JP2002170813A (ja) * 2000-09-25 2002-06-14 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP2002289596A (ja) * 2001-01-08 2002-10-04 Apl Co Ltd プラズマを利用した表面処理装置及び方法
JP2003324108A (ja) * 2002-04-26 2003-11-14 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005340622A (ja) * 2004-05-28 2005-12-08 Sumco Corp Ｓｏｉ基板及びその製造方法
JP2006114614A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp プラズマ処理装置および方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
JPH06163484A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体製造装置
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US6200908B1 (en) * 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
US6365516B1 (en) * 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
JP2004128281A (ja) * 2002-10-03 2004-04-22 Tokyo Electron Ltd 基板処理方法および基板処理装置
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864390A (ja) * 1994-08-22 1996-03-08 Ryoden Semiconductor Syst Eng Kk プラズマ処理装置
JPH10172957A (ja) * 1996-12-09 1998-06-26 Central Glass Co Ltd 酸化膜のドライエッチングガス及びそのエッチング方法及びシリコンのクリーニング方法
JP2002170813A (ja) * 2000-09-25 2002-06-14 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP2002289596A (ja) * 2001-01-08 2002-10-04 Apl Co Ltd プラズマを利用した表面処理装置及び方法
JP2003324108A (ja) * 2002-04-26 2003-11-14 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005340622A (ja) * 2004-05-28 2005-12-08 Sumco Corp Ｓｏｉ基板及びその製造方法
JP2006114614A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp プラズマ処理装置および方法

Also Published As

Publication number Publication date
WO2009144810A1 (ja) 2009-12-03
US20090298288A1 (en) 2009-12-03
KR20100009625A (ko) 2010-01-28
JP4914902B2 (ja) 2012-04-11
EP2200073A4 (en) 2012-12-05
EP2200073A1 (en) 2010-06-23
CN101689489A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP4914902B2 (ja) シリサイド形成方法とその装置
JP5006938B2 (ja) 表面処理装置およびその基板処理方法
US10192735B2 (en) Substrate processing method and substrate processing apparatus
US11791181B2 (en) Methods for the treatment of workpieces
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
TW202117931A (zh) 間隙填充沉積製程
US20050221000A1 (en) Method of forming a metal layer
KR101739613B1 (ko) Cu 배선의 형성 방법
JP2014049529A (ja) プラズマ処理装置及び金属の酸化膜を洗浄する方法
TW200915402A (en) Method and apparatus for cleaning a substrate surface
JP6041709B2 (ja) 金属層をエッチングする方法
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
TWI389737B (zh) Purification method of conductive substrate surface of semiconductor substrate
JP4656364B2 (ja) プラズマ処理方法
JP5006415B2 (ja) 酸化膜除去のための基板洗浄処理方法
TWI651807B (zh) Ｃｕ配線之製造方法
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
TW201001535A (en) Method of semiconductor processing
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
KR20220126757A (ko) 서브트랙티브 자기-정렬을 위한 방법들 및 디바이스들
JP2010074065A (ja) 酸化膜除去のための基板洗浄処理方法
WO2024070801A1 (ja) 基板処理方法および基板処理システム
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004197196A (ja) 多層膜処理装置及び多層膜処理方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

R150 Certificate of patent or registration of utility model

Ref document number: 4914902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250