KR20110136831A - 감소된 계면 오염을 갖는 층들의 증착 방법 - Google Patents

감소된 계면 오염을 갖는 층들의 증착 방법 Download PDF

Info

Publication number
KR20110136831A
KR20110136831A KR1020117023414A KR20117023414A KR20110136831A KR 20110136831 A KR20110136831 A KR 20110136831A KR 1020117023414 A KR1020117023414 A KR 1020117023414A KR 20117023414 A KR20117023414 A KR 20117023414A KR 20110136831 A KR20110136831 A KR 20110136831A
Authority
KR
South Korea
Prior art keywords
layer
silicon
chamber
annealing
deposition method
Prior art date
Application number
KR1020117023414A
Other languages
English (en)
Inventor
진 알. 바투스
진송 탕
이환 김
사티쉬 쿠푸라오
에롤 산체즈
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110136831A publication Critical patent/KR20110136831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

감소된 계면 오염을 갖는 층들을 증착하는 방법이 설명되었다. 본 발명의 방법은 바람직하게, 증착된 층들 사이, 예를 들어 증착된 층과 하부 층 또는 필름 사이의 계면에서 오염을 감소시킬 수 있다. 몇몇 실시예에서, 층을 증착시키는 방법은 환원 분위기에서 증착된 제 1 층을 갖는 실리콘 함유 층을 어니링하는 단계, 어닐링 이후에 상기 실리콘 함유 층을 노출시키기 위해 에칭 공정을 사용하여 상기 제 1 층을 제거하는 단계, 및 노출된 상기 실리콘 함유 층 상에 제 2 층을 증착하는 단계를 포함할 수 있다.

Description

감소된 계면 오염을 갖는 층들의 증착 방법 {METHODS FOR DEPOSITING LAYERS HAVING REDUCED INTERFACIAL CONTAMINATION}
본 발명의 실시예들은 일반적으로 기판 처리 방법에 관한 것이며, 구체적으로는 기판 상에 층들을 증착하는 것에 관한 것이다.
트랜지스터, 메모리, 태양전지 등과 같은 소자들의 임계 치수가 계속해서 감소하면서, 그와 같은 소자들의 부품들 사이의 계면이 실질적으로 더욱 임계적으로 되고 있다. 예를 들어, 부품들 사이의 계면에서 바람직하지 않은 오염은 증가된 접합 저항(junction resistance), 기생 용량(parasitic capacitance), 또는 다른 바람직하지 못한 결과를 초래한다. 예를 들어, 기판 또는 필름 상에 층을 증착하기 이전에, 층을 증착하기 위한 기판 또는 필름의 표면을 준비하기 위해 자연 산화물이 제거될 수 있다. 본 발명의 발명자들은 자연 산화물의 제거가 불충분하며 오염물들이 허용 농도보다 높게 기판 또는 필름의 표면 상에 남아 있으면, 기판 상에 층이 계속해서 증착될 때 계면에 오염을 초래한다는 것을 발견했다. 자연 산화물의 제거 이후에 수행되는 고온 어닐링(예를 들어, 수소(H2) 분위기에서 약 700 ℃ 초과)이 오염물을 제거하기 위해 사용될 수 있지만, 본 발명의 발명자들은 고온 어닐링과 연관된 감소된 공정 수율 및 높은 에너지 요건이 바람직하지 않다고 믿고 있다.
따라서, 본 발명의 발명자들은 증착 층과 하부 기판 또는 필름 사이의 계면 에서 오염을 감소시킬 수 있는 방법을 제공했다.
감소된 계면 오염을 갖는 층들을 증착하는 방법이 설명되었다. 본 발명의 방법은 바람직하게, 증착된 층들 사이, 예를 들어 증착된 층과 하부 층 또는 필름 사이의 계면에서 오염을 감소시킬 수 있다. 몇몇 실시예에서, 층을 증착시키는 방법은 환원 분위기에서 증착된 제 1 층을 갖는 실리콘 함유 층을 어니링하는 단계, 어닐링 이후에 상기 실리콘 함유 층을 노출시키기 위해 에칭 공정을 사용하여 상기 제 1 층을 제거하는 단계, 및 노출된 상기 실리콘 함유 층 상에 제 2 층을 증착하는 단계를 포함할 수 있다. 몇몇 실시예에서, 상기 실리콘 함유 층은 실리콘(Si)이며 상기 제 1 층은 실리콘 이산화물(SiO2)이다. 본 발명의 다른 그리고 추가의 실시예들이 이후에 설명된다.
위에서 간략히 요약되고 이후에 더 상세히 설명되는 본 발명의 실시예들은 첨부 도면들에 도시된 본 발명의 예시적인 실시예들을 참조하여 이해될 수 있다. 그러나, 첨부 도면들은 본 발명의 단지 전형적인 실시예들만을 도시하는 것이므로 본 발명의 범주를 한정하는 것이 아니며 다른 균등한 효과적인 실시예들이 있을 수 있다는 것에 주목해야 한다.
도 1은 본 발명의 몇몇 실시예들에 따라 층을 증착하는 방법을 위한 흐름도이며,
도 2a 내지 도 2c는 도 1에 도시된 방법에 따라 층을 증착하는 방법을 도시하는 도면이며,
도 3은 본 발명의 몇몇 실시예들에 따른 방법을 통해 증착된 인접 층들의 계면 및 종래 기술을 통해 증착된 인접 층들의 계면에서 오염 농도를 비교한 그래프이며,
도 4는 본 발명의 몇몇 실시예에 따른 방법을 수행하는데 적합한 처리 챔버의 부분 횡단면도이며,
도 5는 본 발명의 몇몇 실시예에 따른 방법을 수행하는데 적합한 처리 챔버의 개략적인 다이어그램이다.
이해를 촉진시키기 위해, 도면들에 있어서 공통인 동일한 구성 요소들을 지칭하기 위해 가능하다면, 동일한 도면 부호가 사용되었다. 도면들은 축척대로 도시되지 않았으며 명료함을 위해 간략히 도시될 수 있다. 하나의 실시예의 구성 요소들과 특징들은 추가의 언급 없이도 다른 실시예들에 유리하게 결합될 수 있다고 이해해야 한다.
감소된 계면 오염을 갖는 층들을 증착하는 방법들이 설명된다. 본 발명의 방법들은 바람직하게, 증착된 층들 사이, 예를 들어 증착된 층과 하부 기판 또는 필름 사이의 계면에서 오염을 감소시킨다.
도 1은 본 발명의 몇몇 실시예들에 따라 층을 증착하는 방법을 위한 흐름도이다. 상기 방법(100)은 도 2a 내지 도 2c에 도시된 바와 같은 층을 증착하는 단계들에 따라 이후에 설명된다.
상기 방법(100)은 도 2a에 도시된 바와 같이 환원 분위기(204)에서 실리콘 함유 층(200) 상에 증착된 제 1 층(202)을 갖는 실리콘 함유 층을 어닐링함으로써 도면 부호 102에서 시작된다. 실리콘 함유 층은 기판, 증착된 필름 등을 포함할 수 있다. 몇몇 실시예에서, 실리콘 함유 층은 적어도 하나의 실리콘(Si), 실리콘 게르마늄(SiGe), 실리콘 탄소(SiC), 실리콘 인(SiP), 실리콘 붕소(SiB), 실리콘 게르마늄 붕소(SiGeB), 실리콘 게르마늄 인(SiGeP), 또는 실리콘 탄소 인(SiCP)을 포함한다.
제 1 층(202)은 제거를 필요로 하는 임의의 적합한 층일 수 있으며 실리콘 함유 층(200)의 표면 상에 바람직하지 않은 오염을 초래할 수 있다. 예를 들어, 제 1 층(202)은 자연 산화물 층, 증착된 산화물 층, 패턴화된 층, 포토레지스트, 마스크 층 등을 포함할 수 있다. 몇몇 실시예에서, 제 1 층(202)은 산화물 층이다. 예를 들어, 제 1 층(202)은 실리콘 산화물(SiOX)을 포함할 수 있다. 몇몇 실시예에서, 제 1 층은 실리콘 이산화물(SiO2)이다.
환원 분위기(204)는 예를 들어, 비-플라즈마 및/또는 플라즈마 상태에서 환원 종을 포함하는 임의의 적합한 환원 분위기일 수 있다. 예를 들어 그리고 몇몇 실시예에서 환원 분위기(204)는 수소(H2)를 포함하는 환원 가스, 또는 질소(N2)와 같은 불활성 가스 또는 아르곤(Ar), 헬륨(He) 등과 같은 희 가스 중의 하나 이상과 수소(H2)와의 혼합물을 포함한다. 몇몇 실시예에서, 플라즈마는 상기 환원 가스로부터 형성된다.
어닐링 단계(102) 중에, 환원 가스는 약 1 내지 약 50 slm 범위의 유속으로 제공될 수 있다. 몇몇 실시예에서, 상기 환원 가스는 약 20 slm으로 제공된다. 임의의 적합한 압력이 어닐링 단계(102)를 수행하는데 적합한 처리 챔버, 예를 들어 에피택셜 증착챔버 또는 비-플라즈마 및/또는 플라즈마 환원 분위기를 제공할 수 있는 그러한 다른 챔버 내에 유지될 수 있다. 몇몇 실시예에서, 상기 압력은 약 1 Torr 내지 약 1000 Torr의 비제한적인 범위 내에서 유지될 수 있다.
어닐링 단계(102) 중에, 실리콘 함유 층(200)은 처리 챔버의 기판 지지대 내에 배열되는 예를 들어, 저항 가열기 또는 다른 적합한 가열 기구에 의해 열을 제공함으로써 어니링될 수 있다. 이와는 달리 또는 조합적으로, 가열 램프 또는 다른 에너지 소오스가 상기 어닐링 온도로 기판의 가열을 촉진시키데 사용될 수 있다. 몇몇 실시예에서, 실리콘 함유 층(200)은 약 100 내지 약 700 ℃ 범위의 온도에서 어니링된다. 몇몇 실시예에서, 실리콘 함유 층(200)은 약 300 내지 약 700 ℃ 범위의 온도에서 어닐링된다. 몇몇 실시예에서, 실리콘 함유 층(200)은 약 500 내지 약 700 ℃ 범위의 온도에서 어닐링된다.
상기 어닐링 단계(102)는 실리콘 함유 층(200) 및 제 1 층(202)을 어닐링하는데 필요한 시간 기간 동안 계속될 수 있다. 몇몇 실시예에서, 실리콘 함유 층은 약 1 분까지의 기간 동안 어닐링된다. 몇몇 실시예에서, 실리콘 함유 층은 약 30초 미만의 기간 동안 어닐링된다. 몇몇 실시예에서, 실리콘 함유 층은 약 5 초 내지 약 10초 범위의 기간 동안 어닐링된다.
어닐링 단계(102) 이후에, 실리콘 함유 층(200) 및 제 1 층(202)은 예를 들어, 질소(N2)와 같은 불활성 분위기에서, 또는 희 가스와 같은 임의의 적합한 불활성 가스로 냉각될 수 있다. 상기 층(200,202)들은 어닐링 단계(102)가 수행되는 처리 챔버 내의 본래 위치에서(in-situ) 냉각될 수 있거나, 이와는 달리 이후에 설명되는 시스템(500)(예를 들어, 클러스터 툴)과 같은 클러스터 툴의 예를 들어, 이송 로봇에 의해 불활성 분위기 하에서 이송되며, (제 1 단계 이송 챔버(506) 또는 제 2 단계 이송 챔버(508)와 같은)이송 챔버, 지정된 냉각 챔버(도시 않음), 또는 이후에 설명되는 처리 챔버(400)와 같은 제 1 층(202)을 제거하도록 구성되는 처리 챔버 내에서 냉각된다.
단계(104)에서, 제 1 층(202)은 실리콘 함유 층(200)을 노출시키도록 (도 2b에 도시된 바와 같은)에칭 공정을 사용하여 제거된다. 에칭 공정은 건식 에칭 공정일 수 있다. 예를 들어, 몇몇 실시예에서 에칭 공정은 에칭 가스로부터 형성된 플라즈마(206)에 의해 제 1 층(202)을 에칭하는 단계를 포함한다. 에칭 가스는 질소 삼불화물(NF3), 암모니아(NH3) 등 중에서 하나 이상을 포함할 수 있다. 몇몇 실시예에서, 에칭 가스는 질소 삼불화물(NF3)과 암모니아(NH3)를 포함한다.
플라즈마(206)는 약 실온 또는 약 30 ℃의 온도에서 실리콘 함유 층과 제 1 층(202)을 유지하는 동안 가해질 수 있다. 몇몇 실시예에서, 플라즈마는 제 1 층(202)을 승화가능한 고체(208)로 적어도 부분적으로 전환시키도록 제 1 층(202)과 상호작용할 수 있다. 예를 들어, 제 1 층(202)이 실리콘 이산화물(SiO2)이고 플라즈마가 NF3와 NH3를 포함하는 에칭 가스로부터 형성될 때, 암모니아 실리콘 불화물((NH4)2SiF6)과 같은 승화가능한 고체가 형성될 수 있다.
에칭 공정은 약 100 ℃보다 높은 온도에서 실리콘 함유 층(200)을 어닐링함으로써 승화가능한 고체(208)를 제거하는 단계를 더 포함할 수 있다. 예를 들어, 암모니아 실리콘 불화물((NH4)2SiF6)과 같은 승화가능한 고체는 약 100 ℃보다 높은 온도에서의 어닐링 시 실리콘 4불화물(SiF4), 암모니아(NH3) 또는 수소 불화물(HF)과 같은 가스 조합물로 전환될 수 있다.
제 1 층(202)이 제거된 이후에, 실리콘 함유 층(200)을 갖는 기판은 예를 들어, 이송 로봇(510)과 같은 이송 로봇에 의해 이송 챔버 및 이후에 설명하는 시스템(500)의 제 1 단계 이송 챔버(506)를 통해 이후에 설명하는 처리 챔버(512,514,516,518) 중의 어느 것과 같은 에피택셜 증착용으로 구성된 처리 챔버로 이송될 수 있다. 예를 들어, 동일한 처리 챔버가 이후에 설명하는 바와 같은 증착 단계(106)와 어닐링 단계(102)를 수행하는데 이용될 수 있다.
단계(106)에서, 제 2 층(210)이 실리콘 함유 층(200)의 노출된 표면 상에 증착될 수 있다. 제 2 층(210)은 실리콘 함유 층(200)용으로 전술한 재료들 중의 하나 또는 그보다 많은 재료를 포함할 수 있다. 또한, 제 2 층(210)은 게르마늄(Ge), Ⅲ-Ⅴ족 원소들, 또는 게르마늄 비화물(GaAs), 알루미늄 비화물(AlAs), 인듐 비화물(InAs), 알루미늄 안티몬(AlSb), 인듐 안티몬(InSb), 갈륨 안티몬(GaSb), 갈륨 인(GaP), 알루미늄 인(AlP), 인듐 인(InP) 등과 같은 이들의 합금들 중에 하나 또는 그보다 많은 것을 포함할 수 있다. 몇몇 실시예에서, 제 2 층은 실리콘 게르마늄(SiGe)이다. 몇몇 실시예에서, 실리콘 함유 층은 실리콘(Si)이고 제 2 층은 실리콘 게르마늄(SiGe)이다. 제 2 층(210)은 화학 기상 증착(CVD), 원자 층 증착(ALD) 등과 같은 임의의 적합한 방식으로 증착될 수 있다. 몇몇 실시예에서, 제 2 층(210)은 약 600 Å의 두께로 형성되는 25 원자%의 게르마늄을 갖는 실리콘 게르마늄(SiGe)을 포함할 수 있다.
제 2 층(210)의 증착 완료시, 상기 방법(100)은 대체로 종료되며 기판은 바람직하다면, 기판 상부의 구조물 및/또는 소자들의 형성을 완료하기 위해 계속해서 처리될 수 있다. 본 발명에서 설명된 방법에 따라 처리된 기판은 실리콘 함유 층(200)과 제 2 층(210) 사이의 계면에서 유리하게 오염이 감소될 수 있다. 예를 들어, 도 3은 종래 기술에 따라 증착되고 본 발명에서 설명된 방법에 따라 증착된 인접 층들의 계면에서의 오염 농도를 비교한 도면이다. 도 3에 도시된 데이터는 2차 이온 질량 분석기(SIMS)를 사용하여 얻은 것이며 실리콘 함유 층과 제 2 층 사이의 계면에서 오염물, 예를 들어 산소의 농도 프로파일을 도시한다. 궤적(302)은 도 1의 방법을 수행함이 없이 형성된 실리콘 함유 층과 제 2 층의 계면에서 농도 프로파일을 도시하며 궤적(304)은 방법(100)에 따라 형성된 실리콘 함유 층과 제 2 층의 계면에서 농도 프로파일을 도시한다. 궤적(302)에 도시된 계면에서 산소 농도는 방법(100)에 의해 형성된, 궤적(304)에 도시된 계면에서의 산소 농도보다 높다. 예를 들어, 본 발명자들은 궤적(302)에 도시된 바와 같이, 방법(100)을 수행함이 없는 계면에서의 산소 피크 값은 약 4 ×1018 원자/㎤, 또는 약 2 ×1018 원자/㎤ 내지 약 8 ×1018 원자/㎤ 범위일 수 있다. 그러나, 방법(100)에 대해 전술한 바와 같이 본 발명의 실시예를 사용한 경우 본 발명자들은 예를 들어, 약 10초의 기간 동안 약 550 ℃의 온도에서 어닐링 단계(102)가 수행되었을 때, 궤적(304)에서 도시된 계면에서의 산소 피크 값은 약 2 ×1018 원자/㎤일 수 있다는 것을 알아냈다. 또한, 어닐링 단계(102)가 약 5초의 기간 동안 약 600 ℃의 온도에서 어닐링 단계(102)가 수행되었을 때, 궤적(304)에서 도시된 계면에서의 산소 피크 값은 약 1 ×1018 원자/㎤보다 작을 수 있다. 몇몇 실시예에서, 궤적(304)에 도시된 계면에서 산소의 피크 값은 산소에 대해 약 3 ×1017 원자/㎤인 검출 한계 미만으로 감소될 수 있다.
본 발명에 설명된 에칭 공정은 미국 캘리포니아 산타 클라라 소재의 미국 어플라이드 인코포레이티드로부터 이용가능한 SICONI(등록상표) 예비세정 처리 챔버와 같은 어떤 적합한 에칭 챔버, 또는 도 4에 대해 이후에 설명하는 바와 같은 다른 적합한 에칭 챔버일 수 있다. 게다가, 도 4에 도시된 에칭 챔버의 세부 사항들은 "에피택셜 증착 공정 및 장치"라는 명칭의 미국 특허 제 7,494,545호, "RF 동력에 의해 플라즈마를 생성하기 위한 장치"라는 명칭의 미국 특허 출원 번호 2006/0130971호, 및 "화학 기상 증착 에칭 챔버로부터의 부산물 퇴적물을 제거하기 위한 인-시츄 챔버 세정 공정"이란 명칭의 미국 특허 출원번호 2006/0051966호에서 찾아볼 수 있다. 에칭 챔버는 또한 어플라이드 머티리얼즈 인코포레이티드로부터 이용가능한 클러스터 툴의 CENTURA(등록상표) 또는 ENDURA(등록상표) 라인 중의 하나와 같은 클러스터 툴의 일부일 수 있다. 예시적인 클러스터 툴이 도 5에 도시되어 있다.
도 4는 예시적인 에칭 챔버(400)의 개략적인 횡단면도이다. 에칭 챔버(400)는 처리 영역(403)을 에워싸는 챔버 벽(402)을 포함할 수 있으며, 또한 상기 챔버 벽에 연결된 원격 플라즈마 생성기(412)를 가진다. 원격 플라즈마 생성기(412)는 플라즈마(406)를 생성하도록 구성된다. 플라즈마 생성기(412)는 공정 플라즈마(406)를 처리 영역(403)으로 분배하기 위한 튜브, 파이프 및/또는 매니폴드와 같은 플라즈마 분배 장치(404)를 통해 처리 영역(403)으로 유체 연결될 수 있다. 처리 영역(403) 내에 배열되는 것은 위에 배열되는 기판(408)을 갖는 기판 지지 받침대(410)일 수 있다. 공정 플라즈마(406)는 기판(408) 위의 위치에 있는 샤워헤드(414)를 통해 기판(408)으로 분배될 수 있다. 기판(408)은 핀(416)에 의해 샤워헤드(414)에 가까운 상부 위치 및/또는 하부 위치 사이로 제어가능하게 이동될 수 있다. 기판(408)은 도 2a에서 설명한 바와 같이 실리콘 함유 층(200)과 제 1 층(202)을 포함할 수 있다.
몇몇 실시예에서, 플라즈마 분배 장치(404)는 처리 가스로부터 생성된 플라즈마(406)를 처리 챔버(400) 내측으로 도입할 수 있다. 몇몇 실시예에서, 에칭 플라즈마(406)용 공급 라인은 챔버 내측으로의 처리 플라즈마의 유동을 자동 또는 수동으로 차단하는데 이용될 수 있는 여러 개의 안전 차단 밸브(도시 않음), 및 공급 라인을 통해 플라즈마(406)의 유동을 측정하는 질량 유동 제어기(도시 않음)를 포함할 수 있다.
챔버 벽(402)은 에칭제 및 그로부터의 부산물의 응축을 실질적으로 방지하기 위한 온도를 가질 수 있다. 받침대(410)는 기판(408) 표면 상에 에칭제를 응축시키기 위해 약 -100 ℃ 내지 약 1000 ℃ 범위의 소정의 온도를 제공하도록 작동할 수 있다. 에칭제는 그 후 전술한 실시예에서 설명한 바와 같이 유전체 층 및 추가의 층들과 바람직하게 상호 작용할 수 있다.
몇몇 실시예에서, 적어도 하나의 펌핑 채널(420)은 에칭 챔버(400)로부터의 분해 가스 및/또는 과잉 처리 가스와 같은 부산물을 바람직하게 제거하기 위해 에칭 챔버(500) 내에 구성될 수 있다. 펌핑 채널(420)은 부산물이 바람직하게 제거될 수 있도록 예를 들어, 펌프 또는 모터에 연결될 수 있다. 몇몇 실시예에서, 펌핑 채널(420)은 적어도 하나의 구멍(도시 않음)을 가질 수 있으며, 이 구멍을 통해 부산물이 바람직하게 제거될 수 있다.
몇몇 실시예에서, RF 전력 공급원(도시 않음)은 플라즈마(406)를 형성하도록 처리 가스를 여기시키기 위해 플라즈마 생성기(412)에 연결될 수 있다. RF 전력 공급원은 약 5 와트 내지 약 3,000 와트 범위의 RF 전력을 제공하도록 작동할 수 있다. RF 전력원은 약 100 ㎑ 내지 약 64 ㎒ 범위의 RF 주파수에서 동력을 공급할 수 있다.
시스템 제어기(422)는 처리 챔버(400)에 연결될 수 있으며 에칭 시스템의 모든 활동도를 제어할 수 있다. 상기 시스템 제어기는 메모리와 같은 컴퓨터 판독가능한 매체 내에 저장되는 컴퓨터 프로그램인 시스템 제어 소프트웨어를 실행한다. 몇몇 실시예에서, 메모리는 디스크 드라이브일 수 있으나, 상기 메모리는 또한 다른 종류의 메모리일 수 있다. 컴퓨터 프로그램은 타이밍, 가스 혼합, 챔버 압력, 챔버 온도와 특정 공정의 다른 변수들을 지시하는 일군의 명령어를 포함한다. 예를 들어, 플로피 디스크 또는 다른 적합한 드라이브를 포함하는 다른 메모리 장치 상에 저장된 다른 컴퓨터 프로그램들도 (멀티-챔버 처리 시스템(500)과 같은)클러스터 툴에 연결될 수 있으며, 본 발명에서 설명한 에칭 공정을 수행하기 위한 컴퓨터 판독가능한 매체는 클러스터 툴의 (제어기(550)와 같은)시스템 제어기 내에 저장되고 시스템 제어기로부터 실행될 수 있다.
도 5는 예시적인 멀티 챔버 처리 시스템(500)(예를 들어, 클러스터 툴)의 개략적인 평면도를 도시한다. 시스템(500)은 시스템(500)으로 그리고 시스템으로부터 기판을 이송하기 위한 제 1 스테이지 이송 챔버(506)에 연결되는 하나 또는 그보다 많은 로드록 챔버(502,504)를 포함할 수 있다. 통상적으로, 상기 시스템(500)이 진공 하에 있기 때문에, 로드록 챔버(502,504)는 시스템(500) 내측으로 도입된 기판을 "펌프 다운(pump down)"할 수 있다. 제 1 로봇(510)은 기판을 로드록 챔버(502,504)와 제 1 스테이지 이송 챔버(506)에 연결된 제 1 세트의 하나 또는 그보다 많은 기판 처리 챔버(512,514,516,518)들 사이로 이송할 수 있다. 각각의 처리 챔버(512,514,516,518)는 주기적 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 에칭, 예비-세정, 탈가스, 방위(orientation) 및 다른 기판 처리 이외에도, 본 발명에서 설명한 에칭 처리를 포함한 다수의 기판 처리 작동들을 수행하도록 설비될 수 있다. 예를 들어, 몇몇 실시예에서 상기 시스템(500)의 적어도 하나의 처리 챔버는 에피택셜 증착용으로 구성되고 상기 방법(100)의 어닐링 단계(102) 및 증착 단계(106)용으로 사용되며, 상기 시스템(500)의 적어도 하나의 처리 챔버는 전술한 처리 챔버(400)이며 에칭 공정을 사용하여 제 1 층(202)를 제거하도록 구성된다. 그러나, 어닐링 단계(102) 및 증착 단계(106)는 동일한 챔버에서 수행될 필요가 없고 어닐링 단계(102) 및 증착 단계(106)의 공정 요건들을 제공할 수 있는 시스템(500)의 별도 챔버 내에서 수행될 수도 없다.
제 1 로봇(510)은 또한, 제 1 스테이지 이송 챔버(506)와 제 2 스테이지 이송 챔버(508) 사이에 배열된 하나 또는 그보다 많은 이송 챔버(522,524)들로 및/또는 이송 챔버로부터 기판들을 이송할 수 있다. 이송 챔버(522,524)는 제 1 스테이지 이송 챔버(506)와 제 2 스테이지 이송 챔버(508) 사이와 같은 시스템(500) 내부로 기판이 이송될 수 있게 하는 동안 초고진공 상태를 유지하는데 사용될 수 있다. 제 2 로봇(530)은 이송 챔버(522,524)와 상기 제 2 스테이지 이송 챔버(500)에 연결된 제 2 세트의 하나 또는 그보다 많은 처리 챔버(532,534,536,538) 사이로 기판을 이송할 수 있다. 처리 챔버(512,514,516,518)와 유사하게, 처리 챔버(532,534,536,538)는 예를 들어, 주기적 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 에칭, 예비-세정, 탈가스, 및 방위(orientation) 이외에도, 본 발명에서 설명한 에칭 처리를 포함한 다수의 기판 처리 작동들을 수행하도록 설비될 수 있다. 임의의 기판 처리 챔버(512,514,516,518,532,534,536,538)는 시스템(500)에 의해 수행될 특정 공정에 필요하지 않다면 시스템(500)으로부터 제거될 수 있다.
시스템 제어기(550)는 처리 챔버(512,514,516,518,532,534,536,538)의 직접적인 제어를 사용하여, 또는 이와는 달리 처리 챔버(512,514,516,518,532,534,536,538)와 시스템(500)과 관련된 컴퓨터(또는 제어기들)를 제어함으로써 시스템(500)의 작동을 제어한다. 작동에 있어서, 시스템 제어기(550)는 시스템(500)의 성능을 최적화시키기 위해 각각의 챔버 및 시스템들로부터 데이터를 수집 및 피드백할 수 있다. 시스템 제어기(550)는 일반적으로, 중앙 처리 유닛(CPU), 메모리(554), 및 지원 회로(556)를 포함한다. CPU(552)는 산업적 세팅(industrial setting)으로 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중의 하나일 수 있다. 지원 회로(556)는 통상적으로 CPU(552)에 연결되며 캐쉬, 클록 회로, 인풋/아웃풋 서브시스템, 전력 공급원 등을 포함할 수 있다. 전술한 바와 같은 방법(100)과 같은 소프트웨어 루틴은 CPU(552)에 의해 실행될 때, CPU(552)를 전용 컴퓨터(제어기)로 변경한다. 소프트웨어 루틴은 또한, 시스템(500)으로부터 원격 위치된 제 2 제어기(도시 않음)에 의해 저장 및/또는 실행될 수 있다.
이와 같이, 감소된 계면 오염을 갖는 층 증착 방법이 본 발명에서 설명되었다. 본 발명의 방법은 유리하게, 층 들 사이의 계면, 예를 들어 증착된 층과 하부 기판 또는 필름 사이의 계면에서 오염을 감소시킬 수 있다.
본 발명의 실시예들에 대해 설명되었지만, 본 발명의 다른 추가의 실시예들이 본 발명의 기본 사상을부터 이탈함이 없이 창안될 수 있다.

Claims (15)

  1. 층 증착 방법으로서,
    환원 분위기에서 상부에 증착된 제 1 층을 갖는 실리콘 함유 층을 어닐링하는 단계와,
    어닐링 후에 상기 실리콘 함유 층을 노출시키도록 에칭 공정을 사용하여 상기 제 1 층을 제거하는 단계, 및
    노출된 상기 실리콘 함유 층 상에 제 2 층을 증착하는 단계를 포함하는,
    층 증착 방법.
  2. 제 1 항에 있어서,
    상기 환원 분위기는 비-플라즈마 상태인 환원 가스를 포함하는,
    층 증착 방법.
  3. 제 1 항에 있어서,
    상기 환원 분위기는 환원 가스로부터 형성된 플라즈마를 포함하는,
    층 증착 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 환원 가스는 수소(H2), 또는 질소(N2), 아르곤(Ar) 또는 헬륨(He) 중의 하나 이상과 수소(H2)를 포함하는,
    층 증착 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 어닐링 단계는 약 100 내지 약 700 ℃ 범위의 온도에서 상기 실리콘 함유 층을 어닐링하는 단계를 더 포함하는,
    층 증착 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 어닐링 단계는 약 300 내지 약 700 ℃ 범위의 온도에서 상기 실리콘 함유 층을 어닐링하는 단계를 더 포함하는,
    층 증착 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 어닐링 단계는 약 1 분까지의 기간 동안 상기 실리콘 함유 층을 어닐링하는 단계를 더 포함하는,
    층 증착 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 어닐링 단계는 약 30 초 미만의 기간 동안 상기 실리콘 함유 층을 어닐링하는 단계를 더 포함하는,
    층 증착 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 에칭 공정은 에칭제 가스로부터 형성된 플라즈마에 의해 상기 제 1 층을 에칭하는 단계를 더 포함하는,
    층 증착 방법.
  10. 제 9 항에 있어서,
    상기 에칭제 가스는 질소 3불화물(NF3) 또는 암모니아(NH3) 중 하나 이상을 포함하는,
    층 증착 방법.
  11. 제 9 항에 있어서,
    상기 에칭 공정은 플라즈마를 사용하여 승화가능한 고체로 상기 제 1 층을 적어도 부분적으로 전환시키는 단계, 및 약 100 ℃ 보다 높은 온도에서 상기 실리콘 함유 층을 어닐링함으로써 상기 승화가능한 고체를 제거하는 단계를 더 포함하는,
    층 증착 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 챔버 내에서 상기 어닐링을 수행하는 단계와,
    불활성 분위기에서 상기 제 1 챔버와 제 2 챔버 사이에서 상기 실리콘 함유 층을 이송시키는 단계와,
    상기 제 2 챔버 내에서 상기 제거를 수행하는 단계와,
    불활성 분위기에서 상기 제 2 챔버와 제 3 챔버 사이에서 상기 실리콘 함유 층을 이송시키는 단계, 및
    상기 제 3 챔버 내에서 상기 증착을 수행하는 단계를 더 포함하며,
    상기 제 1 챔버 및 제 3 챔버는 동일한 챔버 또는 상이한 챔버인,
    층 증착 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 층은 산화물 층을 포함하는,
    층 증착 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 실리콘 함유 층은 실리콘(Si), 실리콘 게르마늄(SiGe), 실리콘 탄소(SiC), 실리콘 인(SiP), 실리콘 붕소(SiB), 실리콘 게르마늄 붕소(SiGeB), 실리콘 게르마늄 인(SiGeP), 또는 실리콘 탄소 인(SiCP) 중의 하나 이상을 포함하며,
    상기 제 2 층은 게르마늄 실리콘(Si), 실리콘 게르마늄(SiGe), 실리콘 탄소(SiC), 실리콘 인(SiP), 실리콘 붕소(SiB), 실리콘 게르마늄 붕소(SiGeB), 실리콘 게르마늄 인(SiGeP), 또는 실리콘 탄소 인(SiCP), 게르마늄 비소(GaAs), 알루미늄 비소(AlAs), 인듐 비화물(InAs), 알루미늄 안티몬(AlSb), 인듐 안티몬(InSb), 갈륨 안티몬(GaSb), 갈륨 인(GaP), 알루미늄 인(AlP), 인듐 인(InP) 중의 하나 이상을 포함하는,
    층 증착 방법.
  15. 제 14 항에 있어서,
    상기 실리콘 함유 층은 실리콘(Si)이며 상기 제 2 층은 실리콘 게르마늄(SiGe)인,
    층 증착 방법.
KR1020117023414A 2009-03-05 2010-03-04 감소된 계면 오염을 갖는 층들의 증착 방법 KR20110136831A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15781809P 2009-03-05 2009-03-05
US61/157,818 2009-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028515A Division KR101801696B1 (ko) 2009-03-05 2010-03-04 감소된 계면 오염을 갖는 층들의 증착 방법

Publications (1)

Publication Number Publication Date
KR20110136831A true KR20110136831A (ko) 2011-12-21

Family

ID=42710219

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117023414A KR20110136831A (ko) 2009-03-05 2010-03-04 감소된 계면 오염을 갖는 층들의 증착 방법
KR1020167028515A KR101801696B1 (ko) 2009-03-05 2010-03-04 감소된 계면 오염을 갖는 층들의 증착 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167028515A KR101801696B1 (ko) 2009-03-05 2010-03-04 감소된 계면 오염을 갖는 층들의 증착 방법

Country Status (8)

Country Link
US (1) US9058988B2 (ko)
JP (1) JP2012519962A (ko)
KR (2) KR20110136831A (ko)
CN (1) CN102326229B (ko)
DE (1) DE112010000968T5 (ko)
SG (1) SG173462A1 (ko)
TW (1) TWI508150B (ko)
WO (1) WO2010102089A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042010A (ko) * 2013-08-09 2016-04-18 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446754A (zh) * 2010-10-11 2012-05-09 上海华虹Nec电子有限公司 一种消除磷硅玻璃初始氧化膜的方法
WO2013112702A1 (en) * 2012-01-26 2013-08-01 Applied Materials, Inc. Devices including metal-silicon contacts using indium arsenide films and apparatus and methods
US9190471B2 (en) 2012-04-13 2015-11-17 Globalfoundries U.S.2 Llc Semiconductor structure having a source and a drain with reverse facets
US9728401B2 (en) 2013-03-15 2017-08-08 Applied Materials, Inc. Methods for conformal treatment of dielectric films with low thermal budget
KR102104062B1 (ko) * 2013-10-31 2020-04-23 삼성전자 주식회사 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
US10096473B2 (en) * 2016-04-07 2018-10-09 Aixtron Se Formation of a layer on a semiconductor substrate
EP3649670A4 (en) * 2017-07-06 2021-07-14 Applied Materials, Inc. PROCESSES FOR FORMING A STACK OF DEPOSITED MULTIPLE SEMICONDUCTOR LAYERS
CN113327888B (zh) * 2020-02-28 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法
US11676813B2 (en) * 2020-09-18 2023-06-13 Applied Materials, Inc. Doping semiconductor films

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225127A (ja) * 1988-03-04 1989-09-08 Oki Electric Ind Co Ltd 基板清浄化方法及び基板加熱装置
JP2874262B2 (ja) * 1990-03-20 1999-03-24 富士通株式会社 半導体装置の製造方法
JP2892170B2 (ja) * 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
US5895245A (en) 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 ｌｃｄ 기판의 세정방법
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
KR100442167B1 (ko) * 2001-12-26 2004-07-30 주성엔지니어링(주) 자연산화막 제거방법
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US20060051966A1 (en) 2004-02-26 2006-03-09 Applied Materials, Inc. In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20050191858A1 (en) * 2004-02-27 2005-09-01 Akira Fukunaga Substrate processing method and apparatus
US20060130971A1 (en) 2004-12-21 2006-06-22 Applied Materials, Inc. Apparatus for generating plasma by RF power
US7524769B2 (en) * 2005-03-31 2009-04-28 Tokyo Electron Limited Method and system for removing an oxide from a substrate
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US7494545B2 (en) * 2006-02-03 2009-02-24 Applied Materials, Inc. Epitaxial deposition process and apparatus
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
WO2009144810A1 (ja) * 2008-05-30 2009-12-03 キヤノンアネルバ株式会社 シリサイド形成方法とその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042010A (ko) * 2013-08-09 2016-04-18 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치

Also Published As

Publication number Publication date
TWI508150B (zh) 2015-11-11
JP2012519962A (ja) 2012-08-30
DE112010000968T5 (de) 2012-08-02
WO2010102089A2 (en) 2010-09-10
TW201113938A (en) 2011-04-16
US9058988B2 (en) 2015-06-16
CN102326229B (zh) 2014-03-12
SG173462A1 (en) 2011-09-29
KR101801696B1 (ko) 2017-11-27
KR20160124911A (ko) 2016-10-28
CN102326229A (zh) 2012-01-18
WO2010102089A3 (en) 2011-01-13
US20100255661A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR101801696B1 (ko) 감소된 계면 오염을 갖는 층들의 증착 방법
CN101765900B (zh) 清洁基板表面的方法和设备
KR102234458B1 (ko) 저온 에천트 증착 및 플라즈마 사후-처리를 이용한 방향성 ＳｉＯ₂에칭
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US9768013B2 (en) Apparatus and method for selective deposition
US20120088356A1 (en) Integrated platform for in-situ doping and activation of substrates
CN110735181A (zh) 于外延生长之前预清洁基板表面的方法和设备
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
CN104040706A (zh) 在基板上沉积iii-v族层的方法
US20130052809A1 (en) Pre-clean method for epitaxial deposition and applications thereof
TWI593014B (zh) 表面介面工程方法
US8163343B2 (en) Method of forming an aluminum oxide layer
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들
KR102183937B1 (ko) 웨이퍼 아웃개싱 제어를 위한 방법
US20180033659A1 (en) Gas purge system and method for outgassing control
US11955381B2 (en) Low-temperature plasma pre-clean for selective gap fill
US9653282B2 (en) Silicon-containing substrate cleaning procedure

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment