TWI508150B - 用於沉積具有低界面汙染之層的方法 - Google Patents

用於沉積具有低界面汙染之層的方法 Download PDF

Info

Publication number
TWI508150B
TWI508150B TW099106480A TW99106480A TWI508150B TW I508150 B TWI508150 B TW I508150B TW 099106480 A TW099106480 A TW 099106480A TW 99106480 A TW99106480 A TW 99106480A TW I508150 B TWI508150 B TW I508150B
Authority
TW
Taiwan
Prior art keywords
layer
germanium
chamber
containing layer
annealing
Prior art date
Application number
TW099106480A
Other languages
English (en)
Other versions
TW201113938A (en
Inventor
Jean R Vatus
Jinsong Tang
Yihwan Kim
Satheesh Kuppurao
Errol Sanchez
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201113938A publication Critical patent/TW201113938A/zh
Application granted granted Critical
Publication of TWI508150B publication Critical patent/TWI508150B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

用於沉積具有低界面汙染之層的方法
本發明之實施例大致係關於基板處理方法，更明確地，係關於在基板上沉積層之方法。
隨著元件(諸如，電晶體、記憶體、光伏特電池等等)的關鍵尺寸持續變小，上述元件之部件間之界面變得更加實質重要。舉例而言，部件間之界面的不欲污染物會造成接合面電阻的提高、寄生電容或其他上述不欲作用。舉例而言，在基板或薄膜上沉積層之前，可移除原生氧化物以製備用於沉積層的基板或薄膜表面。本發明人已經發現移除原生氧化物係不夠的，且殘留於基板或薄膜表面上之污染物高於可接受濃度，這會在隨後沉積層於基板上時造成界面污染。雖然移除原生氧化物後執行高溫退火(例如，氫氣(H2 )中>約700℃)可用來移除污染物，本發明人仍相信伴隨高溫退火之高能量需求與低處理產量係不樂見的。
因此，本發明人提供降低沉積之層與下方基板或薄膜之間界面污染的方法。
本文揭露沉積具有低界面污染之層的方法。本發明之方法可有利地降低沉積之層之間(例如，沉積之層與下方基板或薄膜之間)之界面污染。某些實施例中，沉積層之方法可包括在還原氣氛中退火具有第一層配置於其上之含矽層；在退火後利用蝕刻處理來移除第一層以暴露含矽層；及沉積第二層於暴露之含矽層上。某些實施例中，含矽層係矽(Si)而第一層係二氧化矽(SiO2 )。本發明之其他與進一步實施例係描述於下。
本文揭露沉積具有低界面污染之層的方法。本發明之方法可有利地降低沉積之層之間(例如，沉積之層與下方基板或薄膜之間)的界面污染。
第1圖描繪根據本發明某些實施例之沉積層之方法的流程圖。方法100係根據第2A-C圖所繪之沉積層的階段描述於下。
方法100開始於步驟102，其如第2A圖所示般於還原氣氛204中退火具有第一層202配置於其上之含矽層200。含矽層可包括基板、沉積之薄膜等等。某些實施例中，含矽層包括矽(Si)、矽鍺(SiGe)、碳化矽(SiC)、矽磷(SiP)、矽硼(SiB)、矽鍺硼(SiGeB)、矽鍺磷(SiGeP)或矽碳磷(SiCP)至少一者。
第一層202可為任何需要移除且會在含矽層200表面上造成不欲污染物的適當層。舉例而言，第一層202可包括原生氧化物層、沉積之氧化物層、圖案層、光阻、遮罩層等等。某些實施例中，第一層202係氧化物層。舉例而言，第一層202可包括氧化矽(SiOx )。某些實施例中，第一層係二氧化矽(SiO2 )。
還原氣氛204可為任何適當的還原氣氛，例如包括非-電漿與/或電漿狀態的還原物種。舉例而言，某些實施例中，還原氣氛204包括一還原氣體，其包括氫氣(H2 )、或者氫氣(H2 )與至少一惰氣(例如，氮氣(N2 ))或貴族氣體(諸如，氬(Ar)、氦(He)等等)之混合物。某些實施例中，電漿係由還原氣體所形成。
退火步驟102過程中，可以約1 slm至約50 slm範圍間之流率提供還原氣體。某些實施例中，以約20 slm提供還原氣體。可在適合實行退火步驟102之處理腔室(諸如，磊晶沉積腔室或另一能夠提供非-電漿與/或電漿還原氣氛之上述腔室)中維持任何適當壓力。某些實施例中，可將壓力維持於約1 Torr至約1000 Torr之非限制範圍中。
退火步驟102過程中，舉例而言，可藉由配置於處理腔室之基板支撐件中之電阻式加熱器或其他適當加熱機構提供熱來退火含矽層200。替代或組合地，可利用加熱燈或其他能量源來促進加熱基板至退火溫度。某些實施例中，在約100至約700℃範圍之溫度下退火含矽層200。某些實施例中，在約300至約700℃範圍之溫度下退火含矽層200。某些實施例中，在約500至約700℃範圍之溫度下退火含矽層200。
退火步驟102可持續長達退火含矽層200與第一層202所需之時間週期。某些實施例中，退火含矽層之持續時間高達約1分鐘。某些實施例中，退火含矽層之持續時間小於約30秒。某些實施例中，退火含矽層之持續時間的範圍係約5至約10秒。
退火步驟102之後，舉例而言，可在惰性氣氛(例如，氮氣(N2 ))或任何適當惰氣(例如，貴族氣體)中冷卻含矽層200與第一層202。可在執行退火步驟102之相同處理腔室冷卻含矽層200與第一層202，或者，舉例而言，藉由群集工具(例如，討論於下之系統500(例如，群集工具))之傳送機器人在惰性氣氛下傳送，並在傳送室(諸如，第一平臺傳送室506或第二平臺傳送室508)、指定冷卻腔室(未顯示)、或設以移除第一層202之處理腔室(例如，討論於下之處理腔室400)中冷卻。
步驟104，利用蝕刻處理(如第2B圖所示)移除第一層202來暴露含矽層200。蝕刻處理可為乾蝕刻處理。舉例而言，某些實施例中，蝕刻處理包括以蝕刻氣體形成之電漿206蝕刻第一層202。蝕刻氣體可包括三氟化氮(NF3 )、氨(NH3 )等等至少一者。某些實施例中，蝕刻氣體包括三氟化氮(NF3 )與氨(NH3 )。
可在將含矽層200與第一層202維持在約室溫或約30℃之溫度下時施加電漿206。某些實施例中，電漿可與第一層202交互作用以至少部分地轉換第一層202成可昇華固體208。舉例而言，當第一層202係二氧化矽(SiO2 )而電漿係由包括NF3 與NH3 之蝕刻氣體所形成時，可形成例如矽氟化銨((NH4 )2 SiF6 )的可昇華固體。
蝕刻處理可進一步包括在高於約100℃下退火含矽層200而移除可昇華固體208。舉例而言，在高於約100℃下退火可將例如矽氟化銨((NH4 )2 SiF6 )的可昇華固體轉換成氣體組合，諸如四氟化矽(SiF4 )、氨(NH3 )或氟化氫(HF)。
在移除第一層202後，舉例而言，可藉由傳送機器人通過傳送室(諸如，下述系統500之傳送機器人510與第一平臺傳送室506)將具有含矽層200之基板傳送至設以用於磊晶沉積之處理腔室，諸如下方所示之處理腔室512、514、516或518任一者。舉例而言，可利用相同的處理腔室來執行退火步驟102與下述般之沉積步驟106兩者。
步驟106，可將第二層210沉積於含矽層200之暴露表面上。第二層210可包括一或更多上揭用於含矽層200之材料。此外，第二層210可包括一或更多鍺(Ge)、III-V族元素、或由其形成之合金，諸如砷化鎵(GaAs)、砷化鋁(AlAs)、砷化銦(InAs)、銻化鋁(AlSb)、銻化銦(InSb)、銻化鎵(GaSb)、磷化鎵(GaP)、磷化鋁(AlP)、磷化銦(InP)等等。某些實施例中，第二層係矽鍺(SiGe)。某些實施例中，含矽層係矽(Si)而第二層係矽鍺(SiGe)。可以任何適當方式(諸如，化學氣相沉積(CVD)、原子層沉積(ALD)等等)沉積第二層210。某些實施例中，第二層210可包括具有25%原子百分比的鍺且形成厚度約600埃之矽鍺(SiGe)。
一旦完成第二層210之沉積後，方法100通常便結束而基板可持續如所欲般處理以完成其上之結構與/或元件之形成。根據本文所述之方法處理之基板可有利地在含矽層200與第二層210之間的界面具有低污染。舉例而言，第3圖描繪根據先前技術方法與根據本文所揭露之方法沉積之鄰近層之界面污染物濃度的比較。利用二次離子質譜術(SIMS)取得第3圖中所示之數據，並描述含矽層與第二層之間介面的污染物(例如，氧)之濃度分佈。圖形302描繪未執行第1圖之方法100而形成之含矽層與第二層之界面的濃度分佈，而圖形304描繪根據方法100形成之含矽層200與第二層210之界面的濃度分佈。圖形302所示之界面處的氧濃度係高於由方法100形成之圖形304中所示之界面處的氧濃度。舉例而言，本發明人已經發現未執行方法100之界面處的氧之最高數值(如圖形302所示)可約為4 x 1018 原子/cm3 ，或者約2 x 1018 原子/cm3 至約8 x 1018 原子/cm3 範圍之間。然而，利用參照方法100描述於上之本發明實施例，本發明人已經發現例如在約550℃之溫度下執行退火步驟102持續約10秒時，圖形304所示之界面處的氧之最高數值可約為2 x 1018 原子/cm3 。再者，在約600℃之溫度下執行退火步驟102持續約5秒時，圖形304所示之界面處的氧之最高數值可小於約1 x 1018 原子/cm3 。某些實施例中，可將圖形304所示之界面處的氧之最高數值降低至偵測限制(對氧而言，約3 x 1017 原子/cm3 )下。
本文所述之蝕刻處理可執行於任何適當的蝕刻腔室中，諸如自Applied Materials,Inc.(Santa Clara,California)取得之SICONITM Preclean處理腔室，或其他適當蝕刻腔室，例如參照第4圖描述於下之腔室。再者，描述於第4圖中之蝕刻腔室的額外細節可見於名稱為「EPITAXIAL DEPOSITION PROCESS AND APPARATUS」之美國專利7,494,545、名稱為「APPARATUS FOR GENERATING PLASMA BY RF POWER」之美國專利申請案2006/0130971、及名稱為「IN-SITU CHAMBER CLEAN PROCESS TO REMOVE BY-PRODUCT DEPOSITS FROM CHEMICAL VAPOR ETCH CHAMBER」之美國專利申請案2006/0051966。蝕刻腔室可為群集工具之部分，群集工具例如亦可自Applied Materials,Inc取得之或群集工具。示範性群集工具係描述於第5圖中。
第4圖係示範性蝕刻腔室400之示意性橫剖面圖。蝕刻腔室400可包括腔室壁402，其封圍處理空間403並具有遠端電漿產生器412與其耦接。遠端電漿產生器412係設以產生電漿406。電漿產生器412可透過電漿分佈設備404(諸如，輸送處理電漿406至處理空間403之管、導管與/或歧管)而流體耦接至處理空間403。具有基板408配置於其上之基板支撐基座410可配置於處理空間403中。可透過噴頭414(位於基板408上方)將處理電漿406輸送至基板408。可藉由梢416控制地在下方位置/接近噴頭414之上方位置之間移動基板408。基板408可如第2A圖所示般包括含矽層200與第一層202。
某些實施例中，電漿分佈設備404可將處理氣體產生之電漿406導入處理腔室400。某些實施例中，蝕刻電漿406之供應管線可包括：(i)數個安全閉止閥(未顯示)，其可手動或自動地用來關閉流至腔室之處理電漿，及(ii)質量流量控制器(未顯示)，其測量通過供應管線之電漿406的流量。
腔室壁402可具有能實質避免蝕刻劑與/或副產物凝聚於其上之溫度。可操作基座410以提供約-100℃與約1000℃間之所欲溫度好將蝕刻劑凝聚於基板408表面上。隨後，如上方實施例所述般樂見蝕刻劑與介電層與額外層交互作用。
某些實施例中，至少一抽吸通道420可設於蝕刻腔室400中以如所欲般自蝕刻腔室400移除副產物，諸如過量的處理氣體與/或已分解氣體。舉例而言，抽吸通道420可耦接至泵或馬達，以致可如所欲般移除副產物。某些實施例中，抽吸通道420可具有至少一孔(未顯示)，可如所欲般經由該孔移除副產物。
某些實施例中，RF功率供應器(未顯示)可耦接至電漿產生器412以激發處理氣體而形成電漿406。可操作RF功率供應器以提供約5瓦特與約3,000瓦特間之RF功率。RF功率供應器可在約100 kHz與約64 MHz間之RF頻率下供應功率。
系統控制器422可耦接至處理腔室400，並可控制蝕刻系統的所有活動。系統控制器執行系統控制軟體，其係儲存於電腦可讀媒介(例如，記憶體)中之電腦程式。某些實施例中，記憶體係硬碟，但記憶體亦可為其他種類的記憶體。電腦程式包括指令組，其規定特定處理之時間、氣體混合物、腔室壓力、腔室溫度與其他參數。儲存於其他記憶體元件(包括諸如軟碟或其他適當裝置)的其他電腦程式亦可用來操作控制器。實施例中，處理腔室400係耦接至群集工具(例如，多腔室處理系統500)，執行本文所述之蝕刻處理的電腦可讀媒介可儲存於群集工具之系統控制器(例如，控制器550)中或由其執行。
第5圖描繪示範性多腔室處理系統500(例如，群集工具)之示意性俯視圖。系統500可包括一或更多負載鎖定腔室502、504，其耦接至第一平臺傳送室506以傳送基板進出系統500。一般而言，由於系統500係處於真空中，負載鎖定腔室502、504會「排空(pump down)」導入系統500之基板。第一機器人510可在耦接至第一平臺傳送室506之負載鎖定腔室502、504與第一組一或更多基板處理腔室512、514、516、518之間傳送基板。可配備各個處理腔室512、514、516、518以執行許多基板處理作業，包括本文所述之蝕刻處理以及循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預先清潔、除氣、定向與其他基板處理。舉例而言，某些實施例中，系統500的至少一處理腔室係設以用於磊晶沉積並用於方法100之退火步驟102與沉積步驟106，而系統500的至少一處理腔室係上述之處理腔室400且設以利用蝕刻處理移除第一層202。然而，退火步驟102與沉積步驟106兩者不需執行於相同腔室中，而可執行於系統500之不同腔室中，其能夠提供退火步驟102與沉積步驟106之處理需求。
第一機器人510亦可傳送基板往來於配置在第一平臺傳送室506與第二平臺傳送室508間之一或更多傳送腔室522、524。傳送腔室522、524可用來維持極高度真空環境同時傳送基板於系統500中，例如第一平臺傳送室506與第二平臺傳送室508之間。第二機器人530可在耦接至第二平臺傳送室508之腔室522、524與第二組一或更多處理腔室532、534、536與538之間傳送基板。類似於處理腔室512、514、516、518，可配備處理腔室532、534、536、538來執行不同基板處理作業，包括本文所述之乾蝕刻處理以及諸如循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預先清潔、除氣、定向。若系統500執行之特定處理不需要的話，可自系統500移除基板處理腔室512、514、516、518、532、534、536、538任一者。
系統控制器550利用直接控制處理腔室512、514、516、518、532、534、536、538或者藉由控制與處理腔室512、514、516、518、532、534、536、538及系統500相關之電腦(或控制器)來控制系統500之運作。運作中，系統控制器550能夠收集各個腔室與系統反饋之數據以最佳化系統500之性能。系統控制器550通常包括中央處理單元(CPU) 552、記憶體554與支援電路556。CPU 552可為用於工業設備之通用電腦處理器任何形式之一者。支援電路556通常係耦接至CPU 552，且可包括快取、時脈電路、輸入/輸出子系統、電源等等。當CPU 552執行軟體程序(例如，上述之方法100)時，會將CPU 552轉變成特定用途之電腦(控制器) 902。軟體程序亦可儲存與/或由第二控制器(未顯示)所執行，第二控制器係位於系統500之遠端。
因此，本文已經揭露沉積具有低界面污染之層的方法。本發明之方法可有利地減少層間(例如，沉積之層與下方基板或薄膜之間)之界面污染。
雖然上述係針對本發明之實施例，但可在不悖離本發明之基本範圍下設計出本發明之其他與更多實施例。
100．．．方法
102、104、106．．．步驟
200．．．含矽層
202．．．第一層
204．．．還原氣氛
206、406．．．電漿
208．．．可昇華固體
210．．．第二層
302、304．．．圖形
400．．．蝕刻腔室
402．．．腔室壁
403．．．處理空間
404．．．電漿分佈設備
408．．．基板
410．．．基板支撐基座
412．．．遠端電漿產生器
414．．．噴頭
416．．．梢
420．．．抽吸通道
422．．．系統控制器
500．．．多腔室處理系統
502、504．．．負載鎖定腔室
506．．．第一平臺傳送室
508．．．第二平臺傳送室
510．．．傳送機器人
512、514、516、518、532、534、536、538．．．處理腔室
522、524．．．傳送腔室
530．．．第二機器人
550．．．控制器
552．．．中央處理單元
554．．．記憶體
556．．．支援電路
為了更詳細地了解本發明之上述特徵，可參照實施例(某些描繪於附圖中)來理解本發明簡短概述於上之特定描述。然而，需注意附圖僅描繪本發明之典型實施例而因此不被視為其之範圍的限制因素，因為本發明可允許其他等效實施例。
第1圖描繪根據本發明某些實施例之沉積層之方法的流程圖。
第2A-C圖描繪根據第1圖所示之方法沉積層的階段。
第3圖描繪透過先前技術與根據本發明某些實施例之方法沉積之鄰近層的界面污染物濃度的比較。
第4圖描繪適於執行根據本發明某些實施例之方法之處理腔室的部分橫剖面圖。
第5圖描繪適於執行根據本發明某些實施例之方法的處理系統之示意圖。
為了促進理解，盡可能應用相同的元件符號來標示圖示中相同的元件。為了清楚顯示，圖示並未按照比例繪製且可能有所簡化。預期一實施例揭露之元件與/或處理步驟可有利地用於其他實施例而不需特別詳述。
100．．．方法
102、104、106．．．步驟

Claims (20)

  1. 一種沉積一層之方法，至少包括：在一還原氣氛中退火一含矽層，該含矽層上配置有一第一層，該還原氣氛包括一還原氣體；在退火後利用一蝕刻處理來移除該第一層以暴露該含矽層，其中該蝕刻處理利用一由一蝕刻氣體形成之電漿，該蝕刻氣體不同於該還原氣體；及將一第二層沉積於該暴露之含矽層上。
  2. 如申請專利範圍第1項所述之方法，其中該第一層包括一氧化物層。
  3. 如申請專利範圍第1項所述之方法，其中該第一層係氧化矽(SiO2 )。
  4. 如申請專利範圍第1項所述之方法，其中該含矽層包括矽(Si)、矽鍺(SiGe)、碳化矽(SiC)、矽磷(SiP)、矽硼(SiB)、矽鍺硼(SiGeB)、矽鍺磷(SiGeP)或矽碳磷(SiCP)之至少一者。
  5. 如申請專利範圍第1項所述之方法，其中該含矽層係矽(Si)而該第二層係矽鍺(SiGe)。
  6. 如申請專利範圍第1項所述之方法，其中該第二層包括矽(Si)、矽鍺(SiGe)、碳化矽(SiC)、矽磷(SiP)、矽硼(SiB)、矽鍺硼(SiGeB)、矽鍺磷(SiGeP)、矽碳磷(SiCP)、砷化鎵(GaAs)、砷化鋁(AlAs)、砷化銦(InAs)、銻化鋁(AlSb)、銻化銦(InSb)、銻化鎵(GaSb)、磷化鎵(GaP)、磷化鋁(AlP)或磷化銦(InP)之至少一者。
  7. 如申請專利範圍第1-6項任何一項所述之方法，其中該還原氣氛包括一非-電漿狀態之還原氣體。
  8. 如申請專利範圍第1-6項任何一項所述之方法，其中該還原氣氛包括一由一還原氣體所形成之電漿。
  9. 如申請專利範圍第1-6項任何一項所述之方法，其中該還原氣氛包括一還原氣體，該還原氣體包括氫氣(H2 )、或者氮氣(N2 )、氬(Ar)或氦(He)之至少一者與氫氣(H2 )。
  10. 如申請專利範圍第1-6項任何一項所述之方法，其中該退火步驟更包括：在約100℃至約700℃範圍間之一溫度下退火該含矽層。
  11. 如申請專利範圍第1-6項任何一項所述之方法，其中 該退火步驟更包括：在約300℃至約700℃範圍間之一溫度下退火該含矽層。
  12. 如申請專利範圍第1-6項任何一項所述之方法，其中該退火步驟更包括：在約500℃至約700℃範圍間之一溫度下退火該含矽層。
  13. 如申請專利範圍第1-6項任何一項所述之方法，其中該退火步驟更包括：以一長達約1分鐘之持續時間退火該含矽層。
  14. 如申請專利範圍第1-6項任何一項所述之方法，其中該退火步驟更包括：以一少於約30秒之持續時間退火該含矽層。
  15. 如申請專利範圍第1-6項任何一項所述之方法，其中該退火步驟更包括：以一約5至10秒之持續時間退火該含矽層。
  16. 如申請專利範圍第1-6項任何一項所述之方法，其中該蝕刻氣體包括三氟化氮(NF3 )或氨(NH3 )之至少一者。
  17. 如申請專利範圍第1-6項任何一項所述之方法，其中該蝕刻處理更包括：利用該電漿將該第一層至少部分地轉換成一可昇華固體。
  18. 如申請專利範圍第17項所述之方法，其中該蝕刻處理更包括：藉由在一高於約100℃之溫度下退火該含矽層而移除該可昇華固體。
  19. 如申請專利範圍第1-6項任何一項所述之方法，更包括：在一第一腔室中執行該退火步驟；在一惰性氣氛中將該含矽層傳送於該第一腔室與一第二腔室之間；在該第二腔室中執行該移除步驟；在一惰性氣氛中將該含矽層傳送於該第二腔室與一第三腔室之間；及在該第三腔室中執行該沉積步驟，其中該第一腔室與該第三腔室係相同腔室或不同腔室。
  20. 如申請專利範圍第1-6項任何一項所述之方法，更包括：在約100℃至約700℃範圍間之一溫度下退火該含矽 層；及在將一第二層沉積於該暴露之含矽層上之前，在一惰性氣氛中將該含矽層傳送至一沉積處理腔室。
TW099106480A 2009-03-05 2010-03-05 用於沉積具有低界面汙染之層的方法 TWI508150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15781809P 2009-03-05 2009-03-05
US12/717,266 US9058988B2 (en) 2009-03-05 2010-03-04 Methods for depositing layers having reduced interfacial contamination

Publications (2)

Publication Number Publication Date
TW201113938A TW201113938A (en) 2011-04-16
TWI508150B true TWI508150B (zh) 2015-11-11

Family

ID=42710219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106480A TWI508150B (zh) 2009-03-05 2010-03-05 用於沉積具有低界面汙染之層的方法

Country Status (8)

Country Link
US (1) US9058988B2 (zh)
JP (1) JP2012519962A (zh)
KR (2) KR101801696B1 (zh)
CN (1) CN102326229B (zh)
DE (1) DE112010000968T5 (zh)
SG (1) SG173462A1 (zh)
TW (1) TWI508150B (zh)
WO (1) WO2010102089A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446754A (zh) * 2010-10-11 2012-05-09 上海华虹Nec电子有限公司 一种消除磷硅玻璃初始氧化膜的方法
US9190320B2 (en) 2012-01-26 2015-11-17 Applied Materials, Inc. Devices including metal-silicon contacts using indium arsenide films and apparatus and methods
US9190471B2 (en) 2012-04-13 2015-11-17 Globalfoundries U.S.2 Llc Semiconductor structure having a source and a drain with reverse facets
US9728401B2 (en) 2013-03-15 2017-08-08 Applied Materials, Inc. Methods for conformal treatment of dielectric films with low thermal budget
KR102245729B1 (ko) * 2013-08-09 2021-04-28 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
KR102104062B1 (ko) * 2013-10-31 2020-04-23 삼성전자 주식회사 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
US10096473B2 (en) 2016-04-07 2018-10-09 Aixtron Se Formation of a layer on a semiconductor substrate
US10490467B2 (en) 2017-07-06 2019-11-26 Applied Materials, Inc. Methods of forming a stack of multiple deposited semiconductor layers
CN113327888B (zh) * 2020-02-28 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法
US11676813B2 (en) * 2020-09-18 2023-06-13 Applied Materials, Inc. Doping semiconductor films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070298591A1 (en) * 2006-06-27 2007-12-27 Magnachip Semiconductor Ltd. Epitaxial silicon wafer and method for fabricating the same
CN101151712A (zh) * 2005-03-31 2008-03-26 东京毅力科创株式会社 从衬底去除氧化物的方法和系统
US7494545B2 (en) * 2006-02-03 2009-02-24 Applied Materials, Inc. Epitaxial deposition process and apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225127A (ja) 1988-03-04 1989-09-08 Oki Electric Ind Co Ltd 基板清浄化方法及び基板加熱装置
JP2874262B2 (ja) 1990-03-20 1999-03-24 富士通株式会社 半導体装置の製造方法
JP2892170B2 (ja) * 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 ｌｃｄ 기판의 세정방법
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
KR100442167B1 (ko) * 2001-12-26 2004-07-30 주성엔지니어링(주) 자연산화막 제거방법
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US20060051966A1 (en) 2004-02-26 2006-03-09 Applied Materials, Inc. In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20050191858A1 (en) * 2004-02-27 2005-09-01 Akira Fukunaga Substrate processing method and apparatus
US20060130971A1 (en) 2004-12-21 2006-06-22 Applied Materials, Inc. Apparatus for generating plasma by RF power
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
KR20100009625A (ko) * 2008-05-30 2010-01-28 캐논 아네르바 가부시키가이샤 규소 화합물 형성 방법 및 이의 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101151712A (zh) * 2005-03-31 2008-03-26 东京毅力科创株式会社 从衬底去除氧化物的方法和系统
US7494545B2 (en) * 2006-02-03 2009-02-24 Applied Materials, Inc. Epitaxial deposition process and apparatus
US20070298591A1 (en) * 2006-06-27 2007-12-27 Magnachip Semiconductor Ltd. Epitaxial silicon wafer and method for fabricating the same

Also Published As

Publication number Publication date
KR101801696B1 (ko) 2017-11-27
DE112010000968T5 (de) 2012-08-02
US20100255661A1 (en) 2010-10-07
KR20110136831A (ko) 2011-12-21
SG173462A1 (en) 2011-09-29
WO2010102089A3 (en) 2011-01-13
US9058988B2 (en) 2015-06-16
KR20160124911A (ko) 2016-10-28
TW201113938A (en) 2011-04-16
CN102326229A (zh) 2012-01-18
JP2012519962A (ja) 2012-08-30
CN102326229B (zh) 2014-03-12
WO2010102089A2 (en) 2010-09-10

Similar Documents

Publication Publication Date Title
TWI508150B (zh) 用於沉積具有低界面汙染之層的方法
KR102655798B1 (ko) 전도성 상호연결 구조들을 사전-세정하기 위한 방법들
EP2922083B1 (en) Plasma pre-clean process
US8008166B2 (en) Method and apparatus for cleaning a substrate surface
CN105453233B (zh) 于外延生长之前预清洁基板表面的方法和设备
JP5925802B2 (ja) ２段階での均一なドライエッチング
TWI352387B (en) Etch methods to form anisotropic features for high
US8216861B1 (en) Dielectric recovery of plasma damaged low-k films by UV-assisted photochemical deposition
US20200035525A1 (en) Integrated system for semiconductor process
US20180218915A1 (en) Isotropic etching of film with atomic layer control
TW201807748A (zh) 用於化學蝕刻矽的方法
TWI610362B (zh) 表面介面工程方法
US9653282B2 (en) Silicon-containing substrate cleaning procedure
US20230110474A1 (en) Selective silicon deposition
WO2024167661A1 (en) Selective etching of silicon-containing material relative to metal-doped boron films
KR20240132375A (ko) 고도로 선택적인 규소 식각

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees