JPH0451971B2 - - Google Patents
Info
- Publication number
- JPH0451971B2 JPH0451971B2 JP56209219A JP20921981A JPH0451971B2 JP H0451971 B2 JPH0451971 B2 JP H0451971B2 JP 56209219 A JP56209219 A JP 56209219A JP 20921981 A JP20921981 A JP 20921981A JP H0451971 B2 JPH0451971 B2 JP H0451971B2
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- substrate
- ion implantation
- plasma
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000137 annealing Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- -1 hydrogen ions Chemical class 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 9
- 238000002513 implantation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に係り、特に
プラズマ発生源を有する装置を用い、イオン打込
み後、直ちにアニールすることによる半導体装置
の製造方法に関する。
プラズマ発生源を有する装置を用い、イオン打込
み後、直ちにアニールすることによる半導体装置
の製造方法に関する。
従来のイオン打込みとアニールを同時あるいは
連続して行う方法は、第１図に示すごとく、イオ
ン打込み部Ｉとアニール部Ａが独立した、単に、
両者を同一真空中あるいは連続ラインで継いだ装
置を使用するものであつた。したがつて、装置の
簡略化には限界があり、また、特に電子ビームア
ニール併用の場合には、真空中での基板１の搬送
が不可決であるため、装置上の複雑さは避けられ
ないという欠点があつた。このことは、例えば
pn接合形成プロセスコストの低減に限界がある
ことを示していた。第１図でIBはイオンビーム、
ABはレーザあるいは電子ビームである。
連続して行う方法は、第１図に示すごとく、イオ
ン打込み部Ｉとアニール部Ａが独立した、単に、
両者を同一真空中あるいは連続ラインで継いだ装
置を使用するものであつた。したがつて、装置の
簡略化には限界があり、また、特に電子ビームア
ニール併用の場合には、真空中での基板１の搬送
が不可決であるため、装置上の複雑さは避けられ
ないという欠点があつた。このことは、例えば
pn接合形成プロセスコストの低減に限界がある
ことを示していた。第１図でIBはイオンビーム、
ABはレーザあるいは電子ビームである。
本発明の目的は、同一装置を用いイオン打込み
後直ちにアニールすることにより、たとえばpn
接合形成プロセスコストを低減せしめることにあ
る。
後直ちにアニールすることにより、たとえばpn
接合形成プロセスコストを低減せしめることにあ
る。
イオン打込み法は、今日では半導体工業におい
て重要な要素技術となつているが、半導体プロセ
ス用打込み装置は、第２図に示す質量分離を行う
方式のため、導入不純物純度が高いという長所を
有する反面、質量分離器を具備するため装置コス
トとランニングコストが高いという欠点を有す
る。
て重要な要素技術となつているが、半導体プロセ
ス用打込み装置は、第２図に示す質量分離を行う
方式のため、導入不純物純度が高いという長所を
有する反面、質量分離器を具備するため装置コス
トとランニングコストが高いという欠点を有す
る。
他方、pn接合形成用として、上記の欠点を除
いた第３図に示す質量分離をしない方式（非質量
分離方式）が考えられている。この方式によれ
ば、装置コストとランニングコストが低減するだ
けでなく、イオンビームの行路が短くなるため装
置内壁等との衝突散乱による損失分が減り打込み
電流が増大し、したがつて、打込み処理速度が増
すという特徴を有する。
いた第３図に示す質量分離をしない方式（非質量
分離方式）が考えられている。この方式によれ
ば、装置コストとランニングコストが低減するだ
けでなく、イオンビームの行路が短くなるため装
置内壁等との衝突散乱による損失分が減り打込み
電流が増大し、したがつて、打込み処理速度が増
すという特徴を有する。
しかしながら、従来、イオン打込み処理を施し
たウエーハのアニール法としては、イオン打込み
後大気中に出して電気炉でアニールを行うか、あ
るいはイオン打込み装置とレーザーあるいは電子
ビームアニール装置を連結しイオン打込みとアニ
ールを連続して行う方法がとられていた。前者の
場合、バツチ処理になるしアニール前には洗浄処
理を行う必要があり、例えばpn接合形成プロセ
スコスト低減に限界がある。後者の場合、イオン
打込み用ビームとアニール用ビーム発生源が別に
なるため、両者を並べておき真空中でウエーハを
移動する必要があり装置の簡略化に限界がある。
たウエーハのアニール法としては、イオン打込み
後大気中に出して電気炉でアニールを行うか、あ
るいはイオン打込み装置とレーザーあるいは電子
ビームアニール装置を連結しイオン打込みとアニ
ールを連続して行う方法がとられていた。前者の
場合、バツチ処理になるしアニール前には洗浄処
理を行う必要があり、例えばpn接合形成プロセ
スコスト低減に限界がある。後者の場合、イオン
打込み用ビームとアニール用ビーム発生源が別に
なるため、両者を並べておき真空中でウエーハを
移動する必要があり装置の簡略化に限界がある。
したがつて、本発明は、イオン発生源を有する
簡単な装置において、イオン打込み後直ちにアニ
ールを行うことを特徴とする。
簡単な装置において、イオン打込み後直ちにアニ
ールを行うことを特徴とする。
以下、本発明の実施例を第４図により説明す
る。
る。
シリコン基板４１を、マイクロ波放電によつて
生成した密度1010〜1011個／cm2の燐イオンを含む
プラズマ４２の中に置き、プラズマに対し基板４
１に５〜10kVの負の電圧を数秒間印加し燐イオ
ンを基板に打込む。引き続き、放電ガスを燐イオ
ンを含まないガス、例えば水素に切りかえ、
10kVで同じ印加電位状態を10秒間保持する。こ
の時、50mA程度の正イオンが印加電圧に応じた
エネルギーをもつて基板４１に入射するので、基
板４１は数秒以内に融点近くの高温にまで加熱さ
れる。この結果、基板４１の表面のイオン打込み
層は完全にアニールされる。
生成した密度1010〜1011個／cm2の燐イオンを含む
プラズマ４２の中に置き、プラズマに対し基板４
１に５〜10kVの負の電圧を数秒間印加し燐イオ
ンを基板に打込む。引き続き、放電ガスを燐イオ
ンを含まないガス、例えば水素に切りかえ、
10kVで同じ印加電位状態を10秒間保持する。こ
の時、50mA程度の正イオンが印加電圧に応じた
エネルギーをもつて基板４１に入射するので、基
板４１は数秒以内に融点近くの高温にまで加熱さ
れる。この結果、基板４１の表面のイオン打込み
層は完全にアニールされる。
この方法によつて得た不純物導入層は、基板面
内の均一性に優れ、燐原子の再分布は0.01μｍ以
下と少なく、また、接合特性も良好であり、残留
結晶欠陥が水素により有効に不活性化されている
ものであつた。
内の均一性に優れ、燐原子の再分布は0.01μｍ以
下と少なく、また、接合特性も良好であり、残留
結晶欠陥が水素により有効に不活性化されている
ものであつた。
このアニール用のイオン照射は、イオン打込み
面に限らず、裏面に対して行うことも可能であ
る。この時、イオン打込み後、ウエーハを回転さ
せ、裏面がプラズマ発生源の方に対する様にすれ
ば良い。
面に限らず、裏面に対して行うことも可能であ
る。この時、イオン打込み後、ウエーハを回転さ
せ、裏面がプラズマ発生源の方に対する様にすれ
ば良い。
また、アニール時に、基板４１に0.1〜10kVの
正の電圧を印加し、0.1〜5Aの電子を入射させる
ことによつても同様のアニール効果を得ることが
できる。この場合、プラズマ４２と基板４１の間
に有効に電圧を印加するため基板に入射する電子
とほぼ等量の電子を補給することが必要である
が、このために、電子源４３を具備しても良い。
勿論、電子源を別個に設けずとも、プラズマ容器
４４の内面の導体で蔽われている面積を基板１の
表面積の約100倍以上とすることにより、基板入
射電子の損失が、プラズマ全体の特性に影響を与
えることが少なくなり、有効に基板に電圧印加す
ることが可能である。
正の電圧を印加し、0.1〜5Aの電子を入射させる
ことによつても同様のアニール効果を得ることが
できる。この場合、プラズマ４２と基板４１の間
に有効に電圧を印加するため基板に入射する電子
とほぼ等量の電子を補給することが必要である
が、このために、電子源４３を具備しても良い。
勿論、電子源を別個に設けずとも、プラズマ容器
４４の内面の導体で蔽われている面積を基板１の
表面積の約100倍以上とすることにより、基板入
射電子の損失が、プラズマ全体の特性に影響を与
えることが少なくなり、有効に基板に電圧印加す
ることが可能である。
また、100mmφウエーハにイオン打込みおよび
アニール処理を施すに要する時間は15秒以内、す
なわち、処理速度で240枚／時以上であつた。従
来法では、イオン打込み処理速度が、200枚／時
前後、電気炉アニールが100〜200枚／時であるか
ら、本法によれば、簡単な装置を使用するにもか
かわらず、従来のイオン打込み装置と電気炉を合
わせた以上のウエーハ処理速度が得られるため、
pn接合形成プロセスコストの低減を意味してい
る。
アニール処理を施すに要する時間は15秒以内、す
なわち、処理速度で240枚／時以上であつた。従
来法では、イオン打込み処理速度が、200枚／時
前後、電気炉アニールが100〜200枚／時であるか
ら、本法によれば、簡単な装置を使用するにもか
かわらず、従来のイオン打込み装置と電気炉を合
わせた以上のウエーハ処理速度が得られるため、
pn接合形成プロセスコストの低減を意味してい
る。
本発明において、プラズマの生成方法はマイク
ロ波放電に限る必要はないが、広い面積に亘つて
密度の均一なプラズマを容易に生成できること、
kV程度の電圧印加により絶縁破壊が容易に生じ
ない10-2Pa程度の低ガス圧力範囲でのプラズマ
生成が容易であること、無極放電であるので汚染
の少ない構造にできること、等の理由により、こ
の実施例ではマイクロ波放電を用いている。
ロ波放電に限る必要はないが、広い面積に亘つて
密度の均一なプラズマを容易に生成できること、
kV程度の電圧印加により絶縁破壊が容易に生じ
ない10-2Pa程度の低ガス圧力範囲でのプラズマ
生成が容易であること、無極放電であるので汚染
の少ない構造にできること、等の理由により、こ
の実施例ではマイクロ波放電を用いている。
さらに、プラズマを単にイオン源、あるいは、
電子源とみなし、第５図に示したような、ビーム
引き出し電極４５を有する構造とすることもでき
る。
電子源とみなし、第５図に示したような、ビーム
引き出し電極４５を有する構造とすることもでき
る。
本発明によれば、簡単な一台の装置を使用しイ
オン打込みとアニールの連続処理が可能であり、
かつ、処理速度は240枚／時以上であるため、装
置コストの低減と処理速度の増大、したがつて経
済性の点で効果がある。
オン打込みとアニールの連続処理が可能であり、
かつ、処理速度は240枚／時以上であるため、装
置コストの低減と処理速度の増大、したがつて経
済性の点で効果がある。
第１図は従来の接合形成装置を示す図、第２図
は質量分離方式イオン打込み装置を示す図、第３
図は非質量分離式イオン打込み装置を示す図、第
４図は本発明で使用した接合形成装置を示す図、
第５図は第４図に引き出し電極を具備した接合形
成装置を示す図である。 １，４１……半導体基板、２……イオン源、３
……質量分離器、４……打込み室、４２……プラ
ズマ、４３……電子源、４４……プラズマ容器、
４５……引き出し電極。
は質量分離方式イオン打込み装置を示す図、第３
図は非質量分離式イオン打込み装置を示す図、第
４図は本発明で使用した接合形成装置を示す図、
第５図は第４図に引き出し電極を具備した接合形
成装置を示す図である。 １，４１……半導体基板、２……イオン源、３
……質量分離器、４……打込み室、４２……プラ
ズマ、４３……電子源、４４……プラズマ容器、
４５……引き出し電極。
Claims (1)
- １ プラズマ容器内に配置された半導体基板の表
面に、所望の不純物イオンを含むプラズマ中で該
不純物イオンを導入する工程と、その後、該プラ
ズマ容器内において、水素の正イオンを用いて該
半導体基板をアニールする工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20921981A JPS58111324A (ja) | 1981-12-25 | 1981-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20921981A JPS58111324A (ja) | 1981-12-25 | 1981-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111324A JPS58111324A (ja) | 1983-07-02 |
| JPH0451971B2 true JPH0451971B2 (ja) | 1992-08-20 |
Family
ID=16569312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20921981A Granted JPS58111324A (ja) | 1981-12-25 | 1981-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111324A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138973A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| JPS61126052U (ja) * | 1985-01-29 | 1986-08-07 | ||
| US4746964A (en) * | 1986-08-28 | 1988-05-24 | Fairchild Semiconductor Corporation | Modification of properties of p-type dopants with other p-type dopants |
| JP2517012B2 (ja) * | 1987-10-26 | 1996-07-24 | 松下電器産業株式会社 | 不純物の拡散方法 |
| AU2003299614A1 (en) * | 2002-12-12 | 2004-06-30 | Epion Corporation | Re-crystallization of semiconductor surface film and doping of semiconductor by energetic cluster irradiation |
| JP2005277220A (ja) * | 2004-03-25 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138921A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Method of formation for impurity introduction layer |
-
1981
- 1981-12-25 JP JP20921981A patent/JPS58111324A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138921A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Method of formation for impurity introduction layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58111324A (ja) | 1983-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4465529A (en) | Method of producing semiconductor device | |
| JP3391410B2 (ja) | レジストマスクの除去方法 | |
| US5661043A (en) | Forming a buried insulator layer using plasma source ion implantation | |
| KR100439558B1 (ko) | 불순물도입방법및그장치와반도체장치의제조방법 | |
| JPH05211128A (ja) | 薄い半導体材料フィルムの製造方法 | |
| JP3080867B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
| US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
| JPH0349176B2 (ja) | ||
| JPH0451971B2 (ja) | ||
| US4013485A (en) | Process for eliminating undesirable charge centers in MIS devices | |
| JPH01207930A (ja) | 表面改質法 | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| JPH0335825B2 (ja) | ||
| JP2956412B2 (ja) | イオン源のクリーニング方法 | |
| JPH0729898A (ja) | 半導体製造方法 | |
| JPS58101429A (ja) | ドライエツチング方法 | |
| JPS5885538A (ja) | 半導体装置の製造方法 | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| JPH0437129A (ja) | エッチング方法及びエッチング装置 | |
| JP3508424B2 (ja) | イオン打込み装置及びこれを用いた半導体製造方法 | |
| JPS58131731A (ja) | エネルギ−線照射方法 | |
| JP2696987B2 (ja) | 薄膜製造方法 | |
| JPH04718A (ja) | 表面処理装置 | |
| JPH11150080A (ja) | 半導体基板の製造方法および半導体基板の製造装置 |